JPH05121964A - 電気信号を増幅する回路装置 - Google Patents
電気信号を増幅する回路装置Info
- Publication number
- JPH05121964A JPH05121964A JP4096698A JP9669892A JPH05121964A JP H05121964 A JPH05121964 A JP H05121964A JP 4096698 A JP4096698 A JP 4096698A JP 9669892 A JP9669892 A JP 9669892A JP H05121964 A JPH05121964 A JP H05121964A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit arrangement
- circuit
- amplifier
- voltage divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 230000005540 biological transmission Effects 0.000 claims abstract description 16
- 230000005669 field effect Effects 0.000 claims description 14
- 230000003287 optical effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 101150073536 FET3 gene Proteins 0.000 description 2
- 101150015217 FET4 gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
- H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＰＩＮフォトダイオードの出力を
増幅する負帰還回路網を備えた回路装置の高周波特性を
改善することを目的とする。 【構成】 電流分流フィードバックを含む電流増幅器と
して形成され、負帰還回路網のフィードバック抵抗Ｒ１
およびキャパシタＣ１によって影響される回路装置の周
波数特性は２つの容量性電圧分割器から形成された負帰
還回路網Ｃ，Ｃ１，Ｒ１，Ｃ２，Ｒ２によって補償さ
れ、伝送電圧分割器が電流増幅器FET1，FET2および電流
増幅器の入力におけるループ電圧分割器Ｃ，Ｃ１，Ｒ１
の負帰還通路に設けられ、伝送電圧分割器のキャパシタ
Ｃ１の値は回路装置の最高要求遮断周波数においても最
良のループ利得が保証されるように選択されていること
を特徴とすいる。
増幅する負帰還回路網を備えた回路装置の高周波特性を
改善することを目的とする。 【構成】 電流分流フィードバックを含む電流増幅器と
して形成され、負帰還回路網のフィードバック抵抗Ｒ１
およびキャパシタＣ１によって影響される回路装置の周
波数特性は２つの容量性電圧分割器から形成された負帰
還回路網Ｃ，Ｃ１，Ｒ１，Ｃ２，Ｒ２によって補償さ
れ、伝送電圧分割器が電流増幅器FET1，FET2および電流
増幅器の入力におけるループ電圧分割器Ｃ，Ｃ１，Ｒ１
の負帰還通路に設けられ、伝送電圧分割器のキャパシタ
Ｃ１の値は回路装置の最高要求遮断周波数においても最
良のループ利得が保証されるように選択されていること
を特徴とすいる。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電気信号を増幅する回
路装置、特にフォトダイオードに入射する光の強度の関
数として発生されるフォトダイオードの光電流を増幅す
る回路装置に関する。
路装置、特にフォトダイオードに入射する光の強度の関
数として発生されるフォトダイオードの光電流を増幅す
る回路装置に関する。
【０００２】
【従来の技術】既知のこの型式の回路装置（D.Lutzke、
R.Pflaum Verlag 、Lichtwellenleitertechnik、Munic
h、1986年、282 乃至285 頁）において、トランスイン
ピーダンス増幅器が設けられ、それは負帰還回路網とし
てフィードバック抵抗を含む。この回路装置において、
さらに増幅するための低インピーダンス電圧源が高イン
ピーダンス電流源（フォトダイオード）から形成される
ことによって伝送作用を得ることを可能にする。しかし
ながら、この回路の帯域幅はフィードバック抵抗の影響
によって制限される。
R.Pflaum Verlag 、Lichtwellenleitertechnik、Munic
h、1986年、282 乃至285 頁）において、トランスイン
ピーダンス増幅器が設けられ、それは負帰還回路網とし
てフィードバック抵抗を含む。この回路装置において、
さらに増幅するための低インピーダンス電圧源が高イン
ピーダンス電流源（フォトダイオード）から形成される
ことによって伝送作用を得ることを可能にする。しかし
ながら、この回路の帯域幅はフィードバック抵抗の影響
によって制限される。
【０００３】
【発明が解決しようとする課題】別の回路装置（H.-D.K
irschbaum 、Stuttgart 、Transistorverstrarker 2 、
Teil 1、1985年、199 乃至202 頁）において、電流増幅
器として接続されたトランジスタ増幅器は抵抗回路網か
らなる電流分流フィードバックを設けられている。ここ
に記載される回路は２つのトランジスタ段および第２の
トランジスタにある１つの分割されたエミッタ抵抗並び
にこのエミッタ抵抗の中心タップから入力に、正確に言
えば第１のトランジスタのベースに結合して戻る負帰還
抵抗を含む。この従来の回路は例えば光信号の検出時に
フォトダイオードによって電流が発生されるときのとり
わけ小さい入力電流の増幅に適している。この接続にお
いて、必要な電流の増幅の後にフォトダイオードの電流
の別の評価に対する十分な信号対雑音比を保証すること
は特に重要であるので、次の情報処理のエラー速度はで
きるだけ低く保つことができる。エラー速度と信号対雑
音比の関係は例えば文献（G.Grau氏、Springer Verlag
Optische Nachrichtentechnik 、Berlin、Heidelberg、
New York、264 頁）に記載されている。さらに、光デー
タ通信において伝送されるべき帯域幅は非常に広いの
で、利得は高周波数において十分であることを考慮しな
ければならない。この従来の回路装置はまたフォトダイ
オード、特にＰＩＮダイオードの光電流を増幅する場合
には高周波数での伝送作用は最良ではない欠点を有す
る。
irschbaum 、Stuttgart 、Transistorverstrarker 2 、
Teil 1、1985年、199 乃至202 頁）において、電流増幅
器として接続されたトランジスタ増幅器は抵抗回路網か
らなる電流分流フィードバックを設けられている。ここ
に記載される回路は２つのトランジスタ段および第２の
トランジスタにある１つの分割されたエミッタ抵抗並び
にこのエミッタ抵抗の中心タップから入力に、正確に言
えば第１のトランジスタのベースに結合して戻る負帰還
抵抗を含む。この従来の回路は例えば光信号の検出時に
フォトダイオードによって電流が発生されるときのとり
わけ小さい入力電流の増幅に適している。この接続にお
いて、必要な電流の増幅の後にフォトダイオードの電流
の別の評価に対する十分な信号対雑音比を保証すること
は特に重要であるので、次の情報処理のエラー速度はで
きるだけ低く保つことができる。エラー速度と信号対雑
音比の関係は例えば文献（G.Grau氏、Springer Verlag
Optische Nachrichtentechnik 、Berlin、Heidelberg、
New York、264 頁）に記載されている。さらに、光デー
タ通信において伝送されるべき帯域幅は非常に広いの
で、利得は高周波数において十分であることを考慮しな
ければならない。この従来の回路装置はまたフォトダイ
オード、特にＰＩＮダイオードの光電流を増幅する場合
には高周波数での伝送作用は最良ではない欠点を有す
る。
【０００４】本発明の目的は、フォトダイオードの光電
流の増幅中の伝送作用が改良される電気信号を増幅する
ための、フォトダイオードに入射する光の強度の関数と
してフォトダイオードによって発生された電気信号を増
幅し、フィードバック抵抗を備えた負帰還回路網を含む
回路装置を提供することである。
流の増幅中の伝送作用が改良される電気信号を増幅する
ための、フォトダイオードに入射する光の強度の関数と
してフォトダイオードによって発生された電気信号を増
幅し、フィードバック抵抗を備えた負帰還回路網を含む
回路装置を提供することである。
【０００５】
【課題を解決するための手段】これは電流分流フィード
バックを含む電流増幅器として形成され、負帰還回路網
のフィードバック抵抗およびキャパシタによって影響さ
れる回路装置の周波数特性は２つの容量性電圧分割器か
ら形成された負帰還回路網によって補償され、伝送電圧
分割器は電流増幅器および電流増幅器の入力におけるル
ープ電圧分割器の負帰還通路に設けられ、伝送電圧分割
器のキャパシタの値は回路装置の最高要求遮断周波数に
おいても最良のループ利得が保証されるように選択され
ていることを特徴とする本発明にしたがった回路装置に
よってて達成される。
バックを含む電流増幅器として形成され、負帰還回路網
のフィードバック抵抗およびキャパシタによって影響さ
れる回路装置の周波数特性は２つの容量性電圧分割器か
ら形成された負帰還回路網によって補償され、伝送電圧
分割器は電流増幅器および電流増幅器の入力におけるル
ープ電圧分割器の負帰還通路に設けられ、伝送電圧分割
器のキャパシタの値は回路装置の最高要求遮断周波数に
おいても最良のループ利得が保証されるように選択され
ていることを特徴とする本発明にしたがった回路装置に
よってて達成される。
【０００６】本発明の回路装置は２つの容量性電圧分割
器から構成される負帰還回路網の使用により、回路工学
の観点から実現するために非常に容易であり、電流増幅
器の原理の他の特性に悪影響を与えず、しかも十分な信
号対雑音比の処理されるべき信号により高周波数での回
路装置の伝送特性の顕著な改良を保証することが主な利
点である。
器から構成される負帰還回路網の使用により、回路工学
の観点から実現するために非常に容易であり、電流増幅
器の原理の他の特性に悪影響を与えず、しかも十分な信
号対雑音比の処理されるべき信号により高周波数での回
路装置の伝送特性の顕著な改良を保証することが主な利
点である。
【０００７】請求項２以下の特徴を備える本発明の回路
装置の１実施例は容量性電圧分割器の抵抗およびキャパ
シタの寸法を適当に定めることによって最適ループ利得
を有利に得ることができる。特に第２のトランジスタ段
のソース端子における低インピーダンス回路点が利用さ
れる。これは非常に抵抗性である電圧分割器の負帰還通
路に配置された抵抗を選択し、好ましい信号対雑音比を
得ることを可能にする。容量性電圧分割器の中心タップ
における比較的低いインピーダンス回路点が容量性電圧
分割器を容量的に負荷することを可能にさせるので、負
帰還通路の比較的小さいキャパシタの使用を可能にし、
この高い抵抗値を得ることができる。しかしながら、容
量性電圧分割器の２つの部品の時定数が一致し、例えば
１：１０の分割率が得られることが常に保証される。し
たがって、この実施例によって、優秀な伝送特性はまた
高周波数に対して保証される。
装置の１実施例は容量性電圧分割器の抵抗およびキャパ
シタの寸法を適当に定めることによって最適ループ利得
を有利に得ることができる。特に第２のトランジスタ段
のソース端子における低インピーダンス回路点が利用さ
れる。これは非常に抵抗性である電圧分割器の負帰還通
路に配置された抵抗を選択し、好ましい信号対雑音比を
得ることを可能にする。容量性電圧分割器の中心タップ
における比較的低いインピーダンス回路点が容量性電圧
分割器を容量的に負荷することを可能にさせるので、負
帰還通路の比較的小さいキャパシタの使用を可能にし、
この高い抵抗値を得ることができる。しかしながら、容
量性電圧分割器の２つの部品の時定数が一致し、例えば
１：１０の分割率が得られることが常に保証される。し
たがって、この実施例によって、優秀な伝送特性はまた
高周波数に対して保証される。
【０００８】２つの電界効果トランジスタを含む本発明
の請求項３による回路装置の実施例において、ＰＩＮダ
イオードと電流増幅器との組合わせによって生じる利点
が特に明らかになる。ＰＩＮダイオードの使用は通常使
用される電子雪崩フォトダイオードと比較して特に有効
である。なぜなら、電子雪崩フォトダイオードは非常に
高い感度を有するが、非常に高価であり、電圧をそのよ
うなフォトダイオードに供給するのに高い電圧が必要で
あるからである。したがって、回路装置はかなり簡略化
され、低コストですむ。
の請求項３による回路装置の実施例において、ＰＩＮダ
イオードと電流増幅器との組合わせによって生じる利点
が特に明らかになる。ＰＩＮダイオードの使用は通常使
用される電子雪崩フォトダイオードと比較して特に有効
である。なぜなら、電子雪崩フォトダイオードは非常に
高い感度を有するが、非常に高価であり、電圧をそのよ
うなフォトダイオードに供給するのに高い電圧が必要で
あるからである。したがって、回路装置はかなり簡略化
され、低コストですむ。
【０００９】
【実施例】図１は抵抗R1,R2 からなる電圧分割器によっ
て電流分流負帰還を含む電流増幅器として構成される２
つの直列に接続された増幅器段T1,T2 を含むブロック図
を示す。抵抗R1はここでは第２の段T2から第１の段T1の
入力にフィードバックされる。電流源Ｑは第１の増幅器
段T1の入力に配置され、増幅されるべき信号として電流
Ｉｏを供給する。出力電圧Ｕの取出し可能な出力抵抗Ｒ
は第２の増幅器段T2の出力に配置される。電流Ｉｏはこ
こでは抵抗R1を通って供給され、次式の電流Ｉｏ'は抵
抗R2を通って供給される。 Ｉｏ' ＝Ｉｏ（Ｒ１／Ｒ２） 次式の電流Ｉｏ''は第２の段の出力に供給される。 Ｉｏ''＝Ｉｏ（１＋Ｒ１／Ｒ２） 結果的に生じた電流増幅器の伝達関数はＩｏ''／Ｉｏで
ある。
て電流分流負帰還を含む電流増幅器として構成される２
つの直列に接続された増幅器段T1,T2 を含むブロック図
を示す。抵抗R1はここでは第２の段T2から第１の段T1の
入力にフィードバックされる。電流源Ｑは第１の増幅器
段T1の入力に配置され、増幅されるべき信号として電流
Ｉｏを供給する。出力電圧Ｕの取出し可能な出力抵抗Ｒ
は第２の増幅器段T2の出力に配置される。電流Ｉｏはこ
こでは抵抗R1を通って供給され、次式の電流Ｉｏ'は抵
抗R2を通って供給される。 Ｉｏ' ＝Ｉｏ（Ｒ１／Ｒ２） 次式の電流Ｉｏ''は第２の段の出力に供給される。 Ｉｏ''＝Ｉｏ（１＋Ｒ１／Ｒ２） 結果的に生じた電流増幅器の伝達関数はＩｏ''／Ｉｏで
ある。
【００１０】図２は電流源が電界効果トランジスタFET1
から形成された第１の増幅器段のゲートG1と動作電圧UB
の正の端子の間にフォトダイオードＰとして接続される
ＰＩＮダイオードである本発明の回路装置の基本的な実
施例を示す。このフォトダイオードＰは電流Ｉｏを電流
増幅器の入力信号として供給する。電界効果トランジス
タFET1のゲートG1と動作電圧UBのゼロ電位の間に、フォ
トダイオードＰの固有キャパシタンスを含む回路装置お
よび電界効果トランジスタFET1の入力領域のスイッチン
グキャパシタンスから本質的に構成されるキャパシタン
スＣが配置される。抵抗R1とキャパシタC1の第１の並列
接続および抵抗R2とキャパシタC2の第２の並列接続の容
量性伝送電圧分割器はキャパシタンスＣに接続される。
伝送電圧分割器は図４に個々に示され、伝達関数はＵｏ
／Ｕの関係から得ることができる。図３はループ利得の
計算のために決定され負帰還通路の計算された分離点に
よって示すことができるキャパシタンスＣおよび並列接
続の抵抗R1とキャパシタC1からなるループ電圧分割器の
概略図である。
から形成された第１の増幅器段のゲートG1と動作電圧UB
の正の端子の間にフォトダイオードＰとして接続される
ＰＩＮダイオードである本発明の回路装置の基本的な実
施例を示す。このフォトダイオードＰは電流Ｉｏを電流
増幅器の入力信号として供給する。電界効果トランジス
タFET1のゲートG1と動作電圧UBのゼロ電位の間に、フォ
トダイオードＰの固有キャパシタンスを含む回路装置お
よび電界効果トランジスタFET1の入力領域のスイッチン
グキャパシタンスから本質的に構成されるキャパシタン
スＣが配置される。抵抗R1とキャパシタC1の第１の並列
接続および抵抗R2とキャパシタC2の第２の並列接続の容
量性伝送電圧分割器はキャパシタンスＣに接続される。
伝送電圧分割器は図４に個々に示され、伝達関数はＵｏ
／Ｕの関係から得ることができる。図３はループ利得の
計算のために決定され負帰還通路の計算された分離点に
よって示すことができるキャパシタンスＣおよび並列接
続の抵抗R1とキャパシタC1からなるループ電圧分割器の
概略図である。
【００１１】第１の電界効果トランジスタFET1のソース
端子SO1 （図２）は動作電圧UBのゼロ電位に直接接続さ
れ、ドレイン端子D1は抵抗X1によって動作電圧UBの正の
端子に接続され、また第２の電界効果トランジスタFET2
のゲートG2に直接接続されている。
端子SO1 （図２）は動作電圧UBのゼロ電位に直接接続さ
れ、ドレイン端子D1は抵抗X1によって動作電圧UBの正の
端子に接続され、また第２の電界効果トランジスタFET2
のゲートG2に直接接続されている。
【００１２】第２の電界効果トランジスタFET2のソース
端子SO2 は容量性電圧分割器の中心タップＭに接続さ
れ、第２の電界効果トランジスタFET2のドレイン端子D2
は抵抗X2によって動作電圧UBの正の端子に接続され、ま
たキャパシタC3によって出力抵抗Ｒに接続される。すな
わち、ここではドレイン抵抗X2の抵抗値は出力抵抗Ｒの
値よりも大きくなければならない。
端子SO2 は容量性電圧分割器の中心タップＭに接続さ
れ、第２の電界効果トランジスタFET2のドレイン端子D2
は抵抗X2によって動作電圧UBの正の端子に接続され、ま
たキャパシタC3によって出力抵抗Ｒに接続される。すな
わち、ここではドレイン抵抗X2の抵抗値は出力抵抗Ｒの
値よりも大きくなければならない。
【００１３】本発明の回路装置の最適伝送特性を得るた
めに、容量性電圧分割器はその両部品の時定数が同じで
あるように寸法が定められなければならない、すなわち
次の条件が満たされなければならない。 Ｒ１・Ｃ１＝Ｒ２・Ｃ２ 容量性電圧分割器R1,R2 の２つの部品の複素抵抗は次の
ようになる： Ｒ1 ＝Ｒ１／（１＋ｊω・Ｒ１・Ｃ１） Ｒ2 ＝Ｒ２／（１＋ｊω・Ｒ２・Ｃ２） したがって、この回路装置の電流利得は次のようにな
る： Ｖｉ＝ １＋Ｒ１（１＋ｊω・Ｒ１・Ｃ１）／Ｒ２（１＋ｊω・Ｒ２・Ｃ２／Ｒ２） そして、Ｒ１・Ｃ１＝Ｒ２・Ｃ２の条件下で、それは次
の通りである： Ｖｉ＝１＋Ｃ２／Ｃ１＝１＋Ｒ１／Ｒ２ 容量性電圧分割器による負帰還の条件下で、回路装置の
ループ利得Ｖｓは次の式にしたがって計算される： Ｖｓ＝Ｓ１・Ｘ１／｛１＋［Ｒ１／（１＋ｊω・Ｒ１・Ｃ１）］ｊωＣ｝ 低周波数では、次の通りである： Ｖｓｔ＝Ｓ１・Ｘ１ 高周波数では、次の通りである： Ｖｓｈ＝Ｓ１・Ｘ１／［１＋（Ｃ／Ｃ１）］ 例えば、電界効果トランジスタFET1の勾配Ｓ１が５０ｍ
ｓであると仮定すると、次の値が存在する： Ｘ１＝２００オーム、 Ｃ＝１ｐＦ、 Ｃ１＝０．２５ｐＦ 低周波数では２０ｄＢの利得であり、高周波数では６ｄ
Ｂの利得が生じる。
めに、容量性電圧分割器はその両部品の時定数が同じで
あるように寸法が定められなければならない、すなわち
次の条件が満たされなければならない。 Ｒ１・Ｃ１＝Ｒ２・Ｃ２ 容量性電圧分割器R1,R2 の２つの部品の複素抵抗は次の
ようになる： Ｒ1 ＝Ｒ１／（１＋ｊω・Ｒ１・Ｃ１） Ｒ2 ＝Ｒ２／（１＋ｊω・Ｒ２・Ｃ２） したがって、この回路装置の電流利得は次のようにな
る： Ｖｉ＝ １＋Ｒ１（１＋ｊω・Ｒ１・Ｃ１）／Ｒ２（１＋ｊω・Ｒ２・Ｃ２／Ｒ２） そして、Ｒ１・Ｃ１＝Ｒ２・Ｃ２の条件下で、それは次
の通りである： Ｖｉ＝１＋Ｃ２／Ｃ１＝１＋Ｒ１／Ｒ２ 容量性電圧分割器による負帰還の条件下で、回路装置の
ループ利得Ｖｓは次の式にしたがって計算される： Ｖｓ＝Ｓ１・Ｘ１／｛１＋［Ｒ１／（１＋ｊω・Ｒ１・Ｃ１）］ｊωＣ｝ 低周波数では、次の通りである： Ｖｓｔ＝Ｓ１・Ｘ１ 高周波数では、次の通りである： Ｖｓｈ＝Ｓ１・Ｘ１／［１＋（Ｃ／Ｃ１）］ 例えば、電界効果トランジスタFET1の勾配Ｓ１が５０ｍ
ｓであると仮定すると、次の値が存在する： Ｘ１＝２００オーム、 Ｃ＝１ｐＦ、 Ｃ１＝０．２５ｐＦ 低周波数では２０ｄＢの利得であり、高周波数では６ｄ
Ｂの利得が生じる。
【００１４】これらから、Ｃ／Ｃ１の比率は高周波数で
のループ利得を決定することがわかる。したがって、キ
ャパシタC1の最適な選択は高周波数でさえ本発明の回路
装置に対して十分な増幅ファクターを保証する。
のループ利得を決定することがわかる。したがって、キ
ャパシタC1の最適な選択は高周波数でさえ本発明の回路
装置に対して十分な増幅ファクターを保証する。
【００１５】図２の実施例において、例えば、５０オー
ムの抵抗値が出力抵抗Ｒとして選択されることができ
る。しかしながら、その代りに、カスコード回路の形態
をとる別のトランジスタ段が図５に示されるように付加
されることができる。負荷抵抗X2の代りに、図５ではソ
ースホロワをそれぞれ有するゲート段およびカスコード
回路を含む。このために、負荷抵抗R3を含む電界効果ト
ランジスタFET3が設けられる。この電界効果トランジス
タFET3の出力は出力電界効果トランジスタFET4のゲート
に接続され、そのソース抵抗R4において出力信号が得ら
れる。
ムの抵抗値が出力抵抗Ｒとして選択されることができ
る。しかしながら、その代りに、カスコード回路の形態
をとる別のトランジスタ段が図５に示されるように付加
されることができる。負荷抵抗X2の代りに、図５ではソ
ースホロワをそれぞれ有するゲート段およびカスコード
回路を含む。このために、負荷抵抗R3を含む電界効果ト
ランジスタFET3が設けられる。この電界効果トランジス
タFET3の出力は出力電界効果トランジスタFET4のゲート
に接続され、そのソース抵抗R4において出力信号が得ら
れる。
【００１６】本発明の回路装置の出力形態の別の実施例
が図６に示されている。ここでは、既知の方法で構成さ
れたトランスインピーダンス増幅器TVはここでは図２に
したがってブロックとして示されている電流増幅器SVの
出力に接続され、トランスインピーダンス増幅器の伝達
関数は負帰還抵抗RTに本質的に依存する。
が図６に示されている。ここでは、既知の方法で構成さ
れたトランスインピーダンス増幅器TVはここでは図２に
したがってブロックとして示されている電流増幅器SVの
出力に接続され、トランスインピーダンス増幅器の伝達
関数は負帰還抵抗RTに本質的に依存する。
【図１】電流フィードバックを有する電流増幅器のブロ
ック図。
ック図。
【図２】入力におけるＰＩＮダイオードを含む電流増幅
器の基本的な回路図。
器の基本的な回路図。
【図３】ループ電圧分割器の基本的な回路図。
【図４】伝送電圧分割器の基本的な回路図。
【図５】接続されたゲートドレイン段を含む図２の電流
増幅器の出力回路の１実施例。
増幅器の出力回路の１実施例。
【図６】トランスインピーダンス増幅器を含む電流増幅
器の出力回路の１実施例。
器の出力回路の１実施例。
C1,C2,C3…キャパシタ、D1…ドレイン端子、G1,G2 …ゲ
ート、Ｒ,R1,R2,X1,X2…抵抗、UB…動作電圧、SO1,SO2
…エミッタソース端子、FET1,FET2 …トランジスタ、Ｃ
…キャパシタンス、Ｍ…中心タップ、Ｐ…フォトダイオ
ード。
ート、Ｒ,R1,R2,X1,X2…抵抗、UB…動作電圧、SO1,SO2
…エミッタソース端子、FET1,FET2 …トランジスタ、Ｃ
…キャパシタンス、Ｍ…中心タップ、Ｐ…フォトダイオ
ード。
Claims (6)
- 【請求項１】 フォトダイオードに入射する光の強度の
関数としてフォトダイオードによって発生された電気信
号を増幅し、フィードバック抵抗を備えた負帰還回路網
を含む回路装置において、 電流分流フィードバックを含む電流増幅器として形成さ
れ、負帰還回路網のフィードバック抵抗およびキャパシ
タによって影響される回路装置の周波数特性は２つの容
量性電圧分割器から形成された負帰還回路網によって補
償され、伝送電圧分割器は電流増幅器および電流増幅器
の入力におけるループ電圧分割器の負帰還通路に設けら
れ、伝送電圧分割器のキャパシタの値は回路装置の最高
要求遮断周波数においても最良のループ利得が保証され
るように選択されていることを特徴とする回路装置。 - 【請求項２】 回路装置はエミッタまたはソースとコレ
クタまたはドレイン段から構成された２段トランジスタ
増幅器であり、第２のトランジスタのエミッタまたはソ
ース端子は低インピーダンススイッチング点として容量
性電圧分割器の中心タップに接続され、容量性電圧分割
器の２つの部品の時定数はほぼ等しいように定められて
いることを特徴とする請求項１記載の回路装置。 - 【請求項３】 トランジスタ増幅器は２つの電界効果ト
ランジスタから構成され、 トランジスタ増幅器は、 ＰＩＮダイオードは第１のトランジスタのゲートと動作
電圧の正の端子の間に配置され、 第１のトランジスタのドレイン端子は抵抗によって動作
電圧の正の端子に接続され、ソース端子は動作電圧のゼ
ロ電位に直接接続され、 第１のトランジスタのゲートと動作電圧のゼロ電位の間
にキャパシタンスが接続され、その実効的な大きさは回
路装置並びに伝送電圧分割器の入力領域のスイッチング
キャパシタンスによって影響され、 第２のトランジスタのゲート端子は第１のトランジスタ
のドレイン端子と接続され、 第２のトランジスタのソース端子は容量性電圧分割器の
中心タップに接続され、ドレイン端子は抵抗によって動
作電圧の正の端子に接続され、キャパシタによって出力
信号が得られる抵抗に接続されることを特徴とする請求
項２記載の回路装置。 - 【請求項４】 回路装置の出力における抵抗は５０オー
ムの値を有していることを特徴とする請求項３記載の回
路装置。 - 【請求項５】 回路装置の出力における抵抗は別の電界
効果トランジスタから構成されたゲートドレイン段であ
ることを特徴とする請求項３記載の回路装置。 - 【請求項６】 回路装置の出力における抵抗はトランス
インピーダンス増幅器回路であることを特徴とする請求
項３記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE41125576 | 1991-04-17 | ||
| DE19914112557 DE4112557A1 (de) | 1991-04-17 | 1991-04-17 | Schaltungsanordnung zur verstaerkung eines elektrischen signals |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121964A true JPH05121964A (ja) | 1993-05-18 |
Family
ID=6429804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4096698A Pending JPH05121964A (ja) | 1991-04-17 | 1992-04-16 | 電気信号を増幅する回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0509272A1 (ja) |
| JP (1) | JPH05121964A (ja) |
| AU (1) | AU1494192A (ja) |
| CA (1) | CA2066282A1 (ja) |
| DE (1) | DE4112557A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10058952B4 (de) * | 2000-11-28 | 2007-02-01 | Infineon Technologies Ag | Schaltungsanordnung zur Umwandlung eines analogen Eingangssignals |
| LU92272B1 (en) | 2013-08-28 | 2015-03-02 | Iee Sarl | Inductive respiration sensor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4075576A (en) * | 1977-02-25 | 1978-02-21 | Rockwell International Corporation | Sensitive high speed solid state preamp |
| JPS6143004A (ja) * | 1984-08-03 | 1986-03-01 | Fujitsu Ltd | 光受信回路 |
| FR2630598B1 (fr) * | 1988-04-22 | 1994-04-15 | Thomson Csf | Amplificateur a tres large bande et faible bruit |
-
1991
- 1991-04-17 DE DE19914112557 patent/DE4112557A1/de not_active Withdrawn
-
1992
- 1992-03-24 EP EP19920105024 patent/EP0509272A1/de not_active Withdrawn
- 1992-04-10 AU AU14941/92A patent/AU1494192A/en not_active Withdrawn
- 1992-04-16 JP JP4096698A patent/JPH05121964A/ja active Pending
- 1992-04-16 CA CA 2066282 patent/CA2066282A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP0509272A1 (de) | 1992-10-21 |
| CA2066282A1 (en) | 1992-10-18 |
| AU1494192A (en) | 1992-10-22 |
| DE4112557A1 (de) | 1992-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764732A (en) | Switchable mode amplifier for wide dynamic range | |
| US5844445A (en) | Feedback type pre-amplifier | |
| US5166819A (en) | Front end for a broadband optical receiver | |
| JPS5934709A (ja) | インピ−ダンス変換増幅器 | |
| US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
| US4088962A (en) | Self biasing differential amplifier | |
| US4647762A (en) | Optical receiver | |
| EP1625656B1 (en) | Circuit for improved differential amplifier and other applications | |
| US6876260B2 (en) | Elevated front-end transimpedance amplifier | |
| US20080232822A1 (en) | Optical receiver | |
| KR900006294B1 (ko) | 광전변환회로 | |
| US4460876A (en) | Low consumption, wide-band linear amplifier operating in sliding class A | |
| US5432470A (en) | Optoelectronic integrated circuit device | |
| JPH05121964A (ja) | 電気信号を増幅する回路装置 | |
| US6949977B2 (en) | Circuit arrangement having a transimpedance amplifier connected to a current limiter circuit | |
| JP3661122B2 (ja) | 光電気変換回路 | |
| US4426626A (en) | Signal switching circuit | |
| JP2515821B2 (ja) | 制御増幅器 | |
| JPH04225611A (ja) | 広ダイナミックレンジ受光回路 | |
| CA1283463C (en) | Switchable mode amplifier for wide dynamic range | |
| JP3106435B2 (ja) | 光電子集積回路 | |
| JPH0567763A (ja) | 光電子集積回路素子 | |
| JPS6020652A (ja) | 光電変換回路 | |
| JPH0715343A (ja) | 単極性符号・双極性符号変換回路 | |
| JP2794916B2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070312 |
|
| A977 | Report on retrieval |
Effective date: 20070625 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071126 |