JPH05121974A - 電流ブースター付きボルテージフオロワ - Google Patents
電流ブースター付きボルテージフオロワInfo
- Publication number
- JPH05121974A JPH05121974A JP27936191A JP27936191A JPH05121974A JP H05121974 A JPH05121974 A JP H05121974A JP 27936191 A JP27936191 A JP 27936191A JP 27936191 A JP27936191 A JP 27936191A JP H05121974 A JPH05121974 A JP H05121974A
- Authority
- JP
- Japan
- Prior art keywords
- current
- operational amplifier
- voltage
- voltage follower
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 abstract description 10
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 10
- 238000010521 absorption reaction Methods 0.000 abstract 1
- 239000000284 extract Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 238000007599 discharging Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】電流ブースター付きボルテージフォロワにおい
て、安定した負帰還，負荷電圧の変動に対する高速な応
答及び低消費電力を簡易な回路で実現する。 【構成】演算増幅器１と電源４との間に抵抗Ｒを挿入
し、演算増幅器１の電源変化により電流増幅用のＰＮＰ
トランジスタＱ3 を駆動し、出力端子７から負荷に電流
を供給する。負荷の電圧が非反転入力端子５の電圧より
高くなった場合は、演算増幅器内トランジスタで負荷よ
り電荷の吸い込みを行う。抵抗Ｒの値は無負荷にトラン
ジスタがオンしない程度の値に設定する。増流増幅用の
トランジスタはＰＮＰ型に限らず、電源端子とグランド
間に挿入された抵抗により駆動してもよい。又、バイポ
ーラトランジスタの代わりにＦＥＴを使用してもよい。
又、この回路を電荷の吸い込み吐き出し両方向に備える
ことも可能である。
て、安定した負帰還，負荷電圧の変動に対する高速な応
答及び低消費電力を簡易な回路で実現する。 【構成】演算増幅器１と電源４との間に抵抗Ｒを挿入
し、演算増幅器１の電源変化により電流増幅用のＰＮＰ
トランジスタＱ3 を駆動し、出力端子７から負荷に電流
を供給する。負荷の電圧が非反転入力端子５の電圧より
高くなった場合は、演算増幅器内トランジスタで負荷よ
り電荷の吸い込みを行う。抵抗Ｒの値は無負荷にトラン
ジスタがオンしない程度の値に設定する。増流増幅用の
トランジスタはＰＮＰ型に限らず、電源端子とグランド
間に挿入された抵抗により駆動してもよい。又、バイポ
ーラトランジスタの代わりにＦＥＴを使用してもよい。
又、この回路を電荷の吸い込み吐き出し両方向に備える
ことも可能である。
Description
【０００１】
【産業上の利用分野】本発明は、演算増幅器を使用した
電流ブースター付きボルテージフォロワに関するもので
ある。
電流ブースター付きボルテージフォロワに関するもので
ある。
【０００２】
【従来の技術】高精度、高安定かつ簡易な構成のボルテ
ージフォロワとして、演算増幅器を使用した構成のもの
が知られている。図３は、この種の従来のボルテージフ
ォロワの回路図である。図３において、演算増幅器１
は、出力端子７から反転入力端子６に１００％の負帰還
がかかっているため、その電圧増幅率は１で電流増幅の
みを行う。この回路で供給できる電流の上限は、演算増
幅器１内に設けられたリミッタ回路で制限され、従来の
演算増幅器では数十ｍＡ程度である。
ージフォロワとして、演算増幅器を使用した構成のもの
が知られている。図３は、この種の従来のボルテージフ
ォロワの回路図である。図３において、演算増幅器１
は、出力端子７から反転入力端子６に１００％の負帰還
がかかっているため、その電圧増幅率は１で電流増幅の
みを行う。この回路で供給できる電流の上限は、演算増
幅器１内に設けられたリミッタ回路で制限され、従来の
演算増幅器では数十ｍＡ程度である。
【０００３】この点を改良したボルテージフォロワとし
て、演算増幅器の出力端に電流増幅用のトランジスタを
設けた構成で電流供給能力を向上させた電流ブースター
付きボルテージフォロワが知られている。図４（ａ）
は、このような電流増幅用のトランジスタを設けた電流
ブースター付きボルテージフォロワの回路図である。図
４（ａ）において、ＮＰＮトランジスタＱ1 が電流増幅
用のＮＰＮトランジスタであり、この回路を使用する事
により電流供給能力を向上させることが出来る。
て、演算増幅器の出力端に電流増幅用のトランジスタを
設けた構成で電流供給能力を向上させた電流ブースター
付きボルテージフォロワが知られている。図４（ａ）
は、このような電流増幅用のトランジスタを設けた電流
ブースター付きボルテージフォロワの回路図である。図
４（ａ）において、ＮＰＮトランジスタＱ1 が電流増幅
用のＮＰＮトランジスタであり、この回路を使用する事
により電流供給能力を向上させることが出来る。
【０００４】
【発明が解決しようとする課題】演算増幅器を使用した
ボルテージフォロワを高い精度で安定に動作するために
は、負帰還が安定にかかる必要がある。また入力電圧に
対して出力電圧を高速に追従させるためには、ボルテー
ジフォロワはその負荷に蓄積された電荷の吸い込み及び
吐き出しを高速に行う必要がある。
ボルテージフォロワを高い精度で安定に動作するために
は、負帰還が安定にかかる必要がある。また入力電圧に
対して出力電圧を高速に追従させるためには、ボルテー
ジフォロワはその負荷に蓄積された電荷の吸い込み及び
吐き出しを高速に行う必要がある。
【０００５】しかし、図４（ａ）の構成では、例えば瞬
間的に入力電圧が低下した場合、ＮＰＮトランジスタＱ
1 がカットオフして演算増幅器に負帰還がかからなくな
ることがあり、負荷に安定した電圧を供給することがで
きない。また、図４（ｂ）に示すように、出力端子７に
容量性負荷ＣL が接続されており、負荷の電圧を下げる
ため電荷を吸い込みを行わなければならない場合があ
る。ところが、電流ブースト回路には吸い込みのための
回路がないので、図４（ｂ）中に矢印で示す経路を通し
て、容量性負荷ＣL とそれに接続されたＮＰＮトランジ
スタＱ1 の逆方向の抵抗成分により決まる非常に大きな
時定数により放電する以外に電圧を下げる方法がない。
従って高速で応答することが不可能になる。
間的に入力電圧が低下した場合、ＮＰＮトランジスタＱ
1 がカットオフして演算増幅器に負帰還がかからなくな
ることがあり、負荷に安定した電圧を供給することがで
きない。また、図４（ｂ）に示すように、出力端子７に
容量性負荷ＣL が接続されており、負荷の電圧を下げる
ため電荷を吸い込みを行わなければならない場合があ
る。ところが、電流ブースト回路には吸い込みのための
回路がないので、図４（ｂ）中に矢印で示す経路を通し
て、容量性負荷ＣL とそれに接続されたＮＰＮトランジ
スタＱ1 の逆方向の抵抗成分により決まる非常に大きな
時定数により放電する以外に電圧を下げる方法がない。
従って高速で応答することが不可能になる。
【０００６】この問題を解決するため、図５（ａ）およ
び（ｂ）に示すように、回路のトランジスタを、ＮＰＮ
トランジスタＱ1 とＰＮＰトランジスタＱ2 とからな
る、シングルエンデッドプッシュプル（ＳＥＰＰ）構成
にしたものもある。しかし、図５（ａ）に示す回路の場
合は、トランジスタにバイアス電圧が印加されていない
ので、トランジスタの動作に不感帯が生じ、演算増幅器
が不安定な動作を行うことになる。また、図５（ｂ）に
示す回路では、この問題を解決するため、トランジスタ
にバイアス電圧を印加しているが、バイアス回路１１の
分だけ回路の消費電力が増大するという問題がある。
び（ｂ）に示すように、回路のトランジスタを、ＮＰＮ
トランジスタＱ1 とＰＮＰトランジスタＱ2 とからな
る、シングルエンデッドプッシュプル（ＳＥＰＰ）構成
にしたものもある。しかし、図５（ａ）に示す回路の場
合は、トランジスタにバイアス電圧が印加されていない
ので、トランジスタの動作に不感帯が生じ、演算増幅器
が不安定な動作を行うことになる。また、図５（ｂ）に
示す回路では、この問題を解決するため、トランジスタ
にバイアス電圧を印加しているが、バイアス回路１１の
分だけ回路の消費電力が増大するという問題がある。
【０００７】本発明は、以上のような従来の電流ブース
ター付きボルテージフォロワの問題点に鑑みてなされた
ものであって、演算増幅器に安定に負帰還がかかり負荷
電圧が入力電圧に高速に追従し、回路自体の消費電力が
少ないという優れた性能を持つ電流ブースター付きボル
テージフォロワを提供することを目的としている。
ター付きボルテージフォロワの問題点に鑑みてなされた
ものであって、演算増幅器に安定に負帰還がかかり負荷
電圧が入力電圧に高速に追従し、回路自体の消費電力が
少ないという優れた性能を持つ電流ブースター付きボル
テージフォロワを提供することを目的としている。
【０００８】
【課題を解決するための手段】本発明の電流ブースター
付きボルテージフォロワは、演算増幅器の反転入力端子
と出力端子とを接続して形成するボルテージフォロワに
電流増幅回路を備えた電流ブースター付きボルテージフ
ォロワにおいて、前記演算増幅器と、前記演算増幅器の
電源端子と電源との間に挿入され前記演算増幅器の消費
電流の変化を検出する検出回路と、前記検出回路で検出
された電流変化に応じ前記演算増幅器の出力と並列に負
荷へ電流を供給する電流増幅器とから構成されている。
付きボルテージフォロワは、演算増幅器の反転入力端子
と出力端子とを接続して形成するボルテージフォロワに
電流増幅回路を備えた電流ブースター付きボルテージフ
ォロワにおいて、前記演算増幅器と、前記演算増幅器の
電源端子と電源との間に挿入され前記演算増幅器の消費
電流の変化を検出する検出回路と、前記検出回路で検出
された電流変化に応じ前記演算増幅器の出力と並列に負
荷へ電流を供給する電流増幅器とから構成されている。
【０００９】
【作用】本発明の電流ブースター付きボルテージフォロ
ワによれば、演算増幅器の電源端子と電源との間に電流
検出用の抵抗を挿入し、この抵抗によりエミッタ接地の
トランジスタを駆動し、そのトランジスタのコレクタ電
流を出力端子より負荷に供給する構造を持つため、演算
増幅器の反転入力端子と出力端子とは直結されており、
演算増幅器の負帰還が常に安定にかかる。また、トラン
ジスタのバイアス回路を演算増幅器の電源電流により形
成するため、トランジスタに不感帯は生じず、バイアス
回路分の電力を低減することが出来る。
ワによれば、演算増幅器の電源端子と電源との間に電流
検出用の抵抗を挿入し、この抵抗によりエミッタ接地の
トランジスタを駆動し、そのトランジスタのコレクタ電
流を出力端子より負荷に供給する構造を持つため、演算
増幅器の反転入力端子と出力端子とは直結されており、
演算増幅器の負帰還が常に安定にかかる。また、トラン
ジスタのバイアス回路を演算増幅器の電源電流により形
成するため、トランジスタに不感帯は生じず、バイアス
回路分の電力を低減することが出来る。
【００１０】
【実施例】次に、本発明の最適な実施例について説明す
る。図１（ａ）は、本発明の一実施例による電流ブース
ター付きボルテージフォロワの回路図である。図１
（ａ）において、１は演算増幅器、Ｒは演算増幅器１の
消費電流の変化を検出するための抵抗、Ｑ3 は電流増幅
を行うためのＰＮＰトランジスタ、４は演算増幅器１及
びＰＮＰトランジスタＱ3 に電流を供給するための電
源、５は演算増幅器１の非反転入力端子、６は演算増幅
器１の反転入力端子、７は負荷（図示せず）に電力を供
給するための出力端子である。抵抗Ｒは、ＰＮＰトラン
ジスタＱ3 のバイアス回路をも形成しており、そのバイ
アス電圧をＰＮＰトランジスタＱ3 がオンする直前の電
圧に設定する。
る。図１（ａ）は、本発明の一実施例による電流ブース
ター付きボルテージフォロワの回路図である。図１
（ａ）において、１は演算増幅器、Ｒは演算増幅器１の
消費電流の変化を検出するための抵抗、Ｑ3 は電流増幅
を行うためのＰＮＰトランジスタ、４は演算増幅器１及
びＰＮＰトランジスタＱ3 に電流を供給するための電
源、５は演算増幅器１の非反転入力端子、６は演算増幅
器１の反転入力端子、７は負荷（図示せず）に電力を供
給するための出力端子である。抵抗Ｒは、ＰＮＰトラン
ジスタＱ3 のバイアス回路をも形成しており、そのバイ
アス電圧をＰＮＰトランジスタＱ3 がオンする直前の電
圧に設定する。
【００１１】このような回路構成の場合、負荷への電流
の供給は、図１（ｂ）に示すようなる。すなわち、電流
ブースター付きボルテージフォロワから供給される電流
が少ない領域では、ＰＮＰトランジスタＱ3 はカットオ
フしているので、電流は演算増幅器１を介して供給され
る。従って回路の消費電流もほとんど演算増幅器１に流
れる分だけである。
の供給は、図１（ｂ）に示すようなる。すなわち、電流
ブースター付きボルテージフォロワから供給される電流
が少ない領域では、ＰＮＰトランジスタＱ3 はカットオ
フしているので、電流は演算増幅器１を介して供給され
る。従って回路の消費電流もほとんど演算増幅器１に流
れる分だけである。
【００１２】供給する電流がある値を越えると、電流増
幅用のＰＮＰトランジスタＱ3 がオンするため、供給電
流のほとんどはＰＮＰトランジスタＱ3 から供給され演
算増幅器１の消費電流はほとんど増加しない。また出力
端子７と反転入力端子６は直接接続されており、かつＰ
ＮＰトランジスタＱ3 が演算増幅器１の系に含まれてい
るので、負帰還は安定にかかる。
幅用のＰＮＰトランジスタＱ3 がオンするため、供給電
流のほとんどはＰＮＰトランジスタＱ3 から供給され演
算増幅器１の消費電流はほとんど増加しない。また出力
端子７と反転入力端子６は直接接続されており、かつＰ
ＮＰトランジスタＱ3 が演算増幅器１の系に含まれてい
るので、負帰還は安定にかかる。
【００１３】また、図２に示すように、出力端子７に容
量性負荷ＣL が接続され、非反転入力端子５の電圧より
も出力端子７の電圧が高くなった場合でも、演算増幅器
１内のトランジスタＱ4 により、同図中に矢印で示す経
路で電荷が容量性負荷ＣL より吸い込まれるので、出力
端子７の電圧は非反転入力端子５の電圧にすばやく追従
する。
量性負荷ＣL が接続され、非反転入力端子５の電圧より
も出力端子７の電圧が高くなった場合でも、演算増幅器
１内のトランジスタＱ4 により、同図中に矢印で示す経
路で電荷が容量性負荷ＣL より吸い込まれるので、出力
端子７の電圧は非反転入力端子５の電圧にすばやく追従
する。
【００１４】尚、本実施例においては、電流増幅用の素
子としてＰＮＰトランジスタを用いたが、ＮＰＮトラン
ジスタまたは電界効果トランジスタも使用できる。ま
た、電流増幅用の素子は吐き出し側のみトランジスタを
使用したが、吸い込み側のみもしくはその両者を使用す
ることも可能である。
子としてＰＮＰトランジスタを用いたが、ＮＰＮトラン
ジスタまたは電界効果トランジスタも使用できる。ま
た、電流増幅用の素子は吐き出し側のみトランジスタを
使用したが、吸い込み側のみもしくはその両者を使用す
ることも可能である。
【００１５】
【発明の効果】以上述べてきたように、本発明の電流ブ
ースター付きボルテージフォロワによれば、高い精度で
安定な電流ブースター付きボルテージフォロワを得るこ
とが出来る。また、従来の電流ブースター付きボルテー
ジフォロワより電荷の吸い込みまたは吐き出しを高速に
行うことが出来る。さらに回路の消費電力を低減するこ
とが可能となる。
ースター付きボルテージフォロワによれば、高い精度で
安定な電流ブースター付きボルテージフォロワを得るこ
とが出来る。また、従来の電流ブースター付きボルテー
ジフォロワより電荷の吸い込みまたは吐き出しを高速に
行うことが出来る。さらに回路の消費電力を低減するこ
とが可能となる。
【図１】分図（ａ）は、本発明の一実施例の電流ブース
ター付きボルテージフォロワの回路図である。分図
（ｂ）は、図１に示す電流ブースター付きボルテージフ
ォロワにおいて、出力電流と負荷のコンダクタンスとの
関係を示す図である。
ター付きボルテージフォロワの回路図である。分図
（ｂ）は、図１に示す電流ブースター付きボルテージフ
ォロワにおいて、出力電流と負荷のコンダクタンスとの
関係を示す図である。
【図２】図１（ａ）に示す電流ブースター付ボルテージ
フォロワにおいて、容量性負荷ＣL からの電荷の吐き出
しの経路を説明するための図である。
フォロワにおいて、容量性負荷ＣL からの電荷の吐き出
しの経路を説明するための図である。
【図３】従来のボルテージフォロワの回路図である。
【図４】分図（ａ）は、従来の電流ブースター付きボル
テージフォロワの回路構成を示す回路図である。分図
（ｂ）は、分図（ａ）に示す電流ブースター付きボルテ
ージフォロワにおいて、容量性負荷ＣL からの電荷の吐
き出しの経路を説明するための図である。
テージフォロワの回路構成を示す回路図である。分図
（ｂ）は、分図（ａ）に示す電流ブースター付きボルテ
ージフォロワにおいて、容量性負荷ＣL からの電荷の吐
き出しの経路を説明するための図である。
【図５】分図（ａ）は、ＳＥＰＰを使用した電流ブース
ター付きボルテージフォロワの回路図である。分図
（ｂ）は、ＳＥＰＰにバイアス回路を設けた電流ブース
ター付きボルテージフォロワの回路図である。
ター付きボルテージフォロワの回路図である。分図
（ｂ）は、ＳＥＰＰにバイアス回路を設けた電流ブース
ター付きボルテージフォロワの回路図である。
１ 演算増幅器 ４ 電源 ５ 非反転入力端子 ６ 反転入力端子 ７ 出力端子 １１ バイアス回路
Claims (1)
- 【請求項１】 演算増幅器の反転入力端子と出力端子と
を接続して形成するボルテージフォロワに電流増幅回路
を備えた電流ブースター付きボルテージフォロワにおい
て、 前記演算増幅器と、 前記演算増幅器の電源端子と電源との間に挿入され前記
演算増幅器の消費電流の変化を検出する検出回路と、 前記検出回路で検出された電流変化に応じ前記演算増幅
器の出力と並列に負荷へ電流を供給する電流増幅器とか
ら構成される電流ブースター付きボルテージフォロワ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27936191A JPH05121974A (ja) | 1991-10-25 | 1991-10-25 | 電流ブースター付きボルテージフオロワ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27936191A JPH05121974A (ja) | 1991-10-25 | 1991-10-25 | 電流ブースター付きボルテージフオロワ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121974A true JPH05121974A (ja) | 1993-05-18 |
Family
ID=17610096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27936191A Pending JPH05121974A (ja) | 1991-10-25 | 1991-10-25 | 電流ブースター付きボルテージフオロワ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121974A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5859757A (en) * | 1996-10-08 | 1999-01-12 | Sharp Kabushiki Kaisha | Output driving circuit for use in DC stabilized power supply circuit |
| EP0801846B1 (en) * | 1995-10-06 | 2001-12-05 | Koninklijke Philips Electronics N.V. | A high-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof |
| WO2008149517A1 (ja) * | 2007-06-04 | 2008-12-11 | Panasonic Corporation | バイアス回路及びこれを備えた半導体集積回路 |
| WO2012122799A1 (zh) * | 2011-03-11 | 2012-09-20 | 中兴通讯股份有限公司 | 信号放大电路及放大输出信号的方法 |
| JP2019030139A (ja) * | 2017-07-31 | 2019-02-21 | ローム株式会社 | 定電圧生成回路 |
-
1991
- 1991-10-25 JP JP27936191A patent/JPH05121974A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0801846B1 (en) * | 1995-10-06 | 2001-12-05 | Koninklijke Philips Electronics N.V. | A high-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof |
| US5859757A (en) * | 1996-10-08 | 1999-01-12 | Sharp Kabushiki Kaisha | Output driving circuit for use in DC stabilized power supply circuit |
| WO2008149517A1 (ja) * | 2007-06-04 | 2008-12-11 | Panasonic Corporation | バイアス回路及びこれを備えた半導体集積回路 |
| JPWO2008149517A1 (ja) * | 2007-06-04 | 2010-08-19 | パナソニック株式会社 | バイアス回路及びこれを備えた半導体集積回路 |
| US7834701B2 (en) | 2007-06-04 | 2010-11-16 | Panasonic Corporation | Bias circuit and semiconductor integrated circuit including the bias circuit |
| WO2012122799A1 (zh) * | 2011-03-11 | 2012-09-20 | 中兴通讯股份有限公司 | 信号放大电路及放大输出信号的方法 |
| JP2019030139A (ja) * | 2017-07-31 | 2019-02-21 | ローム株式会社 | 定電圧生成回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3939399A (en) | Power circuit with shunt transistor | |
| EP1550210B1 (en) | Capacitor coupled dynamic bias boosting circuit for a power amplifier | |
| US7091790B2 (en) | Power amplifier (PA) efficiency with low current DC to DC converter | |
| US6486739B1 (en) | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme | |
| CN107092296A (zh) | 一种快速瞬态响应低压差电压调整器 | |
| US20030201832A1 (en) | HBT linearizer and power booster | |
| EP0468760B1 (en) | Amplifier having two operating modes | |
| US4471322A (en) | Power amplifier | |
| US4330757A (en) | Semiconductor power amplification circuit | |
| HK1000749B (en) | Amplifier having two operating modes | |
| JPH05121974A (ja) | 電流ブースター付きボルテージフオロワ | |
| JPH02288607A (ja) | 演算増幅器用出力段 | |
| US4072908A (en) | Audio amplifier with constant current consumption | |
| US4527104A (en) | Speed control apparatus for d.c. motor | |
| JPH03100814A (ja) | 定電圧回路 | |
| JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
| US4499432A (en) | Low voltage op amp bias optimizer | |
| JPH04369907A (ja) | 高周波増幅回路 | |
| JPS6216021Y2 (ja) | ||
| JPH0513046Y2 (ja) | ||
| JP3338274B2 (ja) | 電力増幅回路 | |
| JPS6314489Y2 (ja) | ||
| JP2773156B2 (ja) | 定電圧保護装置 | |
| JPH0650014Y2 (ja) | 直列制御形電圧安定化器 | |
| JPS6246326Y2 (ja) |