JPH05122264A - 自動利得制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 キャリア再生ビットを含むバースト信号を入
力するディジタル復調器の自動利得制御回路において、
バースト単位でのレベル制御を可能とする。 【構成】 Ａ／Ｄ変換器８および９により軟判定識別
後、加算器１０および積算器１１でディジタル信号を積
算・平均することにより振幅平均を算出する。除算器１
２は基準値との比を取ることにより振幅誤差信号Ｄ３を
出力し、乗算器１４および１５により振幅誤差信号Ｄ３
と軟判定識別後のディジタル信号Ｃ１を乗算することに
よりレベル制御を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＡ／Ｄコンバータを用い
た軟判定識別回路を持つディジタル復調器、さらに詳し
くいえば、入力する信号が固定パターン（０または１）
のキャリア再生ビットを含むバースト信号の場合、復調
器の入力レベル変動をバースト単位で吸収することを可
能にした自動利得制御回路に関する。

【０００２】

【従来の技術】従来のディジタル復調器におけるに入力
レベル変動に対する自動利得制御回路を図３により説明
する。入力端子１から入力されるバースト信号Ａ１は電
圧可変減衰器１８によりある一定のレベルに調整され、
検波器５および６に入力される。電圧可変減衰器１８の
出力はレベル検出器１９に入力されレベルが測定された
後、ピークホールド回２０に入力される。ピークホール
ド回路２０はバースト状の入力信号においても正しく利
得制御ができるように最大値を保持する。ピークホール
ド回路２０の出力信号Ｃ１はその後、前記電圧可変減衰
器１８にフィードバックされ、その結果、検波器５およ
び６に入力されるレベルは一定に制御される。

【０００３】一方、ローカル入力端子４から入力される
再生キャリア信号は検波器５に、さらに９０度位相シフ
タ７に９０度位相がずれたローカル信号にされた後、検
波器６にそれぞれ入力される。さらに検波器５および６
の出力信号Ｂ１およびＢ２はＡ／Ｄ変換器８および９に
入力され軟判定識別されて、ディジタル信号になって出
力端子１６および１７から出力される。

【０００４】

【発明が解決しようとする課題】さて、この従来のディ
ジタル復調器においては、入力される信号がバースト信
号であり、かつ、その伝送速度が高速の場合にはバース
ト単位でのレベル制御が不可能である。そのため、ピー
クホールド回路が必要となり、それぞれのバースト信号
のレベル差がそのまま残り、吸収されないという欠点が
あった。本発明の目的は入力バースト信号間にレベル差
があった場合においてもバースト単位でのレベル制御を
可能とする自動利得制御回路を提供することにある。

【０００５】

【課題を解決するための手段】前記目的を達成するため
に本発明による自動利得制御回路は検波器で検波したベ
ースバンド信号をＡ／Ｄ変換器で軟判定識別するディジ
タル復調器における自動利得制御回路において、前記Ａ
／Ｄ変換器出力を決められた一定の時間積算・平均する
積算手段と、基準値を発生する基準値発生器と、前記積
算器の積算値と前記基準値発生器の基準値の比をとるこ
とにより振幅誤差信号を算出する除算器と、前記除算器
出力と前記Ａ／Ｄ変換器出力を乗算することにより一定
の振幅値を出力する乗算器とから構成されている。

【０００６】

【実施例】以下、図面を参照して本発明をさらに詳しく
説明する。図１は本発明によるディジタル復調器の自動
利得制御回路の実施例であり、４相ＰＳＫ復調器の自動
利得制御回路のブロック図である。図３と同一部分には
同一符号を付してある。ここで入力されるバースト信号
は図２（ア）に示すようなキャリア再生ビット（固定の
「１」）を含んだ信号である。入力端子１から入力され
るバースト状の信号Ａ１は第１および第２の検波器５お
よび６でベースバンド信号に変換される。第１の検波器
５はローカル端子４から入力される再生キャリア信号に
より同期検波する。また、ローカル端子４から入力され
る再生キャリア信号は９０度位相シフタ７により９０度
位相変化させられ、第２の検波器６はこの９０度位相シ
フタ出力により同期検波する。

【０００７】ベースバンド信号Ｂ１およびＢ２はＡ／Ｄ
変換器８および９にそれぞれ入力され、ディジタル信号
Ｃ１およびＣ２に変換される。ここで、Ａ／Ｄ変換器８
および９からの出力はそれぞれ２ルートに分けられ、一
方は加算器１０に入力される。加算器１０は第１のＡ／
Ｄ変換器８の出力Ｃ１と第２のＡ／Ｄ変換器９の出力Ｃ
２の平均値を１ビットごとに計算する。計算された平均
値は積算器１１に入力される。積算器１１は各バースト
毎の先頭部にあるキャリア再生ビット（固定「１」）の
ある一定区間を積算・平均し被測定バーストの振幅平均
値Ｄ２を算出する。なお、積算する区間はゲート入力端
子２からのゲート信号（図２（ウ））で決められ、ま
た、リセット入力端子３からのリセット信号（図２
（イ））により積算値がクリアされることにより、積算
は各バースト毎に行われる。

【０００８】振幅平均値Ｄ２は除算器１２に入力され、
除算器１２は基準値発生器１３からの基準値と上記振幅
平均値Ｄ２の比をとり、振幅誤差信号Ｄ３を計算する。
振幅誤差信号Ｄ３は第１および第２の乗算器１４および
１５でＡ／Ｄ変換器８および９からのディジタル信号と
それぞれ乗算される。これにより、バースト単位でのレ
ベル制御が行われ振幅が一定となり、出力端子１６およ
び１７からはレベルが一定のディジタル復調信号が出力
される。

【０００９】

【発明の効果】以上、説明したように本発明はキャリア
再生ビットを含むバースト信号を入力するディジタル復
調器において、Ａ／Ｄ変換器によって軟判定識別された
信号を積算器によって積算・平均し基準値と比較するこ
とによって振幅誤差信号を算出し、Ａ／Ｄ変換器出力と
乗算するように構成されているので、ピークホールド回
路が不必要になり、バースト単位でのレベル制御が可能
となる。また、ディジタル制御を用いているので、安定
で信頼性の高い制御が可能になるという効果がある。

【図面の簡単な説明】

【図１】本発明による自動利得制御回路の実施例を示す
回路ブロック図である。

【図２】入力信号のバーストフォーマットを示す波形図
である。

【図３】従来の自動利得制御回路の例を示す回路ブロッ
ク図である。

【符号の説明】

１…入力端子 ２…ゲート入力端子 ３…リセット入力端子 ４…ローカル入力端子 ５…第１の検波器 ６…第２の検波器 ７…９０度位相シフタ ８…第１のＡ／Ｄ変換器 ９…第２のＡ／Ｄ変換器 １０…加算器 １１…積算器 １２…除算器 １３…基準値発生器 １４…第１の乗算器 １５…第２の乗算器 １６…第１の出力端子 １７…第２の出力端子 １８…電圧可変減衰器 １９…レベル検出器 ２０…ピークホールド回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 検波器で検波したベースバンド信号をＡ
   ／Ｄ変換器で軟判定識別するディジタル復調器における
   自動利得制御回路において、 前記Ａ／Ｄ変換器出力を決められた一定の時間積算・平
   均する積算手段と、 基準値を発生する基準値発生器と、 前記積算器の積算値と前記基準値発生器の基準値の比を
   とることにより振幅誤差信号を算出する除算器と、 前記除算器出力と前記Ａ／Ｄ変換器出力を乗算すること
   により一定の振幅値を出力する乗算器とから構成された
   ことを特徴とする自動利得制御回路。
2. 【請求項２】 前記積算手段は第１および第２のＡ／Ｄ
   変換器出力を１ビットごとに加算する加算器と、前記加
   算器出力を一定の時間積算し平均する積算器で構成した
   ことを特徴とする請求項１記載の自動利得制御回路。
3. 【請求項３】 前記基準値発生器は振幅値を任意に設定
   できることを特徴とする請求項１記載の自動利得制御回
   路。