JPH0512720B2 - - Google Patents
Info
- Publication number
- JPH0512720B2 JPH0512720B2 JP63142596A JP14259688A JPH0512720B2 JP H0512720 B2 JPH0512720 B2 JP H0512720B2 JP 63142596 A JP63142596 A JP 63142596A JP 14259688 A JP14259688 A JP 14259688A JP H0512720 B2 JPH0512720 B2 JP H0512720B2
- Authority
- JP
- Japan
- Prior art keywords
- musical tone
- time slot
- signal
- output
- key information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004364 calculation method Methods 0.000 claims description 41
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 6
- 230000014509 gene expression Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 33
- 239000011295 pitch Substances 0.000 description 26
- 238000006243 chemical reaction Methods 0.000 description 22
- 238000012935 Averaging Methods 0.000 description 12
- 238000009825 accumulation Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 108010076504 Protein Sorting Signals Proteins 0.000 description 7
- 210000000056 organ Anatomy 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 6
- 101001017512 Homo sapiens Minor histocompatibility protein HMSD variant form Proteins 0.000 description 3
- 101001017510 Homo sapiens Serpin-like protein HMSD Proteins 0.000 description 3
- 102100033983 Serpin-like protein HMSD Human genes 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 230000002194 synthesizing effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
「産業上の利用分野」
この発明は周波数変調方式等の演算方式により
楽音信号を形成する電子楽器に関する。 「従来技術およびその問題点」 周波数変調方式等の演算方式により楽音信号を
形成する電子楽器は、従来のフイルタ方式あるい
は波形メモリ方式の電子楽器に比較し、より多彩
な音色の楽音信号が形成できる反面、複雑な楽音
形成演算を実行する場合、あるいは同時に複数の
楽音信号を形成する場合には、演算装置が複数に
なつたり、演算処理スピードの高速化が要求され
たりする問題がある。 「発明の目的」 この発明は、上述の点に鑑みなされたもので、
演算方式により楽音信号を形成するようにした電
子楽器において、簡単な構成でかつ比較的低速な
演算スピードで、複数の楽音信号を形成できるよ
うにするとともに種々の演算式を利用可能にする
ことを目的とするものである。この目的に加え、
さらに、第１発明は単音／複音の両モードによつ
て使用できる電子楽器を提供すること、また、第
２発明は多種類の変化に富んだ音色形成を可能と
する電子楽器を提供することを目的としている。 「問題点を解決するための手段」 第１発明は次の各要件からなるものである。 (a) 少なくとも第１の演算式に基づく第１の楽音
形成演算と第２の演算式に基づく第２の楽音形
成演算を実行することにより１つの楽音信号を
形成するようにした電子楽器において、 (b) 単音を発生するか、複音を発生するかを指示
する単音／複音指示手段と、 (c) 周期的に繰返す複数の時分割楽音演算タイム
スロツトに対して発生すべき楽音信号の形成を
それぞれ割当て、前記各タイムスロツトにおい
て形成すべき楽音信号を示すキー情報を各タイ
ムスロツトに同期して発生するキー情報発生手
段であつて、前記単音／複音指示手段によつて
単音の発生が指示された場合は、前記各タイム
スロツトにおいて同一のキーに対応する楽音信
号を形成するように同一のキー情報を各タイム
スロツトに同期して発生し、前記単音／複音指
示手段によつて複音の発生が指示された場合
は、前記各タイムスロツトにおいて異なるキー
に対応する複数の楽音信号を形成するように複
数のキー情報を各タイムスロツトに同期して発
生するキー情報発生手段と、 (d) 前記各タイムスロツトが一巡して繰返す周期
の少なくとも２周期を１単位として各タイムス
ロツト毎に前記キー情報発生手段から発生され
るキー情報に対応する楽音信号を形成する演算
手段であつて、第１の周期における各タイムス
ロツトでは前記第１の演算式に基づいて第１の
楽音形成演算を行い、この演算結果を前記各タ
イムスロツトが一巡する１周期の間保持して次
の第２の周期の各タイムスロツトではこの第１
の演算結果を用いて前記第２の演算式に基づく
第２の楽音形成演算を行う演算手段と、 (e) 前記演算手段に対して前記第１の楽音形成演
算または前記第２の楽音形成演算を実行させる
ためのパラメータを発生するものであつて、前
記第１の周期の期間において前記第１の楽音形
成演算のための必要なパラメータを発生し、前
記第２の周期の期間において前記第２の楽音形
成演算のために必要なパラメータを発生するパ
ラメータ発生手段。 また、第２発明は次の各要件からなるものであ
る。 (a) ２以上の整数回数Ｎ回の楽音形成演算を実行
することにより１つの楽音信号を形成し、上記
楽音形成演算回数Ｎを変更するようにした電子
楽器において、 (b) 周期的に繰返す複数の時分割楽音演算タイム
スロツトに対して発生すべき楽音信号の形成を
それぞれ割当て、前記各タイムスロツトにおい
て形成すべき楽音信号を示すキー情報を各タイ
ムスロツトに同期して発生するキー情報発生手
段と、 (c) 前記各タイムスロツトが一巡して繰返す周期
のＮ周期を１単位として各タイムスロツト毎に
前記キー情報発生手段から発生されるキー情報
に対応する楽音信号を形成する演算手段であつ
て、第１の周期における各タイムスロツトでは
第１の楽音形成演算を行い、この演算結果を前
記各タイムスロツトが一巡する１周期の間保持
して次の第２の周期の各タイムスロツトではこ
の第１の演算結果を用いて第２の楽音形成演算
を行い、以下同様の過程で第Ｎまでの楽音形成
演算を行う演算手段と、 (d) 前記演算手段に対して上記楽音形成演算回数
Ｎの変更に対応して前記第１の楽音形成演算な
いし前記第Ｎの楽音形成演算を実行させるため
のパラメータを発生するものであつて、前記第
１の周期の期間において前記第１の楽音形成演
算のために必要なパラメータを発生し、前記第
２の周期の期間において前記第２の楽音形成演
算のために必要なパラメータを発生し、以下同
様にして第Ｎまでの楽音形成演算のために必要
なパラメータを発生するパラメータ発生手段。 「実施例」 以下、図面を参照しこの発明の一実施例につい
て説明する。なお、以下の説明において、“１”
信号、“０”信号とは各々２値論理レベルにおけ
る信号を指す。 第１図はこの発明による電子オルガン（電子楽
器）の構成を示すブロツク図であり、また、第２
図〜第５図は各々第１図における位相角データ発
生回路１、楽音信号形成回路２、パラメータ発生
回路３、エンベロープデータ発生回路４の詳細構
成を示すブロツク図である。この実施例による電
子楽器の概略は次の通りである。 周波数変調の一般的基本式 Ｅ(t)＝Ａ(t)sin（ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ）
……(1) を始めとして、種々の周波数変調式に基づいて
楽音信号を形成する。なお、上記(1)式における
Ｓは定数であり、回路構成上の便宜のため変調
指数をＳ・Ｉ(t)としたものである。 単音モード、複音モードの両モードがある。 ここで、単音モードとは同時に複数のキー
（鍵）が押下された場合に、最高音（最低音で
もよい）に対応するキーの楽音のみを発生する
モード、また、複音モードとは同時に複数のキ
ーが押下された場合に、押下された各キーの楽
音を全て発生するモードである。但し、この電
子オルガンの楽音発生チヤンネル数は「８」で
ある。したがつて、複音モードにおいて８個以
上のキーが同時に押下された場合、楽音発生チ
ヤンネル数を越えるキーに対応する楽音を発生
することはできない。 時分割方式により楽音信号を形成する。 すなわち、第６図イ，ロに示すように、基本
クロツクパルスψに基づいて形成されるタイム
スロツトTS＜０＞〜＜31＞の各々において別
個の処理が行なわれ、楽音信号が形成される。
なお、タイムスロツトTS＜０＞〜＜31＞はク
ロツクパルスψの32周期毎に繰返えされる。ま
た、このタイムスロツトTS＜０＞〜＜31＞か
らなる時間幅をフレームFRと称する。また、
複音モードにおいては、８つの楽音発生チヤン
ネルが第６図ハに示すように各タイムスロツト
TS＜０＞〜＜31＞に対応して時分割で繰返さ
れ、タイムスロツトTS＜０＞，＜８＞，＜16＞，
＜24＞が第０チヤンネルの楽音信号形成に用い
られ、タイムスロツト＜７＞，＜15＞，＜23＞，
＜31＞が第７チヤンネルの楽音信号形成に用い
られる。第２チヤンネル〜第６チヤンネルにつ
いても同様である。 各キーに関する楽音信号はそれぞれ複数系列
の楽音信号を合成することにより形成される。 複音モードの場合は２系列の楽音信号を合成
することにより１つのキーに関する楽音信号が
形成され、単音モードの場合は４系列の楽音信
号を合成することにより１つのキーに関する楽
音信号が形成される。この場合、各系列の楽音
信号はそれぞれ２つのタイムスロツトを使用し
て形成される。 すなわち、複音モードにおいては、第６図ニ
に示すように、タイムスロツトTS＜イ1＞およ
び＜イ2＞（TS＜０＞および＜16＞）において
第０チヤンネルのキーに関する第１系列の楽音
信号が形成され、タイムスロツトTS＜リ1＞お
よび＜リ2＞（TS＜８＞および＜24＞）におい
て第０チヤンネルのキーに関する第２系列の楽
音信号が形成される。他の第２チヤンネル〜第
７チヤンネルのキーについても同様に、それぞ
れタイムスロツトTS＜ロ1＞および＜ロ2＞〜
＜チ1＞および＜チ2＞において第１系列の楽音
信号が形成され、タイムスロツトTS＜リ1＞お
よび＜リ2＞〜＜タ1＞および＜タ2＞において
第２系列の楽音信号が形成される。 一方、単音モードにおいては、第６図ホに示
すように、タイムスロツトTS＜ア1＞および＜
ア2＞（TS＜０＞および＜16＞）において第１
系列の楽音信号が形成され、タイムスロツト
TS＜イ1＞および＜イ2＞において第２系列の
楽音信号が形成され、タイムスロツトTS＜ウ1
＞および＜ウ2＞において第３系列の楽音信号
が形成され、さらにタイムスロツトTS＜エ1＞
および＜エ2＞において第４系列の楽音信号が
形成される。 なお、複音モードが選択された時は、パラメ
ータ発生回路３から出力される信号Ｍ／Ｐが
“０”信号となり、単音モードが選択された時
は信号Ｍ／Ｐが“１”信号となる。 以上がこの実施例における電子オルガンの概略
である。次に、この電子オルガンの各部の構成を
順次詳細に説明する。 〔１〕 位相角データ発生回路１ 第２図において、キースイツチ回路７は鍵盤６
（第１図）の各キーに各々対応して設けられた、
キーと同数のキースイツチから構成される。キー
アサイナ８は、パラメータ発生回路３から供給さ
れる信号Ｍ／Ｐが“１”信号であるか“０”信号
であるかに応じて次の動作を行なう。 (a) 信号Ｍ／Ｐが“０”信号の場合（複音モード
の場合）。 まず、キースイツチ回路７の各キースイツチ
の出力を走査することにより、現在押下されて
いるキーを検出する。次いで、検出した各キー
の音高に対応するキーコードKCを８個のチヤ
ンネル（第０チヤンネル〜第７チヤンネル）の
いずれかにそれぞれ割当て、各チヤンネルに割
当てたキーコードKCを各チヤンネルに対応す
るタイムスロツトTS（第６図ハ）において出力
する。また、各チヤンネルに割当てたキーコー
ドKCに対応するキーの押鍵あるいは離鍵を示
すキーオン信号KONを、各チヤンネルに対応
するタイムスロツトTSにおいて出力する。こ
の場合、キーが押下されている時は、キーオン
信号KONが“１”信号となり、また、離鍵さ
れている時はキーオン信号KONが“０”信号
となる。また、キーコードKCは押下キーのオ
クターブ音域を示す３ビツトのオクターブコー
ドおよび音名を示す４ビツトのノートコードの
計７ビツトにより構成される。 (b) 信号Ｍ／Ｐが“１”信号の場合（単音モード
の場合）。 キースイツチ回路７の各キースイツチの出力
を走査することにより、現在押下されているキ
ーを検出し、次いで、検出した各キーの中から
最高音キーを選択し、この最高音キーのキーコ
ードKCを連続的に出力する。また、最高音キ
ーが押下された時点以後、キーオン信号KON
（“１”信号）を連続的に出力し、同キーが離鍵
された時、キーオン信号KONを“０”とする。 また、このキーアサイナ８は、上記(a)，(b)いず
れの場合においても、キーオン信号KONの立上
りにおいて、軸の短かいキーオンパルスKONP
を出力する。 キータツチセンサ９は、鍵盤６におけるキーの
押された速度、圧力あるいは深さ等のキータツチ
を検出するもので、その出力はアナログ／デイジ
タル変換回路（以下、ADCと略称する）１０に
よつてデイジタルデータに変換され、レジスタ１
１へ供給される。なお、キータツチセンサ９はこ
の実施例では鍵盤６の全キーに対し共通に設けら
れるものであるが、所定鍵域毎あるいは各キー毎
に設けるようにしてもよい。また各キー毎にキー
タツチを検出する場合、タツチセンサ９の代わり
にキースイツチ回路７の各キースイツチの出力か
ら押下キーの押下速度を検出することも可能であ
る。ただし、この場合、各キーの各々に対応し
て、動作タイミングの異なる２個のキースイツチ
を設けることが必要となる。レジスタ１１は。そ
のロード端子ＬにキーオンパルスKONPが供給
されると、ADC１０の出力を読込み、タツチデ
ータTDとして出力する。従つて、レジスタ１１
からは鍵盤６において新たにキーが押下される毎
にその時のキータツチに対応したタツチデータが
出力される。効果データ発生回路１３はビブラー
ト効果、グライド効果等のピツチ変調効果を楽音
に付与するための対数形式の効果データPDを発
生するもので、その出力は加算器１４のＡ入力端
へ供給される。 加算器１４は15ビツトの加算器であり、第２図
に符号Ａで示すように、そのＢ入力端の上位７ビ
ツトにはキーコードKCが入力され、また、Ｂ入
力端の下位８ビツトにはキーコードKCの下位２
ビツトが繰返し入力される。これにより、加算器
１４のＢ入力端へ、キーコードKCによつて表わ
されたキーの楽音周波数に比例する数値（周波数
ナンパＦと称す）を対数形式で表わしたデータ
IogFが入力されることになる。なお、この理由
については、この発明の要旨でないため説明を省
略するが、特開昭55−142397号公報に詳しく説明
されている。そして、加算器１４は効果データ
PDとデータIogFとを加算し、この加算結果を加
算器１５のＡ入力端へ供給する。この加算器１５
のＢ入力端には、パラメータ発生回路３（第１
図）からパラメータP1が供給されている。この
パラメータP1は楽音のピツチをオクターブ単位
で変更するためのパラメータであり、オクターブ
単位のピツチ変更の必要がない場合はP1＝０で
あるが、例えばピツコロの楽音のように、ピツチ
をオクターブ単位で上げる必要がある場合には、
オクターブ変更量に対応したデータがパラメータ
P1として供給される。なお、このパラメータP1
も対数形式のデータである。そして、加算器１５
は加算器１４の出力にパラメータP1を加算し、
この加算結果を加算器１６のＡ入力端へ供給す
る。この加算器１６のＢ入力端には、パラメータ
P2は前述の各楽音信号系列（複音モードでは２
系列、単音モードでは４系列）における楽音信号
間のピツチをわずかに換えるためのものである。
すなわち、例えばピアノの中音域は通常１キー当
り３本の弦が設けられ、これらの弦を１個のハン
マでたたくことにより楽音を発生するようになつ
ているが、この場合、３本の弦のピツチは全く同
一ではなくわずかに異なつている。パラメータ
P2はこのようなわずかなピツチずれを各系列の
楽音信号間に与えることにより、発生する楽音を
より自然楽器の楽音に近ずけようとするものであ
る。なお、このパラメータP2も対数形式のデー
タである。そして、加算器１６は加算器１５の出
力にパラメータP2を加算し、この加算結果を対
数−リニア変換テーブル１７へアドレス信号とし
て出力する。対数−リニア変換テーブル１７は加
算器１６から供給される対数データをリニアデー
タに変換するROM（リードオンリメモリ）であ
り、加算器１６の出力がアドレス信号として供給
されると、同アドレス信号によつて指定される番
地内に記憶されているリニアデータが読出され、
加算器１８のＡ入力端へ供給される。この加算器
１８のＢ入力端にはピツチスケーラ１９の出力が
供給されている。 これら加算器１８およびピツチスケーラ１９
は、楽音信号に、キーによつて異なるピツチずれ
をつけるためのものである。例えば、ピアノの調
律においては、各キーの音を全て理論通りの周波
数に設定するのではなく、高音部においては、ピ
ツチを理論値よりもわずかに高音側へずらし、ま
た、低音部においては、理論値よりもわずかに低
音側へずらす。加算器１８およびピツチスケーラ
１９は、これと同様のことを行なうものである。
すなわち、ピツチスケーラ１９はROMであり、
予め各音色（トーン）毎に、各キーに対応するピ
ツチ変更データが記憶されている。そして、パラ
メータP3によつて音色が指定され、キーコード
KCによつてキーが指定されると、その音色およ
びキーに対応するピツチ変更データがピツチスケ
ーラ１９から読出され、加算器１８のＢ入力端へ
供給される。なお、ピツチ変更データは、例えば
連続する３キー毎あるいは６キー毎のように複数
のキーに対して１データを用意してもよい。加算
器１８は対数−リニア変換テーブル１７の出力と
ピツチスケーラ１９の出力とを加算し、この加算
結果をシフタ２０へデータωpとして出力する。
シフタ２０はデータωp（２進数データ）をパラメ
ータP4によつて指定されるビツト数だけ上位ビ
ツト方向（又は下位ビツト方向）へシフトするも
ので、これによりデータωnまたはωc（前記第(1)式
参照）が作成され、加算器２１のＡ入力端へ供給
される。なお、２進数データωpを１ビツト、２
ビツト、３ビツト……上位ビツト方向へシフトす
るということは、実質的にはデータωpを２倍、
４倍、８倍……することを意味する。 加算器２１とシフトレジスタ２２は実質的に32
個のアキユムレータと同一の働きをする。すなわ
ち、加算器２１の出力は32ステージのシフトレジ
スタ２２の入力端へ供給され、シフトレジスタ２
２の出力が加算器２１のＢ入力端へ供給される。
また、シフトレジスタ２２はクロツクパルスφに
よつて駆動される。 以上の構成において、シフタ２０の出力データ
（ωnまたはωc）は第６図に示す各タイムスロツト
TS＜０＞〜＜31＞毎にそれぞれ独立して累算さ
れる。すなわち、タイムスロツトTS＜０＞にお
いてはシフトレジスタ２２からは32タイムスロツ
ト前（１フレームFR前）の前回のタイムスロツ
トTS＜０＞における加算器２１の加算出力デー
タが出力されており、この前回の加算出力データ
に対しシフタ２０の出力データが加算器２１にお
いて新たに加算される。この新たな加算出力デー
タはシフトレジスタ２２に入力されて32タイムス
ロツト分遅延され次のタイムスロツトTS＜０＞
において再び加算器２１でシフタ２０の出力デー
タと加算される。以後、同様にしてタイムスロツ
トTS＜０＞になる毎に上述の加算動作が繰返さ
れて累算が行なわれる。他のタイムスロツトTS
＜１＞〜＜31＞においても同様にしてシフタ２０
の出力データの累算動作が実行される。そして、
シフトレジスタ２２から各タイムスロツトTS＜
０＞〜＜31＞毎に出力されるシフタ２０の出力デ
ータ（ωnまたはωc）の累算値は位相角データωn
ｔまたはωcｔ（第(1)式参照）として、楽音信号形
成回路２へ出力される。 なお、シフトレジスタ２２における上記累算値
がオーバーフローした場合は、その残値から再び
累算が行なわれる。すなわち、累算値（位相角デ
ータωnｔまたはωcｔ）の変化は鋸歯状波となり、
また、その周波数はシフタ２０の出力データに比
例する。 また、タイムスロツトＴ＜０＞〜＜15＞におい
ては、シフトレジスタ２２から位相角データωn
ｔが出力され、タイムスロツトTS＜16＞〜＜31
＞においては位相角データωcｔが出力される。 〔２〕 パラメータ発生回路３ 第４図において、音色設定部２７は楽音の音色
を設定するもので、複音モード用のトーンスイツ
チ群２８Ａおよび単音モード用のトーンスイツチ
群２８Ｂから構成される。そして。トーンスイツ
チ群２８Ａのいずれかのトーンスイツチが押下さ
れた場合は、複音モードにおける音色が指定さ
れ、また、トーンスイツチ群２８Ｂのいずれかの
トーンスイツチが押下された場合は、単音モード
における音色が指定される。 トーンスイツチ回路２９は、音色設定部２７の
各トーンスイツチの出力を走査することにより、
現在押下されているトーンスイツチを検出し、検
出したトーンスイツチの中から予め定められてい
る優先順位が最も上位のものを選択し、この選択
したトーンスイツチに対応するトーンコード
TCDを出力する。この場合、トーンコードTCD
を出力する。この場合、トーンコードTCDは複
音モード用のトーンスイツチ２８Ａを示すときは
その最上位ビツト（MSB）が“０”となり、一
方単音モード用のトーンスイツチ２８Ｂを示すと
きはその最上位ビツトが“１”となるようにその
内容が設定されている。従つて、トーンコード
TCDの最上位ビツトが単音／複音モードを指定
する信号Ｍ／Ｐとして使用される。トーンパラメ
ータバンク３０は、楽音信号形成に必要な各種パ
ラメータを、音色設定部２７で設定可能な各音色
に対応して記憶しているもので、トーンコード
TCDがアドレス信号として供給されると、同ト
ーンコードTCDに対応するパラメータが読出さ
れ、パラメータレジスタ３１，３２および第５図
に示すパラメータレジスタ３３へ各々供給され
る。この場合、レジスタ３１には、各タイムスロ
ツトTS＜０＞〜＜31＞において変化しないパラ
メータ、すなわち、前述すたパラメータP1が供
給され、レジスタ３２には、前述したパラメータ
P2〜P4および後述するパラメータP5〜P7が供給
され、また、レジスタ３３には、振幅データＡ(t)
および変調指数データ(t)（第（）式参照）を
作成するために必要なパラメータが供給され、そ
して、これらのパラメータがレジスタ３〜３３
に各々記憶される。 パラメータレジスタ３２は第７図に示すように
８個のレジスタ３２ａ〜３２ｈから構成される。
そして、レジスタ３２ａには第６図ニに示すタイ
ムスロツトTS＜イ1＞〜＜チ1＞（すなわち、タイ
ムスロツトTS＜０＞〜＜７＞）に於いて用いら
れるパラメータP2〜P7（複音モードの場合）、ま
たは第６図ホに示すタイムスロツトTS＜ア1＞に
おいて用いられるパラメータP2〜P7（単音モード
の場合）が各々記憶され、同様に、他のレジスタ
３２ｂ〜３２ｈにも各々図に示すタイムスロツト
TSにおいて用いられるパラメータP2〜P7が記憶
される。なお、レジスタ３２ｃ，３２ｄ，３２
ｇ，３２ｈは複音モードにおいては用いられな
い。また、各レジスタ３２ａ〜３２ｈには各々、
図の最上部に示すようにアドレス「０」〜「７」
が設定されており、読出し回路３５から読出しア
ドレス信号RADが供給されると、同アドレス信
号RADに対応するレジスタ３２ａ〜３２ｈ内の
各パラメータP2〜P7が読出され、回路各部へ出
力される。 読出し回路３５はクロツクパルスφをカウント
する32進のカウンタと。、このカウンタのカウン
ト出力をコード変換して、読出しアドレス信号
RADとして出力する変換回路とから構成される。
そして、変換回路はカウンタのカウント出力
「０」〜「31」を各々、信号Ｍ／Ｐが“１”であ
るか“０”であるかに応じて第１表の様に変換す
る。なお、この第１表において×印は回路上使用
されない領域を示す。
楽音信号を形成する電子楽器に関する。 「従来技術およびその問題点」 周波数変調方式等の演算方式により楽音信号を
形成する電子楽器は、従来のフイルタ方式あるい
は波形メモリ方式の電子楽器に比較し、より多彩
な音色の楽音信号が形成できる反面、複雑な楽音
形成演算を実行する場合、あるいは同時に複数の
楽音信号を形成する場合には、演算装置が複数に
なつたり、演算処理スピードの高速化が要求され
たりする問題がある。 「発明の目的」 この発明は、上述の点に鑑みなされたもので、
演算方式により楽音信号を形成するようにした電
子楽器において、簡単な構成でかつ比較的低速な
演算スピードで、複数の楽音信号を形成できるよ
うにするとともに種々の演算式を利用可能にする
ことを目的とするものである。この目的に加え、
さらに、第１発明は単音／複音の両モードによつ
て使用できる電子楽器を提供すること、また、第
２発明は多種類の変化に富んだ音色形成を可能と
する電子楽器を提供することを目的としている。 「問題点を解決するための手段」 第１発明は次の各要件からなるものである。 (a) 少なくとも第１の演算式に基づく第１の楽音
形成演算と第２の演算式に基づく第２の楽音形
成演算を実行することにより１つの楽音信号を
形成するようにした電子楽器において、 (b) 単音を発生するか、複音を発生するかを指示
する単音／複音指示手段と、 (c) 周期的に繰返す複数の時分割楽音演算タイム
スロツトに対して発生すべき楽音信号の形成を
それぞれ割当て、前記各タイムスロツトにおい
て形成すべき楽音信号を示すキー情報を各タイ
ムスロツトに同期して発生するキー情報発生手
段であつて、前記単音／複音指示手段によつて
単音の発生が指示された場合は、前記各タイム
スロツトにおいて同一のキーに対応する楽音信
号を形成するように同一のキー情報を各タイム
スロツトに同期して発生し、前記単音／複音指
示手段によつて複音の発生が指示された場合
は、前記各タイムスロツトにおいて異なるキー
に対応する複数の楽音信号を形成するように複
数のキー情報を各タイムスロツトに同期して発
生するキー情報発生手段と、 (d) 前記各タイムスロツトが一巡して繰返す周期
の少なくとも２周期を１単位として各タイムス
ロツト毎に前記キー情報発生手段から発生され
るキー情報に対応する楽音信号を形成する演算
手段であつて、第１の周期における各タイムス
ロツトでは前記第１の演算式に基づいて第１の
楽音形成演算を行い、この演算結果を前記各タ
イムスロツトが一巡する１周期の間保持して次
の第２の周期の各タイムスロツトではこの第１
の演算結果を用いて前記第２の演算式に基づく
第２の楽音形成演算を行う演算手段と、 (e) 前記演算手段に対して前記第１の楽音形成演
算または前記第２の楽音形成演算を実行させる
ためのパラメータを発生するものであつて、前
記第１の周期の期間において前記第１の楽音形
成演算のための必要なパラメータを発生し、前
記第２の周期の期間において前記第２の楽音形
成演算のために必要なパラメータを発生するパ
ラメータ発生手段。 また、第２発明は次の各要件からなるものであ
る。 (a) ２以上の整数回数Ｎ回の楽音形成演算を実行
することにより１つの楽音信号を形成し、上記
楽音形成演算回数Ｎを変更するようにした電子
楽器において、 (b) 周期的に繰返す複数の時分割楽音演算タイム
スロツトに対して発生すべき楽音信号の形成を
それぞれ割当て、前記各タイムスロツトにおい
て形成すべき楽音信号を示すキー情報を各タイ
ムスロツトに同期して発生するキー情報発生手
段と、 (c) 前記各タイムスロツトが一巡して繰返す周期
のＮ周期を１単位として各タイムスロツト毎に
前記キー情報発生手段から発生されるキー情報
に対応する楽音信号を形成する演算手段であつ
て、第１の周期における各タイムスロツトでは
第１の楽音形成演算を行い、この演算結果を前
記各タイムスロツトが一巡する１周期の間保持
して次の第２の周期の各タイムスロツトではこ
の第１の演算結果を用いて第２の楽音形成演算
を行い、以下同様の過程で第Ｎまでの楽音形成
演算を行う演算手段と、 (d) 前記演算手段に対して上記楽音形成演算回数
Ｎの変更に対応して前記第１の楽音形成演算な
いし前記第Ｎの楽音形成演算を実行させるため
のパラメータを発生するものであつて、前記第
１の周期の期間において前記第１の楽音形成演
算のために必要なパラメータを発生し、前記第
２の周期の期間において前記第２の楽音形成演
算のために必要なパラメータを発生し、以下同
様にして第Ｎまでの楽音形成演算のために必要
なパラメータを発生するパラメータ発生手段。 「実施例」 以下、図面を参照しこの発明の一実施例につい
て説明する。なお、以下の説明において、“１”
信号、“０”信号とは各々２値論理レベルにおけ
る信号を指す。 第１図はこの発明による電子オルガン（電子楽
器）の構成を示すブロツク図であり、また、第２
図〜第５図は各々第１図における位相角データ発
生回路１、楽音信号形成回路２、パラメータ発生
回路３、エンベロープデータ発生回路４の詳細構
成を示すブロツク図である。この実施例による電
子楽器の概略は次の通りである。 周波数変調の一般的基本式 Ｅ(t)＝Ａ(t)sin（ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ）
……(1) を始めとして、種々の周波数変調式に基づいて
楽音信号を形成する。なお、上記(1)式における
Ｓは定数であり、回路構成上の便宜のため変調
指数をＳ・Ｉ(t)としたものである。 単音モード、複音モードの両モードがある。 ここで、単音モードとは同時に複数のキー
（鍵）が押下された場合に、最高音（最低音で
もよい）に対応するキーの楽音のみを発生する
モード、また、複音モードとは同時に複数のキ
ーが押下された場合に、押下された各キーの楽
音を全て発生するモードである。但し、この電
子オルガンの楽音発生チヤンネル数は「８」で
ある。したがつて、複音モードにおいて８個以
上のキーが同時に押下された場合、楽音発生チ
ヤンネル数を越えるキーに対応する楽音を発生
することはできない。 時分割方式により楽音信号を形成する。 すなわち、第６図イ，ロに示すように、基本
クロツクパルスψに基づいて形成されるタイム
スロツトTS＜０＞〜＜31＞の各々において別
個の処理が行なわれ、楽音信号が形成される。
なお、タイムスロツトTS＜０＞〜＜31＞はク
ロツクパルスψの32周期毎に繰返えされる。ま
た、このタイムスロツトTS＜０＞〜＜31＞か
らなる時間幅をフレームFRと称する。また、
複音モードにおいては、８つの楽音発生チヤン
ネルが第６図ハに示すように各タイムスロツト
TS＜０＞〜＜31＞に対応して時分割で繰返さ
れ、タイムスロツトTS＜０＞，＜８＞，＜16＞，
＜24＞が第０チヤンネルの楽音信号形成に用い
られ、タイムスロツト＜７＞，＜15＞，＜23＞，
＜31＞が第７チヤンネルの楽音信号形成に用い
られる。第２チヤンネル〜第６チヤンネルにつ
いても同様である。 各キーに関する楽音信号はそれぞれ複数系列
の楽音信号を合成することにより形成される。 複音モードの場合は２系列の楽音信号を合成
することにより１つのキーに関する楽音信号が
形成され、単音モードの場合は４系列の楽音信
号を合成することにより１つのキーに関する楽
音信号が形成される。この場合、各系列の楽音
信号はそれぞれ２つのタイムスロツトを使用し
て形成される。 すなわち、複音モードにおいては、第６図ニ
に示すように、タイムスロツトTS＜イ1＞およ
び＜イ2＞（TS＜０＞および＜16＞）において
第０チヤンネルのキーに関する第１系列の楽音
信号が形成され、タイムスロツトTS＜リ1＞お
よび＜リ2＞（TS＜８＞および＜24＞）におい
て第０チヤンネルのキーに関する第２系列の楽
音信号が形成される。他の第２チヤンネル〜第
７チヤンネルのキーについても同様に、それぞ
れタイムスロツトTS＜ロ1＞および＜ロ2＞〜
＜チ1＞および＜チ2＞において第１系列の楽音
信号が形成され、タイムスロツトTS＜リ1＞お
よび＜リ2＞〜＜タ1＞および＜タ2＞において
第２系列の楽音信号が形成される。 一方、単音モードにおいては、第６図ホに示
すように、タイムスロツトTS＜ア1＞および＜
ア2＞（TS＜０＞および＜16＞）において第１
系列の楽音信号が形成され、タイムスロツト
TS＜イ1＞および＜イ2＞において第２系列の
楽音信号が形成され、タイムスロツトTS＜ウ1
＞および＜ウ2＞において第３系列の楽音信号
が形成され、さらにタイムスロツトTS＜エ1＞
および＜エ2＞において第４系列の楽音信号が
形成される。 なお、複音モードが選択された時は、パラメ
ータ発生回路３から出力される信号Ｍ／Ｐが
“０”信号となり、単音モードが選択された時
は信号Ｍ／Ｐが“１”信号となる。 以上がこの実施例における電子オルガンの概略
である。次に、この電子オルガンの各部の構成を
順次詳細に説明する。 〔１〕 位相角データ発生回路１ 第２図において、キースイツチ回路７は鍵盤６
（第１図）の各キーに各々対応して設けられた、
キーと同数のキースイツチから構成される。キー
アサイナ８は、パラメータ発生回路３から供給さ
れる信号Ｍ／Ｐが“１”信号であるか“０”信号
であるかに応じて次の動作を行なう。 (a) 信号Ｍ／Ｐが“０”信号の場合（複音モード
の場合）。 まず、キースイツチ回路７の各キースイツチ
の出力を走査することにより、現在押下されて
いるキーを検出する。次いで、検出した各キー
の音高に対応するキーコードKCを８個のチヤ
ンネル（第０チヤンネル〜第７チヤンネル）の
いずれかにそれぞれ割当て、各チヤンネルに割
当てたキーコードKCを各チヤンネルに対応す
るタイムスロツトTS（第６図ハ）において出力
する。また、各チヤンネルに割当てたキーコー
ドKCに対応するキーの押鍵あるいは離鍵を示
すキーオン信号KONを、各チヤンネルに対応
するタイムスロツトTSにおいて出力する。こ
の場合、キーが押下されている時は、キーオン
信号KONが“１”信号となり、また、離鍵さ
れている時はキーオン信号KONが“０”信号
となる。また、キーコードKCは押下キーのオ
クターブ音域を示す３ビツトのオクターブコー
ドおよび音名を示す４ビツトのノートコードの
計７ビツトにより構成される。 (b) 信号Ｍ／Ｐが“１”信号の場合（単音モード
の場合）。 キースイツチ回路７の各キースイツチの出力
を走査することにより、現在押下されているキ
ーを検出し、次いで、検出した各キーの中から
最高音キーを選択し、この最高音キーのキーコ
ードKCを連続的に出力する。また、最高音キ
ーが押下された時点以後、キーオン信号KON
（“１”信号）を連続的に出力し、同キーが離鍵
された時、キーオン信号KONを“０”とする。 また、このキーアサイナ８は、上記(a)，(b)いず
れの場合においても、キーオン信号KONの立上
りにおいて、軸の短かいキーオンパルスKONP
を出力する。 キータツチセンサ９は、鍵盤６におけるキーの
押された速度、圧力あるいは深さ等のキータツチ
を検出するもので、その出力はアナログ／デイジ
タル変換回路（以下、ADCと略称する）１０に
よつてデイジタルデータに変換され、レジスタ１
１へ供給される。なお、キータツチセンサ９はこ
の実施例では鍵盤６の全キーに対し共通に設けら
れるものであるが、所定鍵域毎あるいは各キー毎
に設けるようにしてもよい。また各キー毎にキー
タツチを検出する場合、タツチセンサ９の代わり
にキースイツチ回路７の各キースイツチの出力か
ら押下キーの押下速度を検出することも可能であ
る。ただし、この場合、各キーの各々に対応し
て、動作タイミングの異なる２個のキースイツチ
を設けることが必要となる。レジスタ１１は。そ
のロード端子ＬにキーオンパルスKONPが供給
されると、ADC１０の出力を読込み、タツチデ
ータTDとして出力する。従つて、レジスタ１１
からは鍵盤６において新たにキーが押下される毎
にその時のキータツチに対応したタツチデータが
出力される。効果データ発生回路１３はビブラー
ト効果、グライド効果等のピツチ変調効果を楽音
に付与するための対数形式の効果データPDを発
生するもので、その出力は加算器１４のＡ入力端
へ供給される。 加算器１４は15ビツトの加算器であり、第２図
に符号Ａで示すように、そのＢ入力端の上位７ビ
ツトにはキーコードKCが入力され、また、Ｂ入
力端の下位８ビツトにはキーコードKCの下位２
ビツトが繰返し入力される。これにより、加算器
１４のＢ入力端へ、キーコードKCによつて表わ
されたキーの楽音周波数に比例する数値（周波数
ナンパＦと称す）を対数形式で表わしたデータ
IogFが入力されることになる。なお、この理由
については、この発明の要旨でないため説明を省
略するが、特開昭55−142397号公報に詳しく説明
されている。そして、加算器１４は効果データ
PDとデータIogFとを加算し、この加算結果を加
算器１５のＡ入力端へ供給する。この加算器１５
のＢ入力端には、パラメータ発生回路３（第１
図）からパラメータP1が供給されている。この
パラメータP1は楽音のピツチをオクターブ単位
で変更するためのパラメータであり、オクターブ
単位のピツチ変更の必要がない場合はP1＝０で
あるが、例えばピツコロの楽音のように、ピツチ
をオクターブ単位で上げる必要がある場合には、
オクターブ変更量に対応したデータがパラメータ
P1として供給される。なお、このパラメータP1
も対数形式のデータである。そして、加算器１５
は加算器１４の出力にパラメータP1を加算し、
この加算結果を加算器１６のＡ入力端へ供給す
る。この加算器１６のＢ入力端には、パラメータ
P2は前述の各楽音信号系列（複音モードでは２
系列、単音モードでは４系列）における楽音信号
間のピツチをわずかに換えるためのものである。
すなわち、例えばピアノの中音域は通常１キー当
り３本の弦が設けられ、これらの弦を１個のハン
マでたたくことにより楽音を発生するようになつ
ているが、この場合、３本の弦のピツチは全く同
一ではなくわずかに異なつている。パラメータ
P2はこのようなわずかなピツチずれを各系列の
楽音信号間に与えることにより、発生する楽音を
より自然楽器の楽音に近ずけようとするものであ
る。なお、このパラメータP2も対数形式のデー
タである。そして、加算器１６は加算器１５の出
力にパラメータP2を加算し、この加算結果を対
数−リニア変換テーブル１７へアドレス信号とし
て出力する。対数−リニア変換テーブル１７は加
算器１６から供給される対数データをリニアデー
タに変換するROM（リードオンリメモリ）であ
り、加算器１６の出力がアドレス信号として供給
されると、同アドレス信号によつて指定される番
地内に記憶されているリニアデータが読出され、
加算器１８のＡ入力端へ供給される。この加算器
１８のＢ入力端にはピツチスケーラ１９の出力が
供給されている。 これら加算器１８およびピツチスケーラ１９
は、楽音信号に、キーによつて異なるピツチずれ
をつけるためのものである。例えば、ピアノの調
律においては、各キーの音を全て理論通りの周波
数に設定するのではなく、高音部においては、ピ
ツチを理論値よりもわずかに高音側へずらし、ま
た、低音部においては、理論値よりもわずかに低
音側へずらす。加算器１８およびピツチスケーラ
１９は、これと同様のことを行なうものである。
すなわち、ピツチスケーラ１９はROMであり、
予め各音色（トーン）毎に、各キーに対応するピ
ツチ変更データが記憶されている。そして、パラ
メータP3によつて音色が指定され、キーコード
KCによつてキーが指定されると、その音色およ
びキーに対応するピツチ変更データがピツチスケ
ーラ１９から読出され、加算器１８のＢ入力端へ
供給される。なお、ピツチ変更データは、例えば
連続する３キー毎あるいは６キー毎のように複数
のキーに対して１データを用意してもよい。加算
器１８は対数−リニア変換テーブル１７の出力と
ピツチスケーラ１９の出力とを加算し、この加算
結果をシフタ２０へデータωpとして出力する。
シフタ２０はデータωp（２進数データ）をパラメ
ータP4によつて指定されるビツト数だけ上位ビ
ツト方向（又は下位ビツト方向）へシフトするも
ので、これによりデータωnまたはωc（前記第(1)式
参照）が作成され、加算器２１のＡ入力端へ供給
される。なお、２進数データωpを１ビツト、２
ビツト、３ビツト……上位ビツト方向へシフトす
るということは、実質的にはデータωpを２倍、
４倍、８倍……することを意味する。 加算器２１とシフトレジスタ２２は実質的に32
個のアキユムレータと同一の働きをする。すなわ
ち、加算器２１の出力は32ステージのシフトレジ
スタ２２の入力端へ供給され、シフトレジスタ２
２の出力が加算器２１のＢ入力端へ供給される。
また、シフトレジスタ２２はクロツクパルスφに
よつて駆動される。 以上の構成において、シフタ２０の出力データ
（ωnまたはωc）は第６図に示す各タイムスロツト
TS＜０＞〜＜31＞毎にそれぞれ独立して累算さ
れる。すなわち、タイムスロツトTS＜０＞にお
いてはシフトレジスタ２２からは32タイムスロツ
ト前（１フレームFR前）の前回のタイムスロツ
トTS＜０＞における加算器２１の加算出力デー
タが出力されており、この前回の加算出力データ
に対しシフタ２０の出力データが加算器２１にお
いて新たに加算される。この新たな加算出力デー
タはシフトレジスタ２２に入力されて32タイムス
ロツト分遅延され次のタイムスロツトTS＜０＞
において再び加算器２１でシフタ２０の出力デー
タと加算される。以後、同様にしてタイムスロツ
トTS＜０＞になる毎に上述の加算動作が繰返さ
れて累算が行なわれる。他のタイムスロツトTS
＜１＞〜＜31＞においても同様にしてシフタ２０
の出力データの累算動作が実行される。そして、
シフトレジスタ２２から各タイムスロツトTS＜
０＞〜＜31＞毎に出力されるシフタ２０の出力デ
ータ（ωnまたはωc）の累算値は位相角データωn
ｔまたはωcｔ（第(1)式参照）として、楽音信号形
成回路２へ出力される。 なお、シフトレジスタ２２における上記累算値
がオーバーフローした場合は、その残値から再び
累算が行なわれる。すなわち、累算値（位相角デ
ータωnｔまたはωcｔ）の変化は鋸歯状波となり、
また、その周波数はシフタ２０の出力データに比
例する。 また、タイムスロツトＴ＜０＞〜＜15＞におい
ては、シフトレジスタ２２から位相角データωn
ｔが出力され、タイムスロツトTS＜16＞〜＜31
＞においては位相角データωcｔが出力される。 〔２〕 パラメータ発生回路３ 第４図において、音色設定部２７は楽音の音色
を設定するもので、複音モード用のトーンスイツ
チ群２８Ａおよび単音モード用のトーンスイツチ
群２８Ｂから構成される。そして。トーンスイツ
チ群２８Ａのいずれかのトーンスイツチが押下さ
れた場合は、複音モードにおける音色が指定さ
れ、また、トーンスイツチ群２８Ｂのいずれかの
トーンスイツチが押下された場合は、単音モード
における音色が指定される。 トーンスイツチ回路２９は、音色設定部２７の
各トーンスイツチの出力を走査することにより、
現在押下されているトーンスイツチを検出し、検
出したトーンスイツチの中から予め定められてい
る優先順位が最も上位のものを選択し、この選択
したトーンスイツチに対応するトーンコード
TCDを出力する。この場合、トーンコードTCD
を出力する。この場合、トーンコードTCDは複
音モード用のトーンスイツチ２８Ａを示すときは
その最上位ビツト（MSB）が“０”となり、一
方単音モード用のトーンスイツチ２８Ｂを示すと
きはその最上位ビツトが“１”となるようにその
内容が設定されている。従つて、トーンコード
TCDの最上位ビツトが単音／複音モードを指定
する信号Ｍ／Ｐとして使用される。トーンパラメ
ータバンク３０は、楽音信号形成に必要な各種パ
ラメータを、音色設定部２７で設定可能な各音色
に対応して記憶しているもので、トーンコード
TCDがアドレス信号として供給されると、同ト
ーンコードTCDに対応するパラメータが読出さ
れ、パラメータレジスタ３１，３２および第５図
に示すパラメータレジスタ３３へ各々供給され
る。この場合、レジスタ３１には、各タイムスロ
ツトTS＜０＞〜＜31＞において変化しないパラ
メータ、すなわち、前述すたパラメータP1が供
給され、レジスタ３２には、前述したパラメータ
P2〜P4および後述するパラメータP5〜P7が供給
され、また、レジスタ３３には、振幅データＡ(t)
および変調指数データ(t)（第（）式参照）を
作成するために必要なパラメータが供給され、そ
して、これらのパラメータがレジスタ３〜３３
に各々記憶される。 パラメータレジスタ３２は第７図に示すように
８個のレジスタ３２ａ〜３２ｈから構成される。
そして、レジスタ３２ａには第６図ニに示すタイ
ムスロツトTS＜イ1＞〜＜チ1＞（すなわち、タイ
ムスロツトTS＜０＞〜＜７＞）に於いて用いら
れるパラメータP2〜P7（複音モードの場合）、ま
たは第６図ホに示すタイムスロツトTS＜ア1＞に
おいて用いられるパラメータP2〜P7（単音モード
の場合）が各々記憶され、同様に、他のレジスタ
３２ｂ〜３２ｈにも各々図に示すタイムスロツト
TSにおいて用いられるパラメータP2〜P7が記憶
される。なお、レジスタ３２ｃ，３２ｄ，３２
ｇ，３２ｈは複音モードにおいては用いられな
い。また、各レジスタ３２ａ〜３２ｈには各々、
図の最上部に示すようにアドレス「０」〜「７」
が設定されており、読出し回路３５から読出しア
ドレス信号RADが供給されると、同アドレス信
号RADに対応するレジスタ３２ａ〜３２ｈ内の
各パラメータP2〜P7が読出され、回路各部へ出
力される。 読出し回路３５はクロツクパルスφをカウント
する32進のカウンタと。、このカウンタのカウン
ト出力をコード変換して、読出しアドレス信号
RADとして出力する変換回路とから構成される。
そして、変換回路はカウンタのカウント出力
「０」〜「31」を各々、信号Ｍ／Ｐが“１”であ
るか“０”であるかに応じて第１表の様に変換す
る。なお、この第１表において×印は回路上使用
されない領域を示す。
【表】
【表】
ここで、第１表におけるカウント出力はタイム
スロツトTS＜０＞〜＜31＞に対応する。すなわ
ち、読出し回路３５は、単音モードの場合（信号
Ｍ／Ｐ＝“１”）に、タイムスロツトTS＜０＞〜
＜３＞において読出しアドレス信号RAD「０」〜
「３」を各々出力し、また、タイムスロツトTS＜
16＞〜＜19＞において読出しアドレス信号RAD
「４」〜「７」を各々出力する。また、複音モー
ドの場合（信号Ｍ／Ｐ＝“０”）は、タイムスロツ
トTS＜０＞〜＜７＞において読出しアドレス信
号RAD「０」を出力し、タイムスロツトTS＜８
＞〜＜15＞、＜16＞〜＜23＞、＜24＞〜＜31＞にお
いて各々読出しアドレス信号RAD「２」，「４」，
「６」を出力する。 しかして、例えば単音モードにおけるタイムス
ロツトTS＜２＞においては読出しアドレス信号
RAD「２」がパラメータレジスタ３２に供給さ
れ、この結果、第７図に示すレジスタ３２ｅ内の
パラメータP2〜P7が読出される。なお、読出し
アドレス信号RADは第５図に示すパラメータレ
ジスタ３３にも供給され、同レジスタ３３の内容
の読出しにも用いられる。 〔３〕 エンベロープデータ発生回路４ 第５図に示すエンベロープデータ発生回路４
は、第８図イに示すキーオン信号KONに対し、
例えば同図ロに示すようにその値の変化する振幅
データＡ(t)1または変調指数データ(t)1を発生
し、これらの振幅データＡ(t)1または変調指数デ
ータ(t)1に各々タツチデータ回路４０の出力を
加算し、振幅データＡ(t)′または変調指数データ
(t)′として楽音信号形成回路２へ出力する回路
である。 まず、このエンベロープデータ発生回路４の動
作の概略を説明する。キーオン信号KON（“１”
信号）が位相角データ発生回路１からエンベロー
プ制御回路４１へ供給されると（キーが押鍵され
ると）、エンベロープ制御回路４１から信号ADD
が加減算回路４２へ供給される。信号ADDは加
減算回路４２へ供給されると、加減算回路４２が
以後クロツクパルスφの32周期毎に、増減分値発
生回路４３から出力される増減分値IDSをシフト
レジスタ４４の内容に累算する。この結果、シフ
トレジスタ４４の内容が順次増大する。この状態
が第８図ロに示すモードS1である。なお、シフト
レジスタ４４は初期状態においてリセツトされて
いるものとする。また、シフトレジスタ４４の内
容が上述した振幅データＡ(t)1または変調指数デ
ータＩ(t)1として出力される。 シフトレジスタ４４の内容が順次増大し、目標
値発生回路４５から出力される目標値MSに一致
すると比較器４６かた一致信号EQが出力され、
エンベロープ制御回路４１へ供給される。エンベ
ロープ制御回路４１はこの一致信号を受け、信号
ADDに代えて信号SUBを加減算回路４２へ出力
する。これにより、加減算回路４２は、以後クロ
ツクパルスφの32周期毎に、シフトレジスタ４４
の内容から増減分値IDSを順次減算し、この結
果、シフトレジスタ４４の内容が順次減少する。
この状態が第８図ロに示すモードS2である。そし
て、シフトレジスタの内容が目標値発生回路４５
から出力される目標値MSに一致すると、比較器
４６から再び一致信号EQが出力され、エンベロ
ープ制御回路４１へ供給される。以後エンベロー
プ制御回路４１から引き続いて信号SUBが出力
されるが、増減分値発生回路４３は「０」を出力
し、この結果、シフトレジスタ４４の内容が変化
しない状態となる。この状態が第８図ロに示すモ
ードS3である。次いで、キーオン信号KONが
“０”信号に立下ると（キーが離鍵されると）、エ
ンベロープ制御回路４１が更に引続いて信号
SUBを出力し、また、増減分値発生回路４３が
新たな増減分値IDS（０でない値）を出力する。
この結果、再びシフトレジスタ４４の内容から増
減分値IDSがクロツクパルスφの32周期毎に減算
され、シフトレジスタ４４の内容が順次減少す
る。この状態が第８図ロに示すモードS4である。
そして、シフトレジスタ４４の内容が目標値発生
回路４５から出力されている目標値MS（この場
合、MS＝０である）に達すると、比較器４６か
ら一致信号EQが出力され、エンベロープ制御回
路４１へ供給される。エンベロープ制御回路４１
はこの一致信号EQを受け、信号ADD，SUBを共
にオフとする。これにより、加減算回路４２から
以後０が出力され、このエンベロープデータ発生
回路４の動作が終了する。 以上がエンベロープデータ発生回路４の動作の
概略である。なお、上述した説明はクロツクパル
スφの32周期毎に表われる１タイムスロツトTS
（＜０＞〜＜31＞のいずれか）における動作であ
る。すなわち、このエンベロープ発生回路４にお
いては上述した動作が各タイムスロツトTS＜０
＞〜＜31＞において各々別個に行なわれる。した
がつて、増減分値IDS、目標値MS、信号ADD，
SUBも各タイムスロツトTS＜０＞〜＜31＞毎に
別個の（勿論同じ場合もある）の値が出力され
る。また、シフトレジスタ４４はクロツクパルス
φによつて駆動される32ステージのシフトレジス
タである。 次に、上述したエンベロープデータ発生回路４
の各部を詳細に説明する。 まず、パラメータレジスタ３３は、第９図に示
すように、８×３個のレジスタから構成され、ま
た、各レジスタには各々前述したトーンパラメー
タバンク３０から供給される増減分値パラメータ
IDPおよび目標値パラメータMPが記憶される。
なお、これらの増減分値パラメータIDPおよび目
標値パラメータMPは各々前述した増減分値IDS
および目標値MPを作るためのパラメータであ
る。そして、３個のレジスタからなるレジスタ列
３３ａには第６図ニに示すタイムスロツトTS＜
イ1＞〜＜チ1＞において用いられるパラメータ
IDPおよびMP（複音モードの場合）、または、第
６図ホに示すタイムスロツトTS＜ア1＞において
用いられるパラメータIDPおよびMP（単音モード
の場合）が記憶される。なお、このレジスタ列３
３ａの各パラメータIDP，MPは変調指数データ
Ｉ(t)1の作成に用いられる。同様に、レジスタ列
３３ｂ〜３３ｈに記憶されるパラメータIDPもよ
びMPは各々図に示すタイムスロツトTSにおい
て用いられる。また、レジスタ列３３ａ〜３３ｈ
は各々第４図に示す読出し回路３５から出力され
る読出しアドレス信号RAD「０」〜「７」によつ
て指定され、また、各レジスタ列３３ａ〜３３ｈ
における３個のレジスタはそれぞれシフトレジス
タ４７から供給されるモード信号MOS「１」、
「２」、「４」によつて指定される。例えば、読出
しアドレス信号RADとして「１」が供給され、
モード信号MOSとして「２」が供給された場合
は、図において符号Ｌにて示すレジスタ内のパラ
メータIDPおよびMPが読出され、増減分値発生
回路４３および目標値発生回路４５へ各々供給さ
れる。ここで、モード信号MOSとは第８図ロに
示す各モードS0〜S4を示す信号であり、モード信
号「０」〜「４」が各々モードS0〜S4に対応して
いる。したがつて、モードがS0，S3の場合はレジ
スタのアドレス指定が行なわれず、パラメータレ
ジスタ３３からパラメータIDPおよびMPが読出
されることはない（レジスタ３３から０が出力さ
れる）。 増減分値発生回路４３は、増減分値パラメータ
IDPを、、キーコードKC、シフトレジスタ４４の
出力（振幅データＡ(t)1または変調指数データＩ
(t)1）およびモード信号MOSに基づいて変換し、
増減分値IDSとして出力する。すなわち、まずキ
ーの音高が低い場合（キーコードKCが小の場合）
は、増減分値IDSを小とし、また、キーの音高が
高い場合（キーコードKCが大の場合）は、増減
分値IDSを大とする。これにより、モードS1、
S2，S4における傾きを、キーの音高が低い場合に
は小、高い場合には大とすることができる。ま
た、モード信号MOS「２」または「４」が供給さ
れている場合において（モードS2またはS4におい
て）、シフトレジスタ４４の出力が大の時は増減
分値IDS大とし、シフトレジスタ４４の出力が小
の時は増減分値IDSを小とする。これにより、モ
ードS2およびS4における減衰曲線を第１０図に示
すように指数関数的に変化させることができる。
なお、増減分値パラメータIDPが０の場合（モー
ドS0またはS3の場合）は増減分値IDSも０とな
る。また、上述した変換は、いずれも形成される
楽音をより自然楽器の楽音に近ずけるためであ
る。 目標値発生回路４５は目標値パラメータMPを
キーコードKCに基づいて変換し、目標値MSと
して出力する。これにより、第８図ロに示す波形
をキーコードKCに応じて（キーの音高に応じて）
変化させることができる。なお、増減分値発生回
路４３における増減分値パラメータIDPの変換は
モードS1，S2，S4における曲線の傾きをキーコー
ドKCに応じて変えるものであるが、この目標値
発生回路４５における目標値パラメータMPの変
換は、モードS1およびS2の境界点あるいはモード
S2およびS3の境界点の値をキーコードKCに応じ
て変えるものである。 シフトレジスタ４７は、前述したモード信号
MOSを、各タイムスロツトTS＜０＞〜＜31＞の
各々に対応して記憶している32ステージのシフト
レジスタである。このシフトレジスタ４７から例
えばモード信号MOS「２」が出力された場合は、
その出力に対応するタイムスロツトTSにおける
データＡ(t)1またはＩ(t)1の発生が、現在モードS2
にあることを示している。 エンベロープ制御回路４１は、まず、キーオン
信号KONが“１”信号に立上つた時点で、シフ
トレジスタ４７にモード信号MOS「１」を書き込
む。次に、比較器４６から一致信号EQが出力さ
れた時点で、シフトレジスタ４７にモード信号
MOS「２」を書込み、次に、再び比較器４６から
一致信号EQが出力された時点でシフトレジスタ
４７にモード信号MOS「３」を書込む。次に、キ
ーオン信号KONが“０”信号に立下つた時点で
シフトレジスタ４７にモード信号MOS「４」を書
込み、次に、比較器４６から一致信号EQが出力
された時点でシフトレジスタ４７にモード信号
MOS「０」を書込む。また、このエンベロープ制
御回路４１は、シフトレジスタ４７からモード信
号MOS「０」が出力された場合は、信号ADD，
SUBをいずれも出力せず、モード信号MOS「１」
が出力された場合は、信号ADDを出力し、モー
ド信号MOS「２」〜「４」が各々出力された場合
は、信号SUBを出力する。なお。制御回路４１
における上記の動作は各タイムスロツトTS＜０
＞〜＜31＞毎にそれぞれ独立して実行される。 タツチデータ回路４０は、位相角データ発生回
路１（第２図）から供給されるタツチデータTD
を、トーンパラメータレジスタ３２から供給され
るパラメータP5に基づいて変換し、加算器４９
へ出力する。なお、この変換は、タツチデータ
TDが楽音信号に与える効果を、音色毎に異なら
せるためである。加算器４９はシフトレジスタ４
４から出力される振幅データＡ(t)1また変調指数
データＩ(t)1にタツチデータ回路４０の出力を加
算し、振幅データＡ(t)′または変調指数データＩ
(t)′として楽音信号形成回路２へ出力する。 なお、このエンベロープ波形発生回路４におい
て第８図ハに示すようなエンベロープ波形（パー
カツシブ型エンベロープ波形）の振幅データＡ(t)
１または変調指数データＩ(t)1を発生させることも
可能である。この場合には、モードS3においても
増減分値発生回路４３から所定の（「０」でない）
増減分値IDSを発生させるようにすればよい。そ
して、パラメータレジスタ３３の各レジスタ列３
３ａ〜３３ｈ（第９図）におけるレジスタを１つ
追加して４個とし、この追加したレジスタをモー
ド信号S3に対応させるようにする。 〔４〕 楽音信号形成回路２ 第３図に示す楽音信号形成回路２は、位相角デ
ータ発生回路１から供給される位相角データωn
ｔ、ωcｔおよびエンベロープデータ発生回路４
から供給される振幅データＡ(t)′、変調指数デー
タＩ(t)′に基づいて、例えば前記第(1)式によつて
表わされる楽音信号GDを形成する回路である。
なお、この楽音信号形成回路２は、第(1)式に限ら
ず他の種々の周波数変調式によつて表わされる楽
音信号GDをも形成することが可能である。 まず、各構成要素から説明する。加算器５２は
位相角データωnｔまたはωcｔとシスト＆ゲート
回路５３の出力とを加算し、この加算結果を対
数・サインテーブル５４へアドレス信号として出
力する。対数・サインテーブル５４はサインカー
ブの各サンプル点瞬時値を対数形式によつて記憶
しているROMであり、加算器５２の出力がアド
レス信号として供給されると、同アドレス信号に
対応する番地内の瞬時値を加算器５５へ出力す
る。加算器５５は、対数・サインテーブル５４の
出力とシフトレジスタ７８を介して供給される振
幅データＡ(t)′または変調指数データＩ(t)′とを加
算し、対数−リニア変換テーブル５６へ出力す
る。対数−リニア変換テーブル５６は、加算器５
５から出力される対数形式のデータをリニアデー
タに変換するためのROMであり、加算器５５の
出力がアドレス信号として供給されると、同アド
レス信号に対応する番地内のリニアデータを平均
化回路５７へ出力する。なお、この実施例におい
ては、加算器５２、テーブル５４、加算器５５、
テーブル５６の回路部分における加算演算等の処
理時間としてクロツクパルスφの16周期（すなわ
ち16タイムスロツト分）に相当する時間を要する
ようになつているものとする。すなわち、あるタ
イムスロツト（TS＜０＞〜＜31＞）において加
算器５２に入力されたデータ（ωnｔまたはωcｔ
と回路５３の出力）に対応するデータが対数−リ
ニア変換テーブル５６から出力されるまでに16タ
イムスロツト分に時間がかかるもので、換言すれ
ばこの回路部分５２〜５６は16タイムスロツト分
の遅延時間を有するものである。この場合、この
回路部分５２〜５６における上記遅延時間が16タ
イムスロツト分の時間に満たないときは、全体と
して16タイムスロツト分の遅延時間となるように
所定の遅延時間をもつ遅延回路を適宜挿入すれば
よい。また、シフトレジスタ７８は加算器５２お
よび対数・サインテーブル５４における処理時間
に等しい時間だけデータＡ(t)′またはＩ(t)′を遅延
するために設けられているものであり、加算器５
２およびテーブル５４における処理に例えば６タ
イムスロツト分の時間がかかるとすればシフトレ
ジスタ７８は６ステージからなり、データＡ(t)′
またはＩ(t)′を６タイムスロツト分遅延して出力
する。これにより、加算器５５の両入力端に同一
タイムスロツトに関するデータが入力されるよう
にタイミング調整される。この場合、シフトレジ
スタ７８を省略し、その代わりにエンベロープデ
ータ発生回路４のシフトレジスタ４４（第５図）
において加算器４９に供給するデータＡ(t)1また
はＩ(t)1の取出しステージを変更するうようにし
てもよい。例えばシフトレジスタ７８が６ステー
ジであるとしたら、シフトレジスタ４４の第６ス
テージからデータＡ(t)1またはＩ(t)1を取出して加
算器４９に供給すればよい。 平均化回路５７は対数−リニア変換テーブル５
６の出力に生じるハンチング現象を防止するため
のものである。すなわち、上述した対数・サイン
テーブル５４、加算器５５、対数−リニア変換テ
ーブル５６から構成される演算ブロツク５８にお
いては、各部の動作が完全に動機しているわけで
はなく、このため、第１１図に示すハンチング現
象が対数−リニア変換テーブル５６の出力に生じ
てしまう。このハンチング現象を見ると、本来の
データの上下に、相隣り合う波形が略等しい大き
さで、交互に繰り返している。したがつて、この
ハンチング現象を除去するには、32タイムスロツ
ト前の前回の対数−リニア変換テーブル５６の出
力と、今回の同出力とを平均化すればよいことが
わかる。平均化回路５７はこの平均化によりハン
チング現象を除去するもので、対数−リニア変換
テーブル５６の出力をクロツクパルスφの32周期
（32タイムスロツト）遅延させて出力する32ステ
ージのシフトレジスタ５９と、このシフトレジス
タ５９の出力および対数−リニア変換テーブル５
６の出力を加算する加算器６０とから構成され
る。この場合、シフトレジスタ５９の出力が32タ
イムスロツト前の前回の対数−リニア変換テーブ
ル５６の出力であり、したがつて、加算器６０の
出力が前回および今回の対数−リニア変換テーブ
ル５６の出力の和となる。この和を1/2にするに
は、加算器６０の出力のうち、最下位ビツトをノ
ーコネクト（NC）とし、第２ビツト目以降をデ
ータとして用いればよく、したがつて、加算器６
０の第２ビツト目以降が次段へ出力される。 シフトレジスタ６２は、加算器６０の出力をク
ロツクパルスφの１周期または16周期遅延させて
出力する16ステージのレジスタであり、入力側か
ら数えて第１ステージの出力がセレクタ６３の入
力端子I1に供給され、第16ステージの出力がセレ
クタ６３の入力端子I16へ供給される。セレクタ
６３はパラメータ発生回路３から供給されるパラ
メータP7にしたがつて、入力端子I0、I1、I16に
各々得られるデータを択一的に出力するものであ
る。すなわち、このセレクタ６３はパラメータ
P7が「０」、「１」、「16」の場合に各々、入力端
子I0、I1、I16に得られるデータを出力し、データ
SDとしてシフト＆ゲート回路５３へ供給する。
また、このセレクタ６３はパラメータP7によつ
て入力端子I1のデータが選択された場合に、その
端子Ｑから“１”信号を出力し、シフトレジスタ
６５へ供給する。シフトレジスタ６５はセレクタ
６３の端子Ｑから出力される信号をクロツクパル
スφの31周期遅延させて出力する31ステージ・１
ビツトのシフトレジスタである。シフト＆ゲート
回路５３は、データSDをシフトするシフト回路
と、このシフト回路の出力を開閉制御するゲート
回路から構成されるもので、パラメータP6に従
つて第２表に示す動作を行なう。
スロツトTS＜０＞〜＜31＞に対応する。すなわ
ち、読出し回路３５は、単音モードの場合（信号
Ｍ／Ｐ＝“１”）に、タイムスロツトTS＜０＞〜
＜３＞において読出しアドレス信号RAD「０」〜
「３」を各々出力し、また、タイムスロツトTS＜
16＞〜＜19＞において読出しアドレス信号RAD
「４」〜「７」を各々出力する。また、複音モー
ドの場合（信号Ｍ／Ｐ＝“０”）は、タイムスロツ
トTS＜０＞〜＜７＞において読出しアドレス信
号RAD「０」を出力し、タイムスロツトTS＜８
＞〜＜15＞、＜16＞〜＜23＞、＜24＞〜＜31＞にお
いて各々読出しアドレス信号RAD「２」，「４」，
「６」を出力する。 しかして、例えば単音モードにおけるタイムス
ロツトTS＜２＞においては読出しアドレス信号
RAD「２」がパラメータレジスタ３２に供給さ
れ、この結果、第７図に示すレジスタ３２ｅ内の
パラメータP2〜P7が読出される。なお、読出し
アドレス信号RADは第５図に示すパラメータレ
ジスタ３３にも供給され、同レジスタ３３の内容
の読出しにも用いられる。 〔３〕 エンベロープデータ発生回路４ 第５図に示すエンベロープデータ発生回路４
は、第８図イに示すキーオン信号KONに対し、
例えば同図ロに示すようにその値の変化する振幅
データＡ(t)1または変調指数データ(t)1を発生
し、これらの振幅データＡ(t)1または変調指数デ
ータ(t)1に各々タツチデータ回路４０の出力を
加算し、振幅データＡ(t)′または変調指数データ
(t)′として楽音信号形成回路２へ出力する回路
である。 まず、このエンベロープデータ発生回路４の動
作の概略を説明する。キーオン信号KON（“１”
信号）が位相角データ発生回路１からエンベロー
プ制御回路４１へ供給されると（キーが押鍵され
ると）、エンベロープ制御回路４１から信号ADD
が加減算回路４２へ供給される。信号ADDは加
減算回路４２へ供給されると、加減算回路４２が
以後クロツクパルスφの32周期毎に、増減分値発
生回路４３から出力される増減分値IDSをシフト
レジスタ４４の内容に累算する。この結果、シフ
トレジスタ４４の内容が順次増大する。この状態
が第８図ロに示すモードS1である。なお、シフト
レジスタ４４は初期状態においてリセツトされて
いるものとする。また、シフトレジスタ４４の内
容が上述した振幅データＡ(t)1または変調指数デ
ータＩ(t)1として出力される。 シフトレジスタ４４の内容が順次増大し、目標
値発生回路４５から出力される目標値MSに一致
すると比較器４６かた一致信号EQが出力され、
エンベロープ制御回路４１へ供給される。エンベ
ロープ制御回路４１はこの一致信号を受け、信号
ADDに代えて信号SUBを加減算回路４２へ出力
する。これにより、加減算回路４２は、以後クロ
ツクパルスφの32周期毎に、シフトレジスタ４４
の内容から増減分値IDSを順次減算し、この結
果、シフトレジスタ４４の内容が順次減少する。
この状態が第８図ロに示すモードS2である。そし
て、シフトレジスタの内容が目標値発生回路４５
から出力される目標値MSに一致すると、比較器
４６から再び一致信号EQが出力され、エンベロ
ープ制御回路４１へ供給される。以後エンベロー
プ制御回路４１から引き続いて信号SUBが出力
されるが、増減分値発生回路４３は「０」を出力
し、この結果、シフトレジスタ４４の内容が変化
しない状態となる。この状態が第８図ロに示すモ
ードS3である。次いで、キーオン信号KONが
“０”信号に立下ると（キーが離鍵されると）、エ
ンベロープ制御回路４１が更に引続いて信号
SUBを出力し、また、増減分値発生回路４３が
新たな増減分値IDS（０でない値）を出力する。
この結果、再びシフトレジスタ４４の内容から増
減分値IDSがクロツクパルスφの32周期毎に減算
され、シフトレジスタ４４の内容が順次減少す
る。この状態が第８図ロに示すモードS4である。
そして、シフトレジスタ４４の内容が目標値発生
回路４５から出力されている目標値MS（この場
合、MS＝０である）に達すると、比較器４６か
ら一致信号EQが出力され、エンベロープ制御回
路４１へ供給される。エンベロープ制御回路４１
はこの一致信号EQを受け、信号ADD，SUBを共
にオフとする。これにより、加減算回路４２から
以後０が出力され、このエンベロープデータ発生
回路４の動作が終了する。 以上がエンベロープデータ発生回路４の動作の
概略である。なお、上述した説明はクロツクパル
スφの32周期毎に表われる１タイムスロツトTS
（＜０＞〜＜31＞のいずれか）における動作であ
る。すなわち、このエンベロープ発生回路４にお
いては上述した動作が各タイムスロツトTS＜０
＞〜＜31＞において各々別個に行なわれる。した
がつて、増減分値IDS、目標値MS、信号ADD，
SUBも各タイムスロツトTS＜０＞〜＜31＞毎に
別個の（勿論同じ場合もある）の値が出力され
る。また、シフトレジスタ４４はクロツクパルス
φによつて駆動される32ステージのシフトレジス
タである。 次に、上述したエンベロープデータ発生回路４
の各部を詳細に説明する。 まず、パラメータレジスタ３３は、第９図に示
すように、８×３個のレジスタから構成され、ま
た、各レジスタには各々前述したトーンパラメー
タバンク３０から供給される増減分値パラメータ
IDPおよび目標値パラメータMPが記憶される。
なお、これらの増減分値パラメータIDPおよび目
標値パラメータMPは各々前述した増減分値IDS
および目標値MPを作るためのパラメータであ
る。そして、３個のレジスタからなるレジスタ列
３３ａには第６図ニに示すタイムスロツトTS＜
イ1＞〜＜チ1＞において用いられるパラメータ
IDPおよびMP（複音モードの場合）、または、第
６図ホに示すタイムスロツトTS＜ア1＞において
用いられるパラメータIDPおよびMP（単音モード
の場合）が記憶される。なお、このレジスタ列３
３ａの各パラメータIDP，MPは変調指数データ
Ｉ(t)1の作成に用いられる。同様に、レジスタ列
３３ｂ〜３３ｈに記憶されるパラメータIDPもよ
びMPは各々図に示すタイムスロツトTSにおい
て用いられる。また、レジスタ列３３ａ〜３３ｈ
は各々第４図に示す読出し回路３５から出力され
る読出しアドレス信号RAD「０」〜「７」によつ
て指定され、また、各レジスタ列３３ａ〜３３ｈ
における３個のレジスタはそれぞれシフトレジス
タ４７から供給されるモード信号MOS「１」、
「２」、「４」によつて指定される。例えば、読出
しアドレス信号RADとして「１」が供給され、
モード信号MOSとして「２」が供給された場合
は、図において符号Ｌにて示すレジスタ内のパラ
メータIDPおよびMPが読出され、増減分値発生
回路４３および目標値発生回路４５へ各々供給さ
れる。ここで、モード信号MOSとは第８図ロに
示す各モードS0〜S4を示す信号であり、モード信
号「０」〜「４」が各々モードS0〜S4に対応して
いる。したがつて、モードがS0，S3の場合はレジ
スタのアドレス指定が行なわれず、パラメータレ
ジスタ３３からパラメータIDPおよびMPが読出
されることはない（レジスタ３３から０が出力さ
れる）。 増減分値発生回路４３は、増減分値パラメータ
IDPを、、キーコードKC、シフトレジスタ４４の
出力（振幅データＡ(t)1または変調指数データＩ
(t)1）およびモード信号MOSに基づいて変換し、
増減分値IDSとして出力する。すなわち、まずキ
ーの音高が低い場合（キーコードKCが小の場合）
は、増減分値IDSを小とし、また、キーの音高が
高い場合（キーコードKCが大の場合）は、増減
分値IDSを大とする。これにより、モードS1、
S2，S4における傾きを、キーの音高が低い場合に
は小、高い場合には大とすることができる。ま
た、モード信号MOS「２」または「４」が供給さ
れている場合において（モードS2またはS4におい
て）、シフトレジスタ４４の出力が大の時は増減
分値IDS大とし、シフトレジスタ４４の出力が小
の時は増減分値IDSを小とする。これにより、モ
ードS2およびS4における減衰曲線を第１０図に示
すように指数関数的に変化させることができる。
なお、増減分値パラメータIDPが０の場合（モー
ドS0またはS3の場合）は増減分値IDSも０とな
る。また、上述した変換は、いずれも形成される
楽音をより自然楽器の楽音に近ずけるためであ
る。 目標値発生回路４５は目標値パラメータMPを
キーコードKCに基づいて変換し、目標値MSと
して出力する。これにより、第８図ロに示す波形
をキーコードKCに応じて（キーの音高に応じて）
変化させることができる。なお、増減分値発生回
路４３における増減分値パラメータIDPの変換は
モードS1，S2，S4における曲線の傾きをキーコー
ドKCに応じて変えるものであるが、この目標値
発生回路４５における目標値パラメータMPの変
換は、モードS1およびS2の境界点あるいはモード
S2およびS3の境界点の値をキーコードKCに応じ
て変えるものである。 シフトレジスタ４７は、前述したモード信号
MOSを、各タイムスロツトTS＜０＞〜＜31＞の
各々に対応して記憶している32ステージのシフト
レジスタである。このシフトレジスタ４７から例
えばモード信号MOS「２」が出力された場合は、
その出力に対応するタイムスロツトTSにおける
データＡ(t)1またはＩ(t)1の発生が、現在モードS2
にあることを示している。 エンベロープ制御回路４１は、まず、キーオン
信号KONが“１”信号に立上つた時点で、シフ
トレジスタ４７にモード信号MOS「１」を書き込
む。次に、比較器４６から一致信号EQが出力さ
れた時点で、シフトレジスタ４７にモード信号
MOS「２」を書込み、次に、再び比較器４６から
一致信号EQが出力された時点でシフトレジスタ
４７にモード信号MOS「３」を書込む。次に、キ
ーオン信号KONが“０”信号に立下つた時点で
シフトレジスタ４７にモード信号MOS「４」を書
込み、次に、比較器４６から一致信号EQが出力
された時点でシフトレジスタ４７にモード信号
MOS「０」を書込む。また、このエンベロープ制
御回路４１は、シフトレジスタ４７からモード信
号MOS「０」が出力された場合は、信号ADD，
SUBをいずれも出力せず、モード信号MOS「１」
が出力された場合は、信号ADDを出力し、モー
ド信号MOS「２」〜「４」が各々出力された場合
は、信号SUBを出力する。なお。制御回路４１
における上記の動作は各タイムスロツトTS＜０
＞〜＜31＞毎にそれぞれ独立して実行される。 タツチデータ回路４０は、位相角データ発生回
路１（第２図）から供給されるタツチデータTD
を、トーンパラメータレジスタ３２から供給され
るパラメータP5に基づいて変換し、加算器４９
へ出力する。なお、この変換は、タツチデータ
TDが楽音信号に与える効果を、音色毎に異なら
せるためである。加算器４９はシフトレジスタ４
４から出力される振幅データＡ(t)1また変調指数
データＩ(t)1にタツチデータ回路４０の出力を加
算し、振幅データＡ(t)′または変調指数データＩ
(t)′として楽音信号形成回路２へ出力する。 なお、このエンベロープ波形発生回路４におい
て第８図ハに示すようなエンベロープ波形（パー
カツシブ型エンベロープ波形）の振幅データＡ(t)
１または変調指数データＩ(t)1を発生させることも
可能である。この場合には、モードS3においても
増減分値発生回路４３から所定の（「０」でない）
増減分値IDSを発生させるようにすればよい。そ
して、パラメータレジスタ３３の各レジスタ列３
３ａ〜３３ｈ（第９図）におけるレジスタを１つ
追加して４個とし、この追加したレジスタをモー
ド信号S3に対応させるようにする。 〔４〕 楽音信号形成回路２ 第３図に示す楽音信号形成回路２は、位相角デ
ータ発生回路１から供給される位相角データωn
ｔ、ωcｔおよびエンベロープデータ発生回路４
から供給される振幅データＡ(t)′、変調指数デー
タＩ(t)′に基づいて、例えば前記第(1)式によつて
表わされる楽音信号GDを形成する回路である。
なお、この楽音信号形成回路２は、第(1)式に限ら
ず他の種々の周波数変調式によつて表わされる楽
音信号GDをも形成することが可能である。 まず、各構成要素から説明する。加算器５２は
位相角データωnｔまたはωcｔとシスト＆ゲート
回路５３の出力とを加算し、この加算結果を対
数・サインテーブル５４へアドレス信号として出
力する。対数・サインテーブル５４はサインカー
ブの各サンプル点瞬時値を対数形式によつて記憶
しているROMであり、加算器５２の出力がアド
レス信号として供給されると、同アドレス信号に
対応する番地内の瞬時値を加算器５５へ出力す
る。加算器５５は、対数・サインテーブル５４の
出力とシフトレジスタ７８を介して供給される振
幅データＡ(t)′または変調指数データＩ(t)′とを加
算し、対数−リニア変換テーブル５６へ出力す
る。対数−リニア変換テーブル５６は、加算器５
５から出力される対数形式のデータをリニアデー
タに変換するためのROMであり、加算器５５の
出力がアドレス信号として供給されると、同アド
レス信号に対応する番地内のリニアデータを平均
化回路５７へ出力する。なお、この実施例におい
ては、加算器５２、テーブル５４、加算器５５、
テーブル５６の回路部分における加算演算等の処
理時間としてクロツクパルスφの16周期（すなわ
ち16タイムスロツト分）に相当する時間を要する
ようになつているものとする。すなわち、あるタ
イムスロツト（TS＜０＞〜＜31＞）において加
算器５２に入力されたデータ（ωnｔまたはωcｔ
と回路５３の出力）に対応するデータが対数−リ
ニア変換テーブル５６から出力されるまでに16タ
イムスロツト分に時間がかかるもので、換言すれ
ばこの回路部分５２〜５６は16タイムスロツト分
の遅延時間を有するものである。この場合、この
回路部分５２〜５６における上記遅延時間が16タ
イムスロツト分の時間に満たないときは、全体と
して16タイムスロツト分の遅延時間となるように
所定の遅延時間をもつ遅延回路を適宜挿入すれば
よい。また、シフトレジスタ７８は加算器５２お
よび対数・サインテーブル５４における処理時間
に等しい時間だけデータＡ(t)′またはＩ(t)′を遅延
するために設けられているものであり、加算器５
２およびテーブル５４における処理に例えば６タ
イムスロツト分の時間がかかるとすればシフトレ
ジスタ７８は６ステージからなり、データＡ(t)′
またはＩ(t)′を６タイムスロツト分遅延して出力
する。これにより、加算器５５の両入力端に同一
タイムスロツトに関するデータが入力されるよう
にタイミング調整される。この場合、シフトレジ
スタ７８を省略し、その代わりにエンベロープデ
ータ発生回路４のシフトレジスタ４４（第５図）
において加算器４９に供給するデータＡ(t)1また
はＩ(t)1の取出しステージを変更するうようにし
てもよい。例えばシフトレジスタ７８が６ステー
ジであるとしたら、シフトレジスタ４４の第６ス
テージからデータＡ(t)1またはＩ(t)1を取出して加
算器４９に供給すればよい。 平均化回路５７は対数−リニア変換テーブル５
６の出力に生じるハンチング現象を防止するため
のものである。すなわち、上述した対数・サイン
テーブル５４、加算器５５、対数−リニア変換テ
ーブル５６から構成される演算ブロツク５８にお
いては、各部の動作が完全に動機しているわけで
はなく、このため、第１１図に示すハンチング現
象が対数−リニア変換テーブル５６の出力に生じ
てしまう。このハンチング現象を見ると、本来の
データの上下に、相隣り合う波形が略等しい大き
さで、交互に繰り返している。したがつて、この
ハンチング現象を除去するには、32タイムスロツ
ト前の前回の対数−リニア変換テーブル５６の出
力と、今回の同出力とを平均化すればよいことが
わかる。平均化回路５７はこの平均化によりハン
チング現象を除去するもので、対数−リニア変換
テーブル５６の出力をクロツクパルスφの32周期
（32タイムスロツト）遅延させて出力する32ステ
ージのシフトレジスタ５９と、このシフトレジス
タ５９の出力および対数−リニア変換テーブル５
６の出力を加算する加算器６０とから構成され
る。この場合、シフトレジスタ５９の出力が32タ
イムスロツト前の前回の対数−リニア変換テーブ
ル５６の出力であり、したがつて、加算器６０の
出力が前回および今回の対数−リニア変換テーブ
ル５６の出力の和となる。この和を1/2にするに
は、加算器６０の出力のうち、最下位ビツトをノ
ーコネクト（NC）とし、第２ビツト目以降をデ
ータとして用いればよく、したがつて、加算器６
０の第２ビツト目以降が次段へ出力される。 シフトレジスタ６２は、加算器６０の出力をク
ロツクパルスφの１周期または16周期遅延させて
出力する16ステージのレジスタであり、入力側か
ら数えて第１ステージの出力がセレクタ６３の入
力端子I1に供給され、第16ステージの出力がセレ
クタ６３の入力端子I16へ供給される。セレクタ
６３はパラメータ発生回路３から供給されるパラ
メータP7にしたがつて、入力端子I0、I1、I16に
各々得られるデータを択一的に出力するものであ
る。すなわち、このセレクタ６３はパラメータ
P7が「０」、「１」、「16」の場合に各々、入力端
子I0、I1、I16に得られるデータを出力し、データ
SDとしてシフト＆ゲート回路５３へ供給する。
また、このセレクタ６３はパラメータP7によつ
て入力端子I1のデータが選択された場合に、その
端子Ｑから“１”信号を出力し、シフトレジスタ
６５へ供給する。シフトレジスタ６５はセレクタ
６３の端子Ｑから出力される信号をクロツクパル
スφの31周期遅延させて出力する31ステージ・１
ビツトのシフトレジスタである。シフト＆ゲート
回路５３は、データSDをシフトするシフト回路
と、このシフト回路の出力を開閉制御するゲート
回路から構成されるもので、パラメータP6に従
つて第２表に示す動作を行なう。
【表】
すなわち、P6＝０の時はゲート回路を閉とし、
したがつて、データ「０」を出力する。P6＝１
の時はゲート回路を開とし、また、データSDを
下位ビツト方向へ２ビツトシフトし、これによ
り、1/4・SDなるデータを出力する。P6＝２〜６
の場合も同様である。なお、例えばP6＝５の場
合は、シフト回路がデータSDを上位ビツト方向
へ２ビツトシフトする。また、第２表における乗
数1/4、1/2、１、２、４が前記第(1)式におけるＳ
の値である。 アキユームレータ６６（以下、ACCと略称す
る）はその端子ADへ累算信号Ｈ（“１”信号）が
供給されるたびに加算器６０の出力を累算するも
ので、その累算結果はレジスタ６７へ供給され、
また、その端子CLへクリア信号CCRが供給され
ると、クリアされる。レジスタ６７は、ロード信
号LDが供給されると、ACC６６の出力を読込む
レジスタであり、その出力は楽音信号GTとして
サウンドシステム６９（第１図）へ供給される。
なお、第３図において、符号７１はオアゲート、
７２〜７４はアンドゲート、７５〜７７はインバ
ータである。また、アンドゲート７２へ供給され
る信号TS０〜３はタイムスロツトTS＜０＞〜＜
３＞において“１”となる信号、信号TS０〜１
５はタイムスロツトTS＜０＞〜＜15＞において
“１”となる信号である。 次に、上述した楽音信号形成回路２のの動作
を、前記第(1)式に示す周波数変調式に基づいて楽
音信号GDを形成する場合を例にとり説明する。 (1) 複音モードの場合。 第１２図は、この場合の動作を説明するための
タイミングチヤートであり、この図において、(イ)
〜(リ)は各々次のものを示している。 (イ) タイムスロツトTS＜０＞〜＜31＞ (ロ) チヤンネルタイミング (ハ) 位相角データ発生回路１の出力 (ニ) エンベロープデータ発生回路４の出力 (ホ) パラメータ発生回路３から出力されるパラメ
ータP6 (ヘ) パラメータ発生回路３から出力されるパラメ
ータP7 (ト) アンドゲート７４から出力される累算信号Ｈ (チ) レジスタ６７へ供給されるロード信号LD (リ) ACC６６の端子CLへ供給されるクリア信号
CCR なお、この図において〜は各々第１〜第４
楽音信号系列を示している。 まず、タイムスロツトTS＜０＞において位相
角データ発生回路１から第０チヤンネルの第１楽
音信号系列に関する位相角データωnｔが出力さ
れ、加算器５２へ供給されると、同加算器５２が
位相角データωnｔとシフト＆ゲート回路５３の
出力とを加算し、対数・サインテーブル５４へ出
力する。この場合、パラメータP6＝０であるこ
とから、シフト＆ゲート回路５３の出力は「０」
であり（第２表参照）、したがつて加算器５２は
位相角データωnｔをそのまま出力する。位相角
データωnｔが対数・サインテーブル５４へ供給
されると、同テーブル５４から値log（sinωnｔ）
が読出され、加算器５５のＡ入力端に供給され
る。この時、加算器５５のＢ入力端には、シフト
レジスタ７８を介してエンベロープデータ発生回
路４からタイムスロツトTS＜０＞の変調指数デ
ータＩ(t)′が供給されている。したがつて、加算
器５５は、値 log（sinωnｔ）＋Ｉ(t)′ を出力する。ここで、 Ｉ(t)′＝logI(t) とおけば、加算器５５は log（sinωt）＋logI(t)＝log｛Ｉ(t)・sinωnｔ｝ なる値を出力することになる。そして、この値 log｛AI(t)・sinωnｔ｝ が対数−リニア変換テーブル５６へ供給されると
同５６から、値 Ｉ(t)・sinωnｔ が読出されて平均化回路４７に供給される。な
お、実際にはこのテーブル５６からＩ(t)・sinωn
ｔが続出されるには前述した回路部分５２〜５６
の遅延時間によりタイムスロツトTS＜０＞から
16タイムスロツト経過したタイムスロツトTS＜
16＞である。そして、タイムスロツトTS＜16＞
において、平均化回路５７からハンチング現象に
よる変動分が除去された値 Ｉ(t)・sinωnｔ が出力される。 ところで、前記第(1)式に基づいて楽音信号GD
を形成する場合は、パラメータP7が常時「０」
の状態にある（第２図ヘ参照）。したがつて、
タイムスロツトTS＜16＞において平均化回路５
７から出力された値 Ｉ(t)・sinωnｔ は、セレクタ６３を介してシフト＆ゲート回路５
３へ供給される。この時、シフト＆ゲート回路５
３へは、パラメータP6として「１」〜「５」の
いずれかが供給されている。）なお、いずれが供
給されるかは、音色によつて定まる。）したがつ
て、平均化回路５７から出力された値 Ｉ(t)・sinωnｔ がセレクタ６３を介してシフト＆ゲート回路５３
へ供給されると、タイムスロツトTS＜16＞にお
いて、同回路５３から、値 Ｓ・Ｉ(t)・sinωnｔ が出力され、加算器５２のＡ入力端に供給され
る。 タイムスロツトTS＜16＞において、加算器５
２のＢ入力端へは第０チヤンネルの第１楽音信号
系列に関する位相角データωcｔが供給されてい
る。したがつて加算器５２から値 ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ が出力され、対数・サインテーブル５４へ供給さ
れる。この結果、対数・サインテーブル５４から
値 log｛sin（ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ｝ が出力され、加算器５５のＡ入力端へ供給され
る。この時、加算器５５のＢ入力端へは、シフト
レジスタ７８を介してエンベロープデータ発生回
路４からタイムスロツトTS＜16＞の振幅データ
Ａ(t)′が供給されている。したがつて、加算器５
５から値 Ａ(t)′＋log｛sin（ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ）
｝ が出力される。ここで、 Ａ(t)′＝logA(t) とおけば、加算器５５から log｛Ａ(t)sin（ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ）｝ なる値が出力されることになる。そして、この値
が対数−リニアテーブル５６へ供給されると、次
のタイムスロツトTS＜０＞において、平均化回
路５７から、 Ａ(t)sin（ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ） なる値が出力される。 一方、複音モードにおいては、信号Ｍ／Ｐが
“０”信号の状態にあり、アンドゲート７３の第
１入力端へインバータ７５を介して“１”信号が
供給されている。なおこの場合、アンドゲート７
２の第１入力端へは“０”信号が供給され、した
がつてアンドゲート７２は閉状態にある。他方、
前記第(1)式に基づいて楽音信号GDを形成する場
合は、パラメータP7が常時「０」であり、した
がつて、セレクタ６３の端子Ｑから常時“０”信
号が出力されている。この結果、シフトレジスタ
６５の各ステージは全て“０”の状態にあり、し
たがつてインバータ７７の出力が常時“１”信号
となり、アンドゲート７４が常時開状態にある。
以上の結果、アンドゲート７３の第３入力端へ信
号Ｔ０〜１５が供給されると、タイムスロツト
TS＜０＞〜＜15＞において、クロツクパルスφ
を反転したクロツクパルスがアンドゲート７
３、オアゲート７１、アンドゲート７４を介し
て、累算信号ＨとしてACC６６の端子ADへ供給
される（第１２図ト参照）。 しかして、タイムスロツトTS＜０＞において
平均化回路５７から出力された値 Ａ(t)sin（ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ） は累算信号ＨによつてACC６６に累算される。 なお、上記タイムスロツトTS＜０＞において、
次の位相角データωnｔが加算器５２のＢ入力端
へ供給され、次の波形演算が開始されることは勿
論である。 以上が第０チヤンネルの第１楽音信号系列にお
ける楽音信号形成の過程である。これと同様の動
作が第０チヤンネルのチヤンネルタイミングであ
るタイムスロツトTS＜８＞および＜24＞におい
て行なわれ、これにより、第０チヤンネルの第２
系列の楽音信号が得られ、これら２系列の楽音信
号がACC６６によつて合成されることにより第
０チヤンネルに割当てられたキーに関する楽音信
号が得られる。 第１〜第７チヤンネルについても全く同様であ
る。そして、タイムスロツトTS＜15＞において
第７チヤンネルの第２系列の楽音信号がACC６
６に累算されると、この時点でACC６６に第０
〜第７チヤンネルの各第１、第２系列の全楽音信
号が累算されたことになる。この全楽音信号の累
算値はタイムスロツトTS＜16＞においてレジス
タ６７へ供給されるロード信号LD（第１２図チ）
によつてレジスタ６７へ読込まれ、楽音信号GD
として第１図に示すサウンドシステム６９へ供給
される。また、ACC６６はタイムスロツトTS＜
17＞において供給されるクリア信号CCR（１２図
リ）によつてクリアされ、次いで、次のタイムス
ロツトTS＜０＞から再び楽音信号の累算を行な
う。サウンドシステム６９へ供給さてた楽音信号
GDは同サウンドシステム６９においてアナログ
信号に変換され、楽音として発音される。 (2) 単音モードの場合 第１３図は単音モードの場合の動作を説明する
ためのタイミングチヤートであり、この図に於い
てイ〜トは各々第１２図におけるハ〜リに対応し
ている。なおこの場合、タイムスロツトTS＜４
＞〜＜15＞および＜20＞〜＜31＞は全く使用され
ない。 この単音モードの場合、タイムスロツトTS＜
０＞および＜16＞において第１系列の楽音信号が
形成され、形成された第１系列の楽音信号が次の
タイムスロツト＜０＞においてACC６６へ供給
される。同様に、タイムスロツトTS＜１＞およ
び＜17＞において第２系列の楽音信号が、タイム
スロツトTS＜２＞および＜18＞において第３系
列の楽音信号が、タイムスロツトTS＜３＞およ
び＜19＞において第４系列の楽音信号が各々形成
され、形成された各楽音信号が各々タイムスロツ
トTS＜１＞〜＜３＞においてACC６６へ供給さ
れる。なお、上記第１〜第４系列の楽音信号を形
成する過程は、上述した複音モードにおいて、第
１（または第２）系列の楽音信号を形成する場合
を全く同じである。 一方、この単音モードにおいては信号Ｍ／Ｐが
“１”信号が状態にあり、したがつて、アンドゲ
ート７３が閉状態にある一方、アンドゲート７２
の第１入力端へ“１”信号が供給される。この結
果、タイムスロツトTS＜０＞〜＜３＞において、
信号TS０〜３（“１”信号）がアンドゲート７２
の第３入力端へ供給されると、同タイムスロツト
TS＜０＞〜＜３＞においてアンドゲート７２が
開状態となり、クロツクパルスがアンドゲート
７２、オアゲート７１およびアンドゲート７４を
介して、累算信号ＨとしてACC６６の端子ADへ
供給される（第１３図ホ参照）。この結果、タイ
ムスロツトTS＜０＞〜＜３＞においてACC６６
へ供給された第１〜第４系列の楽音信号が各々、
累算信号ＨによつてACC６６に累算される。次
いで、タイムスロツトTS＜４＞においてロード
信号LDがレジスタ６７へ供給されると、ACC６
６の累算値が同レジスタ６７へ読込まれ、次い
で、タイムスロツトTS＜５＞において、ACC６
６の端子CLへクリア信号CCRが供給されると、
同クリア信号CCRの立上りにおいてACC６６が
クリアされる。レジスタ６７に読込まれた累算値
は楽音信号GDとしてサウンドシステム６９へ供
給され、ここでアナログ信号に変換され、楽音と
して発音される。 以上が、前記第(1)式に基づいて楽音信号GDを
形成する場合の楽音信号形成回路２の動作であ
る。ここで、上述した動作の基本動作図を第１４
図に示す。この図において、符号８１はリニアデ
ータを出力するサインテーブル、符号８２は加算
器である。また、上述した場合の楽音信号形成回
路２の動作説明図を第１５図に示す。この図にお
ける各符号は各々、第３図において同一番号が付
されている各構成要素を示している。なお、第１
４図、第１５図はいずれも１つの楽音信号系列に
おける動作を示している。 次に、他の周波数変調式に基づいて楽音信号
GDを形成する場合について説明する。 第１６図はその一例を示す基本動作図である。
この図に示す動作を実現するには、複音モードの
場合は第１７図ホおよびヘ、単音モードの場合は
第１８図ハおよびニに各々示すパラメータP6。
P7を、これらの図に示すタイミングにおいて第
３図のセレクタ６３およびシフト＆ゲート回路５
３へ供給すればよい。この場合の動作説明図を第
１９図に示す。 第２０図は他の一例を示す基本動作図であり、
この図に示す動作を実現するには、第２１図ホ，
ヘ（複音モードの場合）または第２２図ハ，ニ、
（単音モードの場合）に各々示すパラメータP6、
P7を、これらの図に示すタイミングにおいて第
３図のセレクタ６３およびシフト＆ゲート回路５
３へ供給すればよい。第２３図に、この場合の動
作説明図を示す。 なお、第１７図、第２１図におけるイ〜リは
各々第１２図イ〜リに対応しており、また、第１
８図、第２２図におけるイ〜トは各々第１３図に
おけるイ〜トに対応している。そして、これらの
図から、第１６図、第２０図に示す基本動作を実
現するには、単にパラメータP6、P7のみを変更
すればよいことが容易に解るであろう。このよう
に、第３図に示す楽音信号形成回路２は、パラメ
ータP6およびP7を変更するだけで、種々の周波
数変調式に基づく楽音信号を形成することができ
る。ところで、上述した例においては、いずれの
場合も１フレームFR（タイムスロツトTS＜０＞
〜＜31＞）が楽音信号形成の基本単位であり、ま
た、１つの楽音信号系列におけるタイムスロツト
TSの数が「２」であつたが、この実施例は２フ
レームFRを楽音信号形成の基本単位とし、１つ
の楽音信号系列におけるタイムスロツトTSの数
を「４」として楽音信号GDを形成することも可
能である。そして、これにより更に多彩な楽音信
号GDを形成することができる。 第２４図はこの場合の一例を示す基本動作図で
ある。この図に示す動作を実現するには、第２５
図に示すタイミングにおいて、位相角データωn
ｔ、ωcｔ、振幅データＡ(t)、変調指数データＩ
(t)、パラメータP6、P7等を第３図の対応する各
構成要素へ供給することが必要である。また、第
２６図はこの場合の動作説明図である。 なお、第２５図において符号m1。m2は各々第
２６図における位相角データωn1ｔ、ωn2ｔを示
し、符号c1、c2は各々第２６図における位相角デ
ータωc1ｔ、ωc2ｔを示し、符号Ia〜Icは各々第２
６図における変調指数データＩ(t)′ａ〜Ｉ(t)′ｃを
示し、また、符号Ａは第２６図における振幅デー
タＡ(t)を示している。 また、この２フレームFRを基本単位とする楽
音信号形成は単音モードの場合のみ行なわれ、複
音モードの場合は行なわれない。 以下、第２５図、第２６図を参照し、第２４図
に示す動作を実行する場合の楽音信号形成回路２
の動作を説明する。 まず、第２５図イに示す第１フレームFR１の
タイムスロツトTS＜０＞において、位相角デー
タωn1ｔ（同図ロ）が加算器５２のＢ入力端へ供
給されると、加算器５２から、 ωn1ｔ＋Ｙ 但し、Ｙ：シフト＆ゲート回路５３の出力なる
値が出力され、演算ブロツク５８へ供給される。
一方、同タイムスロツトTS＜０＞において、エ
ンベロープデータ発生回路４は変調指数データＩ
(t)′ａを演算ブロツク５８へ出力している（第２
５図ハ）。この結果、第１フレームFR１のタイム
スロツトTS＜16＞において、演算ブロツク５８
から、 Ｉ(t)ａ sin（ωn1ｔ＋Ｙ） なる値となり、この値にＳが乗算されて加算器５
２のＡ入力端へ供給される。このタイムスロツト
TS＜16＞においては、加算器５２のＢ入力端へ
は位相角データ ωc1ｔが供給されている。したがつて、加算器
５２から、 ωc1ｔ＋Ｓ・Ｉ（ｔ）ａ sinωn1ｔ＋Ｙ） なる値が出力され、演算ブロツク５８へ供給され
る。この時、演算ブロツク５８にはタイムスロツ
トＴ＜16＞の変調指数データＩ(t)ｂが供給されて
いる。この結果、第２フレームFR２のタイムス
ロツトTS＜０＞において、演算ブロツク５８か
ら、 Ｉ(t)ｂ sin｛ωc1ｔ＋Ｓ・Ｉ(t)ａ sin（ωn1ｔ＋
Ｙ）〕 なる値が出力される。この演算ブロツク５８から
出力された値は、シフトレジスタ６２に読込ま
れ、次のタイムスロツトTS、すなわち、第２フ
レームFR２のタイムスロツトTS＜１＞において
セレクタ６３の入力端子I1へ供給される。この第
２フレームFR２のタイムスロツトTS＜１＞にお
いてセレクタ６３へはパラメータP7＝１が供給
されており、また、シフト＆ゲート回路５３へは
パラメータP6＝１〜５が供給されている。した
がつて、セレクタ６３の入力端子I1へ供給された
値は同セレクタ６３を介してシフト＆ゲート回路
５３へ供給され、ここで、Ｓが乗算され、 Ｓ・Ｉ(t)ｂ sin｛ωc1ｔ＋Ｓ・Ｉ(t)ａ sinωn1
ｔ＋Ｙ）｝＝Ｘ ……(2) なる値として、加算器５２のＡ入力端へ供給され
る。この時、加算器５２のＢ入力端へは位相角デ
ータωn2ｔが供給されている。したがつて、演算
ブロツク５８へ、 ωn2ｔ＋Ｘ なる値が供給される。この時、演算ブロツク５８
へは第２フレームFRのタイムスロツトTS＜１＞
の変調指数データＩ(t)′ｃが供給されている。こ
の結果、第２フレームFRのタイムスロツトTS＜
17＞において、演算ブロツク５８から、 Ｉ(t)ｃ sin（ωn2ｔ＋Ｘ） なる値が出力される。ところで、このタイムスロ
ツトTS＜17＞において、セレクタ６３へはパラ
メータP7＝０が供給され、また、シフト＆ゲー
ト回路５３へはパラメータP6＝１〜５が供給さ
れている。この結果、演算ブロツク５８の出力
は、セレクタ６３を介してシフト＆ゲート回路５
３へ供給され、ここで、Ｓが乗算され、 Ｓ・Ｉ(t)ｃ sin（ωn2ｔ＋Ｘ） なる値として加算器５２のＡ入力端へ供給され
る。また、この第２フレームFR２のタイムスロ
ツトTS＜17＞においては、加算器５２のＢ入力
端へは、位相角データωc2ｔが供給されている。
したがつて、演算ブロツク５８へ、 ωc2ｔ＋Ｓ・Ｉ(t)ｃ sinωc2ｔ＋Ｘ） なる値が供給される。またこの時、演算ブロツク
５８へは第２フレームFR２のタイムスロツトTS
＜17＞の振幅データＡ(t)′が供給されている。こ
の結果、第３フレームFR３のタイムスロツトTS
＜１＞において、演算ブロツク５８から、 Ａ(t)sin｛ωc2ｔ＋Ｓ・Ｉ(t)ｃ sin（ωn2ｔ＋Ｘ）
｝ なる値が出力される。この値は同タイムスロツト
TS＜１＞において、アンドゲート７４から出力
される累算信号Ｈ（第２５図ヘ参照）によつて
ACC６６に累算される。 以上が第１楽音信号系列における楽音信号形成
演算の過程である。これと全く同様の過程が第２
楽音信号系列、すなわち、第１フレームFR１の
タイムスロツトTS＜２＞、＜18＞、第２フレーム
FR２のタイムスロツトTS＜３＞、＜19＞によつ
て行なわれ、その演算結果が第３フレームのタイ
ムスロツトTS＜３＞においてACC６６に累算さ
れる。そして、これら第１、第２楽音信号系列に
おいて形成された楽音信号の累算値が、第３フレ
ームのタイムスロツトTS＜４＞において出力さ
れるロード信号LD（第２５図ト参照）によつてレ
ジスタ６７へ読込まれ、また、第３フレームFR
のタイムスロツトTS＜５＞において出力される
クリア信号CCRによつて、ACC６６がクリアさ
れる。レジスタ６７に読込まれた累算値は楽音信
号GDとしてサウンドシスム６９へ供給され、こ
こで楽音として発音される。 このように、２フレームFRを基本単位とする
楽音信号形成においては、 Ｅ(t)＝Ａ(t)sin｛ωc2ｔ＋Ｓ・Ｉ(t)ｃ sin（ωn2
ｔ
＋Ｘ）｝ Ｘ＝Ｓ・Ｉ(t)ｂ sin｛ωc1ｔ＋Ｓ・Ｉ(t)ａ sin
（ωn1ｔ＋Ｙ）｝ ……(3) なる周波数変調式に基づいて１系列の楽音信号が
形成される。ここで、この第(3)式におけるＹは、
タイムスロツトTS＜０＞、＜２＞においてパラメ
ータP7が「16」となついていることから明らか
なように、16タイムスロツト前のタイムスロツト
TSにおける演算ブロツク５８の出力である。す
なわち、Ｙは次の様に表わすことができる。 Ｙ＝Ｉ(t)ａ sin｛ωn1ｔ＋Y1） Y1＝Ｉ(t)ａ sin｛ωn1ｔ＋Y2） Y2＝Ｉ(t)ａ sin｛ωn1ｔ＋Y3） ： ： ところで、単音モードにおいては、前述したよ
うにタイムスロツトTS＜０＞〜＜３＞において、
オアゲート７１からパルス信号が出力される。す
なわち、オアゲート７１の出力は、第２５図ヘに
おいて破線にて示すパルス信号および実線にて示
すパルス信号を共に含むものとなる。しかし、破
線によつて示すパルス信号が出力されるタイミン
グにおいては、２フレームFRを基本単位とする
楽音形成演算の場合、平均化回路５７の出力は演
算途中のデータであるので、ACC６６への累算
を禁止しなければならない。したがつて、破線で
示すパルス信号を回線上除去することが必要とな
る。このために設けられたものが、第３図におけ
るシフトレジスタ６５、インバータ７７およびア
ンドゲート７４である。 すなわち、例えば第１フレームFR１のタイム
スロツトTS＜１＞においてセレクタ６３へパラ
メータP7＝１が供給され、これにより、同タイ
ムスロツトTS＜１＞においてセレクタ６３の端
子Ｑから“１”信号が出力されると、この“１”
信号がクロツクパルスφの31周期後、すなわち、
第２フレームFR２のタイムスロツトTS＜０＞に
おいて、シフトレジスタ６５から出力される。こ
の結果、第２フレームFR２のタイムスロツトTS
＜０＞においてインバータ７７の出力が“０”信
号となり、したがつてアンドゲート７４が閉状態
となり、同タイムスロツトTS＜０＞における破
線のパルス信号（第２５図ヘ参照）が除去され
る。同様に、第１フレームFR１のタイムスロツ
トTS＜２＞においてセレクタ６３の端子Ｑから
“１”信号が出力されると、第２フレームFR２の
タイムスロツトTS＜２＞における破線のパルス
信号が除去される。 なお、第１図〜第５図に示す電子オルガンにお
いては、複音モードの場合の２系列、単音モード
の場合（２フレーム基本単位の場合を除く）に４
系列によつて１キーに対応する楽音信号を形成し
たが、楽音信号系列の数を２倍、３倍等に増やせ
ば更に多彩な楽音信号を形成することができる。
勿論、１系列のみであつてもよいことは言うまで
もない。 また、上記実施例では、楽音信号を周波数変調
式に基づいて形成するようにしたが、周波数変調
式に限らず他の楽音形成演算式を用いて楽音信号
を形成するようにしてもよい。 以上説明したように、この発明によれば、簡単
な構成でかつ比較的低速な演算スピードで、複数
の楽音信号を任意の演算式に基づき同時に形成す
ることができるという効果が得られるものであ
る。
したがつて、データ「０」を出力する。P6＝１
の時はゲート回路を開とし、また、データSDを
下位ビツト方向へ２ビツトシフトし、これによ
り、1/4・SDなるデータを出力する。P6＝２〜６
の場合も同様である。なお、例えばP6＝５の場
合は、シフト回路がデータSDを上位ビツト方向
へ２ビツトシフトする。また、第２表における乗
数1/4、1/2、１、２、４が前記第(1)式におけるＳ
の値である。 アキユームレータ６６（以下、ACCと略称す
る）はその端子ADへ累算信号Ｈ（“１”信号）が
供給されるたびに加算器６０の出力を累算するも
ので、その累算結果はレジスタ６７へ供給され、
また、その端子CLへクリア信号CCRが供給され
ると、クリアされる。レジスタ６７は、ロード信
号LDが供給されると、ACC６６の出力を読込む
レジスタであり、その出力は楽音信号GTとして
サウンドシステム６９（第１図）へ供給される。
なお、第３図において、符号７１はオアゲート、
７２〜７４はアンドゲート、７５〜７７はインバ
ータである。また、アンドゲート７２へ供給され
る信号TS０〜３はタイムスロツトTS＜０＞〜＜
３＞において“１”となる信号、信号TS０〜１
５はタイムスロツトTS＜０＞〜＜15＞において
“１”となる信号である。 次に、上述した楽音信号形成回路２のの動作
を、前記第(1)式に示す周波数変調式に基づいて楽
音信号GDを形成する場合を例にとり説明する。 (1) 複音モードの場合。 第１２図は、この場合の動作を説明するための
タイミングチヤートであり、この図において、(イ)
〜(リ)は各々次のものを示している。 (イ) タイムスロツトTS＜０＞〜＜31＞ (ロ) チヤンネルタイミング (ハ) 位相角データ発生回路１の出力 (ニ) エンベロープデータ発生回路４の出力 (ホ) パラメータ発生回路３から出力されるパラメ
ータP6 (ヘ) パラメータ発生回路３から出力されるパラメ
ータP7 (ト) アンドゲート７４から出力される累算信号Ｈ (チ) レジスタ６７へ供給されるロード信号LD (リ) ACC６６の端子CLへ供給されるクリア信号
CCR なお、この図において〜は各々第１〜第４
楽音信号系列を示している。 まず、タイムスロツトTS＜０＞において位相
角データ発生回路１から第０チヤンネルの第１楽
音信号系列に関する位相角データωnｔが出力さ
れ、加算器５２へ供給されると、同加算器５２が
位相角データωnｔとシフト＆ゲート回路５３の
出力とを加算し、対数・サインテーブル５４へ出
力する。この場合、パラメータP6＝０であるこ
とから、シフト＆ゲート回路５３の出力は「０」
であり（第２表参照）、したがつて加算器５２は
位相角データωnｔをそのまま出力する。位相角
データωnｔが対数・サインテーブル５４へ供給
されると、同テーブル５４から値log（sinωnｔ）
が読出され、加算器５５のＡ入力端に供給され
る。この時、加算器５５のＢ入力端には、シフト
レジスタ７８を介してエンベロープデータ発生回
路４からタイムスロツトTS＜０＞の変調指数デ
ータＩ(t)′が供給されている。したがつて、加算
器５５は、値 log（sinωnｔ）＋Ｉ(t)′ を出力する。ここで、 Ｉ(t)′＝logI(t) とおけば、加算器５５は log（sinωt）＋logI(t)＝log｛Ｉ(t)・sinωnｔ｝ なる値を出力することになる。そして、この値 log｛AI(t)・sinωnｔ｝ が対数−リニア変換テーブル５６へ供給されると
同５６から、値 Ｉ(t)・sinωnｔ が読出されて平均化回路４７に供給される。な
お、実際にはこのテーブル５６からＩ(t)・sinωn
ｔが続出されるには前述した回路部分５２〜５６
の遅延時間によりタイムスロツトTS＜０＞から
16タイムスロツト経過したタイムスロツトTS＜
16＞である。そして、タイムスロツトTS＜16＞
において、平均化回路５７からハンチング現象に
よる変動分が除去された値 Ｉ(t)・sinωnｔ が出力される。 ところで、前記第(1)式に基づいて楽音信号GD
を形成する場合は、パラメータP7が常時「０」
の状態にある（第２図ヘ参照）。したがつて、
タイムスロツトTS＜16＞において平均化回路５
７から出力された値 Ｉ(t)・sinωnｔ は、セレクタ６３を介してシフト＆ゲート回路５
３へ供給される。この時、シフト＆ゲート回路５
３へは、パラメータP6として「１」〜「５」の
いずれかが供給されている。）なお、いずれが供
給されるかは、音色によつて定まる。）したがつ
て、平均化回路５７から出力された値 Ｉ(t)・sinωnｔ がセレクタ６３を介してシフト＆ゲート回路５３
へ供給されると、タイムスロツトTS＜16＞にお
いて、同回路５３から、値 Ｓ・Ｉ(t)・sinωnｔ が出力され、加算器５２のＡ入力端に供給され
る。 タイムスロツトTS＜16＞において、加算器５
２のＢ入力端へは第０チヤンネルの第１楽音信号
系列に関する位相角データωcｔが供給されてい
る。したがつて加算器５２から値 ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ が出力され、対数・サインテーブル５４へ供給さ
れる。この結果、対数・サインテーブル５４から
値 log｛sin（ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ｝ が出力され、加算器５５のＡ入力端へ供給され
る。この時、加算器５５のＢ入力端へは、シフト
レジスタ７８を介してエンベロープデータ発生回
路４からタイムスロツトTS＜16＞の振幅データ
Ａ(t)′が供給されている。したがつて、加算器５
５から値 Ａ(t)′＋log｛sin（ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ）
｝ が出力される。ここで、 Ａ(t)′＝logA(t) とおけば、加算器５５から log｛Ａ(t)sin（ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ）｝ なる値が出力されることになる。そして、この値
が対数−リニアテーブル５６へ供給されると、次
のタイムスロツトTS＜０＞において、平均化回
路５７から、 Ａ(t)sin（ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ） なる値が出力される。 一方、複音モードにおいては、信号Ｍ／Ｐが
“０”信号の状態にあり、アンドゲート７３の第
１入力端へインバータ７５を介して“１”信号が
供給されている。なおこの場合、アンドゲート７
２の第１入力端へは“０”信号が供給され、した
がつてアンドゲート７２は閉状態にある。他方、
前記第(1)式に基づいて楽音信号GDを形成する場
合は、パラメータP7が常時「０」であり、した
がつて、セレクタ６３の端子Ｑから常時“０”信
号が出力されている。この結果、シフトレジスタ
６５の各ステージは全て“０”の状態にあり、し
たがつてインバータ７７の出力が常時“１”信号
となり、アンドゲート７４が常時開状態にある。
以上の結果、アンドゲート７３の第３入力端へ信
号Ｔ０〜１５が供給されると、タイムスロツト
TS＜０＞〜＜15＞において、クロツクパルスφ
を反転したクロツクパルスがアンドゲート７
３、オアゲート７１、アンドゲート７４を介し
て、累算信号ＨとしてACC６６の端子ADへ供給
される（第１２図ト参照）。 しかして、タイムスロツトTS＜０＞において
平均化回路５７から出力された値 Ａ(t)sin（ωcｔ＋Ｓ・Ｉ(t)・sinωnｔ） は累算信号ＨによつてACC６６に累算される。 なお、上記タイムスロツトTS＜０＞において、
次の位相角データωnｔが加算器５２のＢ入力端
へ供給され、次の波形演算が開始されることは勿
論である。 以上が第０チヤンネルの第１楽音信号系列にお
ける楽音信号形成の過程である。これと同様の動
作が第０チヤンネルのチヤンネルタイミングであ
るタイムスロツトTS＜８＞および＜24＞におい
て行なわれ、これにより、第０チヤンネルの第２
系列の楽音信号が得られ、これら２系列の楽音信
号がACC６６によつて合成されることにより第
０チヤンネルに割当てられたキーに関する楽音信
号が得られる。 第１〜第７チヤンネルについても全く同様であ
る。そして、タイムスロツトTS＜15＞において
第７チヤンネルの第２系列の楽音信号がACC６
６に累算されると、この時点でACC６６に第０
〜第７チヤンネルの各第１、第２系列の全楽音信
号が累算されたことになる。この全楽音信号の累
算値はタイムスロツトTS＜16＞においてレジス
タ６７へ供給されるロード信号LD（第１２図チ）
によつてレジスタ６７へ読込まれ、楽音信号GD
として第１図に示すサウンドシステム６９へ供給
される。また、ACC６６はタイムスロツトTS＜
17＞において供給されるクリア信号CCR（１２図
リ）によつてクリアされ、次いで、次のタイムス
ロツトTS＜０＞から再び楽音信号の累算を行な
う。サウンドシステム６９へ供給さてた楽音信号
GDは同サウンドシステム６９においてアナログ
信号に変換され、楽音として発音される。 (2) 単音モードの場合 第１３図は単音モードの場合の動作を説明する
ためのタイミングチヤートであり、この図に於い
てイ〜トは各々第１２図におけるハ〜リに対応し
ている。なおこの場合、タイムスロツトTS＜４
＞〜＜15＞および＜20＞〜＜31＞は全く使用され
ない。 この単音モードの場合、タイムスロツトTS＜
０＞および＜16＞において第１系列の楽音信号が
形成され、形成された第１系列の楽音信号が次の
タイムスロツト＜０＞においてACC６６へ供給
される。同様に、タイムスロツトTS＜１＞およ
び＜17＞において第２系列の楽音信号が、タイム
スロツトTS＜２＞および＜18＞において第３系
列の楽音信号が、タイムスロツトTS＜３＞およ
び＜19＞において第４系列の楽音信号が各々形成
され、形成された各楽音信号が各々タイムスロツ
トTS＜１＞〜＜３＞においてACC６６へ供給さ
れる。なお、上記第１〜第４系列の楽音信号を形
成する過程は、上述した複音モードにおいて、第
１（または第２）系列の楽音信号を形成する場合
を全く同じである。 一方、この単音モードにおいては信号Ｍ／Ｐが
“１”信号が状態にあり、したがつて、アンドゲ
ート７３が閉状態にある一方、アンドゲート７２
の第１入力端へ“１”信号が供給される。この結
果、タイムスロツトTS＜０＞〜＜３＞において、
信号TS０〜３（“１”信号）がアンドゲート７２
の第３入力端へ供給されると、同タイムスロツト
TS＜０＞〜＜３＞においてアンドゲート７２が
開状態となり、クロツクパルスがアンドゲート
７２、オアゲート７１およびアンドゲート７４を
介して、累算信号ＨとしてACC６６の端子ADへ
供給される（第１３図ホ参照）。この結果、タイ
ムスロツトTS＜０＞〜＜３＞においてACC６６
へ供給された第１〜第４系列の楽音信号が各々、
累算信号ＨによつてACC６６に累算される。次
いで、タイムスロツトTS＜４＞においてロード
信号LDがレジスタ６７へ供給されると、ACC６
６の累算値が同レジスタ６７へ読込まれ、次い
で、タイムスロツトTS＜５＞において、ACC６
６の端子CLへクリア信号CCRが供給されると、
同クリア信号CCRの立上りにおいてACC６６が
クリアされる。レジスタ６７に読込まれた累算値
は楽音信号GDとしてサウンドシステム６９へ供
給され、ここでアナログ信号に変換され、楽音と
して発音される。 以上が、前記第(1)式に基づいて楽音信号GDを
形成する場合の楽音信号形成回路２の動作であ
る。ここで、上述した動作の基本動作図を第１４
図に示す。この図において、符号８１はリニアデ
ータを出力するサインテーブル、符号８２は加算
器である。また、上述した場合の楽音信号形成回
路２の動作説明図を第１５図に示す。この図にお
ける各符号は各々、第３図において同一番号が付
されている各構成要素を示している。なお、第１
４図、第１５図はいずれも１つの楽音信号系列に
おける動作を示している。 次に、他の周波数変調式に基づいて楽音信号
GDを形成する場合について説明する。 第１６図はその一例を示す基本動作図である。
この図に示す動作を実現するには、複音モードの
場合は第１７図ホおよびヘ、単音モードの場合は
第１８図ハおよびニに各々示すパラメータP6。
P7を、これらの図に示すタイミングにおいて第
３図のセレクタ６３およびシフト＆ゲート回路５
３へ供給すればよい。この場合の動作説明図を第
１９図に示す。 第２０図は他の一例を示す基本動作図であり、
この図に示す動作を実現するには、第２１図ホ，
ヘ（複音モードの場合）または第２２図ハ，ニ、
（単音モードの場合）に各々示すパラメータP6、
P7を、これらの図に示すタイミングにおいて第
３図のセレクタ６３およびシフト＆ゲート回路５
３へ供給すればよい。第２３図に、この場合の動
作説明図を示す。 なお、第１７図、第２１図におけるイ〜リは
各々第１２図イ〜リに対応しており、また、第１
８図、第２２図におけるイ〜トは各々第１３図に
おけるイ〜トに対応している。そして、これらの
図から、第１６図、第２０図に示す基本動作を実
現するには、単にパラメータP6、P7のみを変更
すればよいことが容易に解るであろう。このよう
に、第３図に示す楽音信号形成回路２は、パラメ
ータP6およびP7を変更するだけで、種々の周波
数変調式に基づく楽音信号を形成することができ
る。ところで、上述した例においては、いずれの
場合も１フレームFR（タイムスロツトTS＜０＞
〜＜31＞）が楽音信号形成の基本単位であり、ま
た、１つの楽音信号系列におけるタイムスロツト
TSの数が「２」であつたが、この実施例は２フ
レームFRを楽音信号形成の基本単位とし、１つ
の楽音信号系列におけるタイムスロツトTSの数
を「４」として楽音信号GDを形成することも可
能である。そして、これにより更に多彩な楽音信
号GDを形成することができる。 第２４図はこの場合の一例を示す基本動作図で
ある。この図に示す動作を実現するには、第２５
図に示すタイミングにおいて、位相角データωn
ｔ、ωcｔ、振幅データＡ(t)、変調指数データＩ
(t)、パラメータP6、P7等を第３図の対応する各
構成要素へ供給することが必要である。また、第
２６図はこの場合の動作説明図である。 なお、第２５図において符号m1。m2は各々第
２６図における位相角データωn1ｔ、ωn2ｔを示
し、符号c1、c2は各々第２６図における位相角デ
ータωc1ｔ、ωc2ｔを示し、符号Ia〜Icは各々第２
６図における変調指数データＩ(t)′ａ〜Ｉ(t)′ｃを
示し、また、符号Ａは第２６図における振幅デー
タＡ(t)を示している。 また、この２フレームFRを基本単位とする楽
音信号形成は単音モードの場合のみ行なわれ、複
音モードの場合は行なわれない。 以下、第２５図、第２６図を参照し、第２４図
に示す動作を実行する場合の楽音信号形成回路２
の動作を説明する。 まず、第２５図イに示す第１フレームFR１の
タイムスロツトTS＜０＞において、位相角デー
タωn1ｔ（同図ロ）が加算器５２のＢ入力端へ供
給されると、加算器５２から、 ωn1ｔ＋Ｙ 但し、Ｙ：シフト＆ゲート回路５３の出力なる
値が出力され、演算ブロツク５８へ供給される。
一方、同タイムスロツトTS＜０＞において、エ
ンベロープデータ発生回路４は変調指数データＩ
(t)′ａを演算ブロツク５８へ出力している（第２
５図ハ）。この結果、第１フレームFR１のタイム
スロツトTS＜16＞において、演算ブロツク５８
から、 Ｉ(t)ａ sin（ωn1ｔ＋Ｙ） なる値となり、この値にＳが乗算されて加算器５
２のＡ入力端へ供給される。このタイムスロツト
TS＜16＞においては、加算器５２のＢ入力端へ
は位相角データ ωc1ｔが供給されている。したがつて、加算器
５２から、 ωc1ｔ＋Ｓ・Ｉ（ｔ）ａ sinωn1ｔ＋Ｙ） なる値が出力され、演算ブロツク５８へ供給され
る。この時、演算ブロツク５８にはタイムスロツ
トＴ＜16＞の変調指数データＩ(t)ｂが供給されて
いる。この結果、第２フレームFR２のタイムス
ロツトTS＜０＞において、演算ブロツク５８か
ら、 Ｉ(t)ｂ sin｛ωc1ｔ＋Ｓ・Ｉ(t)ａ sin（ωn1ｔ＋
Ｙ）〕 なる値が出力される。この演算ブロツク５８から
出力された値は、シフトレジスタ６２に読込ま
れ、次のタイムスロツトTS、すなわち、第２フ
レームFR２のタイムスロツトTS＜１＞において
セレクタ６３の入力端子I1へ供給される。この第
２フレームFR２のタイムスロツトTS＜１＞にお
いてセレクタ６３へはパラメータP7＝１が供給
されており、また、シフト＆ゲート回路５３へは
パラメータP6＝１〜５が供給されている。した
がつて、セレクタ６３の入力端子I1へ供給された
値は同セレクタ６３を介してシフト＆ゲート回路
５３へ供給され、ここで、Ｓが乗算され、 Ｓ・Ｉ(t)ｂ sin｛ωc1ｔ＋Ｓ・Ｉ(t)ａ sinωn1
ｔ＋Ｙ）｝＝Ｘ ……(2) なる値として、加算器５２のＡ入力端へ供給され
る。この時、加算器５２のＢ入力端へは位相角デ
ータωn2ｔが供給されている。したがつて、演算
ブロツク５８へ、 ωn2ｔ＋Ｘ なる値が供給される。この時、演算ブロツク５８
へは第２フレームFRのタイムスロツトTS＜１＞
の変調指数データＩ(t)′ｃが供給されている。こ
の結果、第２フレームFRのタイムスロツトTS＜
17＞において、演算ブロツク５８から、 Ｉ(t)ｃ sin（ωn2ｔ＋Ｘ） なる値が出力される。ところで、このタイムスロ
ツトTS＜17＞において、セレクタ６３へはパラ
メータP7＝０が供給され、また、シフト＆ゲー
ト回路５３へはパラメータP6＝１〜５が供給さ
れている。この結果、演算ブロツク５８の出力
は、セレクタ６３を介してシフト＆ゲート回路５
３へ供給され、ここで、Ｓが乗算され、 Ｓ・Ｉ(t)ｃ sin（ωn2ｔ＋Ｘ） なる値として加算器５２のＡ入力端へ供給され
る。また、この第２フレームFR２のタイムスロ
ツトTS＜17＞においては、加算器５２のＢ入力
端へは、位相角データωc2ｔが供給されている。
したがつて、演算ブロツク５８へ、 ωc2ｔ＋Ｓ・Ｉ(t)ｃ sinωc2ｔ＋Ｘ） なる値が供給される。またこの時、演算ブロツク
５８へは第２フレームFR２のタイムスロツトTS
＜17＞の振幅データＡ(t)′が供給されている。こ
の結果、第３フレームFR３のタイムスロツトTS
＜１＞において、演算ブロツク５８から、 Ａ(t)sin｛ωc2ｔ＋Ｓ・Ｉ(t)ｃ sin（ωn2ｔ＋Ｘ）
｝ なる値が出力される。この値は同タイムスロツト
TS＜１＞において、アンドゲート７４から出力
される累算信号Ｈ（第２５図ヘ参照）によつて
ACC６６に累算される。 以上が第１楽音信号系列における楽音信号形成
演算の過程である。これと全く同様の過程が第２
楽音信号系列、すなわち、第１フレームFR１の
タイムスロツトTS＜２＞、＜18＞、第２フレーム
FR２のタイムスロツトTS＜３＞、＜19＞によつ
て行なわれ、その演算結果が第３フレームのタイ
ムスロツトTS＜３＞においてACC６６に累算さ
れる。そして、これら第１、第２楽音信号系列に
おいて形成された楽音信号の累算値が、第３フレ
ームのタイムスロツトTS＜４＞において出力さ
れるロード信号LD（第２５図ト参照）によつてレ
ジスタ６７へ読込まれ、また、第３フレームFR
のタイムスロツトTS＜５＞において出力される
クリア信号CCRによつて、ACC６６がクリアさ
れる。レジスタ６７に読込まれた累算値は楽音信
号GDとしてサウンドシスム６９へ供給され、こ
こで楽音として発音される。 このように、２フレームFRを基本単位とする
楽音信号形成においては、 Ｅ(t)＝Ａ(t)sin｛ωc2ｔ＋Ｓ・Ｉ(t)ｃ sin（ωn2
ｔ
＋Ｘ）｝ Ｘ＝Ｓ・Ｉ(t)ｂ sin｛ωc1ｔ＋Ｓ・Ｉ(t)ａ sin
（ωn1ｔ＋Ｙ）｝ ……(3) なる周波数変調式に基づいて１系列の楽音信号が
形成される。ここで、この第(3)式におけるＹは、
タイムスロツトTS＜０＞、＜２＞においてパラメ
ータP7が「16」となついていることから明らか
なように、16タイムスロツト前のタイムスロツト
TSにおける演算ブロツク５８の出力である。す
なわち、Ｙは次の様に表わすことができる。 Ｙ＝Ｉ(t)ａ sin｛ωn1ｔ＋Y1） Y1＝Ｉ(t)ａ sin｛ωn1ｔ＋Y2） Y2＝Ｉ(t)ａ sin｛ωn1ｔ＋Y3） ： ： ところで、単音モードにおいては、前述したよ
うにタイムスロツトTS＜０＞〜＜３＞において、
オアゲート７１からパルス信号が出力される。す
なわち、オアゲート７１の出力は、第２５図ヘに
おいて破線にて示すパルス信号および実線にて示
すパルス信号を共に含むものとなる。しかし、破
線によつて示すパルス信号が出力されるタイミン
グにおいては、２フレームFRを基本単位とする
楽音形成演算の場合、平均化回路５７の出力は演
算途中のデータであるので、ACC６６への累算
を禁止しなければならない。したがつて、破線で
示すパルス信号を回線上除去することが必要とな
る。このために設けられたものが、第３図におけ
るシフトレジスタ６５、インバータ７７およびア
ンドゲート７４である。 すなわち、例えば第１フレームFR１のタイム
スロツトTS＜１＞においてセレクタ６３へパラ
メータP7＝１が供給され、これにより、同タイ
ムスロツトTS＜１＞においてセレクタ６３の端
子Ｑから“１”信号が出力されると、この“１”
信号がクロツクパルスφの31周期後、すなわち、
第２フレームFR２のタイムスロツトTS＜０＞に
おいて、シフトレジスタ６５から出力される。こ
の結果、第２フレームFR２のタイムスロツトTS
＜０＞においてインバータ７７の出力が“０”信
号となり、したがつてアンドゲート７４が閉状態
となり、同タイムスロツトTS＜０＞における破
線のパルス信号（第２５図ヘ参照）が除去され
る。同様に、第１フレームFR１のタイムスロツ
トTS＜２＞においてセレクタ６３の端子Ｑから
“１”信号が出力されると、第２フレームFR２の
タイムスロツトTS＜２＞における破線のパルス
信号が除去される。 なお、第１図〜第５図に示す電子オルガンにお
いては、複音モードの場合の２系列、単音モード
の場合（２フレーム基本単位の場合を除く）に４
系列によつて１キーに対応する楽音信号を形成し
たが、楽音信号系列の数を２倍、３倍等に増やせ
ば更に多彩な楽音信号を形成することができる。
勿論、１系列のみであつてもよいことは言うまで
もない。 また、上記実施例では、楽音信号を周波数変調
式に基づいて形成するようにしたが、周波数変調
式に限らず他の楽音形成演算式を用いて楽音信号
を形成するようにしてもよい。 以上説明したように、この発明によれば、簡単
な構成でかつ比較的低速な演算スピードで、複数
の楽音信号を任意の演算式に基づき同時に形成す
ることができるという効果が得られるものであ
る。
第１図はこの発明の一実施例による電子オルガ
ンの全体構成を示すブロツク図、第２図〜第５図
は各々、同電子オルガンにおける位相角データ発
生回路１、楽音信号形成回路２、パラメータ発生
回路３、エンベロープデータ発生回路４の詳細を
示すブロツク図、第６図イ〜ホは、タイムスロツ
トTS、チヤンネルタイミング、楽音信号系列を
説明するためのタイミングチヤート、第７図は第
４図におけるパラメータレジスタ３２の記憶内容
を説明するための図、第８図イはキーオン信号
KONを示す図、同図ロ，ハは振幅データＡ(t)1お
よび変調指数データＩ(t)1の変化を示す波形図、
第９図は第５図に示すパラメータデレジスタ３３
の記憶内容を説明するための図、第１０図は第５
図に示す増減分値発生回路４３の動作を説明する
ための図、第１１図は第３図に示す平均化回路５
７の動作を説明するための図、第１２図〜第１５
図は各々第１の周波数変調式に基づいて楽音信号
を形成する場合における楽音信号形成回路２の動
作を説明する場合における楽音信号形成回路２の
動作を説明するための図であり、第１２図は複音
モードの場合のタイミングチヤート、第１３図は
単音モードの場合のタイミングチヤート、第１４
図は基本動作図、第１５図は動作説明図、第１６
〜第１９図は各々第２の周波数変調式に基づいて
楽音信号を形成する場合における楽音信号形成回
路２の動作を説明するための図であり、第１６図
は基本動作図、第１７図は複音モードの場合のタ
イミングチヤート、第１８図は単音モードの場合
のタイミングチヤート、第１９図は動作説明図、
第２０図〜第２３図は第３の周波数変調式に基づ
いて楽音信号を形成する場合における楽音信号形
成回路２の動作を説明するための図であり、第２
０図は基本動作図、第２１図は複音モードの場合
のタイミンギチヤート、第２２図は単音モードの
場合のタイミングチヤート、第２３図は動作説明
図、第２４〜第２６図は第４の周波数変調式に基
づいて楽音信号を形成する場合における楽音信号
形成回路２の動作を説明するための図であり、第
２４図は基本動作図、第２５図はタイミングチヤ
ート、第２６図は動作説明図である。 １……位相角データ発生回路、２……楽音信号
形成回路、３……パラメータ発生回路、２７……
音色設定部、TS……タイムスロツト。
ンの全体構成を示すブロツク図、第２図〜第５図
は各々、同電子オルガンにおける位相角データ発
生回路１、楽音信号形成回路２、パラメータ発生
回路３、エンベロープデータ発生回路４の詳細を
示すブロツク図、第６図イ〜ホは、タイムスロツ
トTS、チヤンネルタイミング、楽音信号系列を
説明するためのタイミングチヤート、第７図は第
４図におけるパラメータレジスタ３２の記憶内容
を説明するための図、第８図イはキーオン信号
KONを示す図、同図ロ，ハは振幅データＡ(t)1お
よび変調指数データＩ(t)1の変化を示す波形図、
第９図は第５図に示すパラメータデレジスタ３３
の記憶内容を説明するための図、第１０図は第５
図に示す増減分値発生回路４３の動作を説明する
ための図、第１１図は第３図に示す平均化回路５
７の動作を説明するための図、第１２図〜第１５
図は各々第１の周波数変調式に基づいて楽音信号
を形成する場合における楽音信号形成回路２の動
作を説明する場合における楽音信号形成回路２の
動作を説明するための図であり、第１２図は複音
モードの場合のタイミングチヤート、第１３図は
単音モードの場合のタイミングチヤート、第１４
図は基本動作図、第１５図は動作説明図、第１６
〜第１９図は各々第２の周波数変調式に基づいて
楽音信号を形成する場合における楽音信号形成回
路２の動作を説明するための図であり、第１６図
は基本動作図、第１７図は複音モードの場合のタ
イミングチヤート、第１８図は単音モードの場合
のタイミングチヤート、第１９図は動作説明図、
第２０図〜第２３図は第３の周波数変調式に基づ
いて楽音信号を形成する場合における楽音信号形
成回路２の動作を説明するための図であり、第２
０図は基本動作図、第２１図は複音モードの場合
のタイミンギチヤート、第２２図は単音モードの
場合のタイミングチヤート、第２３図は動作説明
図、第２４〜第２６図は第４の周波数変調式に基
づいて楽音信号を形成する場合における楽音信号
形成回路２の動作を説明するための図であり、第
２４図は基本動作図、第２５図はタイミングチヤ
ート、第２６図は動作説明図である。 １……位相角データ発生回路、２……楽音信号
形成回路、３……パラメータ発生回路、２７……
音色設定部、TS……タイムスロツト。
Claims (1)
- 【特許請求の範囲】 １ (a) 少なくとも第１の演算式に基づく第１の
楽音形成演算と第２の演算式に基づく第２の楽
音形成演算を実行することにより１つの楽音信
号を形成するようにした電子楽器において、 (b) 単音を発生するか、複音を発生するかを指示
する単音／複音指示手段と、 (c) 周期的に繰返す複数の時分割楽音演算タイム
スロツトに対して発生すべき楽音信号の形成を
それぞれ割当て、前記各タイムスロツトにおい
て形成すべき楽音信号を示すキー情報を各タイ
ムスロツトに同期して発生するキー情報発生手
段であつて、 前記単音／複音指示手段によつて単音の発生
が指示された場合は、前記各タイムスロツトに
おいて同一のキーに対応する楽音信号を形成す
るように同一のキー情報を各タイムスロツトに
同期して発生し、 前記単音／複音指示手段によつて複音の発生
が指示された場合は、前記各タイムスロツトに
おいて異なるキーに対応する複数の楽音信号を
形成するように複数のキー情報を各タイムスロ
ツトに同期して発生するキー情報発生手段と、 (d) 前記各タイムスロツトが一巡して繰返す周期
の少なくとも２周期を１単位として各タイムス
ロツト毎に前記キー情報発生手段から発生され
るキー情報に対応する楽音信号を形成する演算
手段であつて、第１の周期における各タイムス
ロツトでは前記第１の演算式に基づいて第１の
楽音形成演算を行い、この演算結果を前記各タ
イムスロツトが一巡する１周期の間保持して次
の第２の周期の各タイムスロツトではこの第１
の演算結果を用いて前記第２の演算式に基づく
第２の楽音形成演算を行う演算手段と、 (e) 前記演算手段に対して前記第１の楽音形成演
算または前記第２の楽音形成演算を実行させる
ためのパラメータを発生するものであつて、前
記第１の周期の期間において前記第１の楽音形
成演算のために必要なパラメータを発生し、前
記第２の周期の期間において前記第２の楽音形
成演算のために必要なパラメータを発生するパ
ラメータ発生手段と、を具備してなる電子楽
器。 ２ (a) ２以上の整数回数Ｎ回の楽音形成演算を
実行することにより１つの楽音信号を形成し、
上記楽音形成演算回数Ｎを変更するようにした
電子楽器において、 (b) 周期的に繰返す複数の時分割楽音演算タイム
スロツトに対して発生すべき楽音信号の形成を
それぞれ割当て、前記各タイムスロツトにおい
て形成すべき楽音信号を示すキー情報を各タイ
ムスロツトに同期して発生するキー情報発生手
段と、 (c) 前記各タイムスロツトが一巡して繰返す周期
のＮ周期を１単位として各タイムスロツト毎に
前記キー情報発生手段から発生されるキー情報
に対応する楽音信号を形成する演算手段であつ
て、第１の周期における各タイムスロツトでは
第１の楽音形成演算を行い、この演算結果を前
記各タイムスロツトが一巡する１周期の間保持
して次の第２の周期の各タイムスロツトではこ
の第１の演算結果を用いて第２の楽音形成演算
を行い、以下同様の過程で第Ｎまでの楽音形成
演算を行う演算手段と、 (d) 前記演算手段に対して上記楽音形成演算回数
Ｎの変更に対応して前記第１の楽音形成演算な
いし前記第Ｎの楽音形成演算を実行さるための
パラメータを発生するものであつて、前記第１
の周期の期間において前記第１の楽音形成演算
のために必要なパラメータを発生し、前記第２
の周期の期間において前記第２の楽音形成演算
のために必要なパラメータを発生し、以下同様
にして第Ｎまでの楽音形成演算のために必要な
パラメータを発生するパラメータ発生手段と、 を具備してなる電子楽器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63142596A JPH01138591A (ja) | 1988-06-09 | 1988-06-09 | 電子楽器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63142596A JPH01138591A (ja) | 1988-06-09 | 1988-06-09 | 電子楽器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56164443A Division JPS5865492A (ja) | 1981-10-15 | 1981-10-15 | 電子楽器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01138591A JPH01138591A (ja) | 1989-05-31 |
| JPH0512720B2 true JPH0512720B2 (ja) | 1993-02-18 |
Family
ID=15318983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63142596A Granted JPH01138591A (ja) | 1988-06-09 | 1988-06-09 | 電子楽器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01138591A (ja) |
-
1988
- 1988-06-09 JP JP63142596A patent/JPH01138591A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01138591A (ja) | 1989-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6412399B2 (ja) | ||
| JP2571911B2 (ja) | 楽音信号発生装置 | |
| US4256004A (en) | Electronic musical instrument of the harmonic synthesis type | |
| JPH0119594B2 (ja) | ||
| US4785706A (en) | Apparatus for generating a musical tone signal with tone color variations independent of tone pitch | |
| JPH0412476B2 (ja) | ||
| JPS6151793B2 (ja) | ||
| US4920851A (en) | Automatic musical tone generating apparatus for generating musical tones with slur effect | |
| EP0167847B1 (en) | Tone signal generation device | |
| EP0235538B1 (en) | Waveform generator for electronic musical instrument | |
| US4890527A (en) | Mixing type tone signal generation device employing two channels generating tones based upon different parameter | |
| JPS6140119B2 (ja) | ||
| JP2766662B2 (ja) | 楽音発生装置の波形データ読み出し装置及び波形データ読み出し方法 | |
| US5254805A (en) | Electronic musical instrument capable of adding musical effect to musical tones | |
| JPS6227718B2 (ja) | ||
| JPS6330638B2 (ja) | ||
| US4709611A (en) | Electronic musical instrument for generating a natural musical tone | |
| US5022304A (en) | Musical tone signal generating apparatus | |
| JPH0125079B2 (ja) | ||
| JPH02203394A (ja) | 電子楽器の楽音周波数変調装置 | |
| JPH01138591A (ja) | 電子楽器 | |
| JP3062569B2 (ja) | 電子楽器の楽音周波数変調装置 | |
| JP2621234B2 (ja) | 電子楽器の制御信号発生装置 | |
| JPS6352399B2 (ja) | ||
| JP2606459B2 (ja) | 電子楽器のタッチレスポンス装置 |