JPH05127899A - 並列処理計算機および並列処理用の要素プロセサ - Google Patents
並列処理計算機および並列処理用の要素プロセサInfo
- Publication number
- JPH05127899A JPH05127899A JP3286078A JP28607891A JPH05127899A JP H05127899 A JPH05127899 A JP H05127899A JP 3286078 A JP3286078 A JP 3286078A JP 28607891 A JP28607891 A JP 28607891A JP H05127899 A JPH05127899 A JP H05127899A
- Authority
- JP
- Japan
- Prior art keywords
- condition signal
- row
- column
- parallel processing
- element processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 2
- 101100136063 Mycobacterium tuberculosis (strain ATCC 25618 / H37Rv) PE11 gene Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【構成】 複数の要素プロセサＰＥ１１−ＰＥｎｍがｍ
行×ｎ列のトーラスメッシュネットワーク１２を構成す
る。各行方向の要素プロセサに行条件信号を供給するｍ
本の行条件信号線Ｌ１−Ｌｍと各列方向の要素プロセサ
に列条件信号を供給するｎ本の列条件信号線Ｓ１−Ｓｎ
とを設け、アクティブにする行条件信号線と列条件信号
線との組み合わせによって、任意の要素プロセサまたは
要素プロセサ群を特定の状態に設定する。 【効果】 少ない制御線数で、全要素プロセサのうちの
任意の要素プロセサまたは要素プロセサ群のみを特定の
状態に設定できる。
行×ｎ列のトーラスメッシュネットワーク１２を構成す
る。各行方向の要素プロセサに行条件信号を供給するｍ
本の行条件信号線Ｌ１−Ｌｍと各列方向の要素プロセサ
に列条件信号を供給するｎ本の列条件信号線Ｓ１−Ｓｎ
とを設け、アクティブにする行条件信号線と列条件信号
線との組み合わせによって、任意の要素プロセサまたは
要素プロセサ群を特定の状態に設定する。 【効果】 少ない制御線数で、全要素プロセサのうちの
任意の要素プロセサまたは要素プロセサ群のみを特定の
状態に設定できる。
Description
【０００１】
【産業上の利用分野】この発明は、並列処理計算機およ
び並列処理用の要素プロセサに関し、特にたとえば複数
の要素プロセサをたとえば行列に結合して構成される、
並列処理計算機およびそれに用いられる要素プロセサに
関する。
び並列処理用の要素プロセサに関し、特にたとえば複数
の要素プロセサをたとえば行列に結合して構成される、
並列処理計算機およびそれに用いられる要素プロセサに
関する。
【０００２】
【従来の技術】この種の並列処理計算機では、そのシス
テムを初期化状態へ移行するときや休止状態へ移行する
ときなど、特定の状態に移行させるには、従来、全要素
プロセサに共通の１つの信号を供給して、全要素プロセ
サを一斉に特定の状態に移行させていた。
テムを初期化状態へ移行するときや休止状態へ移行する
ときなど、特定の状態に移行させるには、従来、全要素
プロセサに共通の１つの信号を供給して、全要素プロセ
サを一斉に特定の状態に移行させていた。
【０００３】たとえば、１９８６年１０月にインモス社
から発行されたトランスピュータリファレンスマニュア
ルの第４２頁に、図面を用いてシステムの初期化および
休止状態へ移行するための手段が開示されている。そこ
には、Ｔ４として表されたインモス社が販売する並列処
理用要素プロセサであるトランスピュータ（ＩＭＳ−Ｔ
４１４）が４個接続された並列処理計算機の例が示され
ている。この従来例では、４個の要素プロセサを一斉に
初期化するためのリセット信号（Ｒｅｓｅｔ）が４個の
要素プロセサに共通に供給され、また、４個の要素プロ
セサを一斉に休止状態に移行させるためのアナライズ信
号（Ａｎａｌｙｓｅ）が４個の要素プロセサに共通に供
給される。
から発行されたトランスピュータリファレンスマニュア
ルの第４２頁に、図面を用いてシステムの初期化および
休止状態へ移行するための手段が開示されている。そこ
には、Ｔ４として表されたインモス社が販売する並列処
理用要素プロセサであるトランスピュータ（ＩＭＳ−Ｔ
４１４）が４個接続された並列処理計算機の例が示され
ている。この従来例では、４個の要素プロセサを一斉に
初期化するためのリセット信号（Ｒｅｓｅｔ）が４個の
要素プロセサに共通に供給され、また、４個の要素プロ
セサを一斉に休止状態に移行させるためのアナライズ信
号（Ａｎａｌｙｓｅ）が４個の要素プロセサに共通に供
給される。
【０００４】
【発明が解決しようとする課題】近年の並列処理計算機
では、各々の要素プロセサに異なった処理を分担させ、
全体で１まとまりの処理を遂行させる処理形態が増加し
ている。また、要素プロセサ数の増加に伴い、全要素プ
ロセサのうちの或る要素プロセサ群を１人の使用者が使
用し、別の要素プロセサ群を別の使用者が使用するマル
チユーザの使用環境が必要になる。したがって、並列処
理計算機を初期化状態などの特定の状態に移行させる際
に、全要素プロセサの状態を一斉に変化させるだけでな
く、任意の要素プロセサまたは一群の要素プロセサのみ
の状態を変化させる柔軟な方針が必要になる。また、要
素プロセサは一般に通信制御回路，演算回路などから構
成され、並列処理計算機のハードウェアまたはソフトウ
ェアのデバック時において、要素プロセサ全体を初期化
するような単純な機能だけではなく、たとえば通信制御
回路のみを初期化するなどの柔軟な手段が必要になる。
では、各々の要素プロセサに異なった処理を分担させ、
全体で１まとまりの処理を遂行させる処理形態が増加し
ている。また、要素プロセサ数の増加に伴い、全要素プ
ロセサのうちの或る要素プロセサ群を１人の使用者が使
用し、別の要素プロセサ群を別の使用者が使用するマル
チユーザの使用環境が必要になる。したがって、並列処
理計算機を初期化状態などの特定の状態に移行させる際
に、全要素プロセサの状態を一斉に変化させるだけでな
く、任意の要素プロセサまたは一群の要素プロセサのみ
の状態を変化させる柔軟な方針が必要になる。また、要
素プロセサは一般に通信制御回路，演算回路などから構
成され、並列処理計算機のハードウェアまたはソフトウ
ェアのデバック時において、要素プロセサ全体を初期化
するような単純な機能だけではなく、たとえば通信制御
回路のみを初期化するなどの柔軟な手段が必要になる。
【０００５】しかし、従来の並列処理計算機では、この
ような柔軟な状態設定は行われておらず、任意の要素プ
ロセサまたは要素プロセサ群のみの状態を変化させる柔
軟な状態設定を実現するには、特定の状態設定のために
少なくともプロセサ数と同じ数の制御入力線が必要にな
る。したがって、数千台ないし数万台、さらにそれ以上
の要素プロセサ数を有する並列処理計算機においては、
制御入力線の数が膨大となり、配線量の極端な増加によ
りハードウェアの実現が困難になるという問題点があっ
た。
ような柔軟な状態設定は行われておらず、任意の要素プ
ロセサまたは要素プロセサ群のみの状態を変化させる柔
軟な状態設定を実現するには、特定の状態設定のために
少なくともプロセサ数と同じ数の制御入力線が必要にな
る。したがって、数千台ないし数万台、さらにそれ以上
の要素プロセサ数を有する並列処理計算機においては、
制御入力線の数が膨大となり、配線量の極端な増加によ
りハードウェアの実現が困難になるという問題点があっ
た。
【０００６】それゆえに、この発明の主たる目的は、よ
り少ない制御線数で、任意の要素プロセサを特定の状態
に設定することができる、並列処理計算機および並列処
理用の要素プロセサを提供することである。この発明の
他の目的は、任意の要素プロセサに含まれる任意の部分
回路、たとえば通信制御回路または演算回路のみを特定
の状態に設定できる、並列処理計算機および並列処理用
の要素プロセサを提供することである。
り少ない制御線数で、任意の要素プロセサを特定の状態
に設定することができる、並列処理計算機および並列処
理用の要素プロセサを提供することである。この発明の
他の目的は、任意の要素プロセサに含まれる任意の部分
回路、たとえば通信制御回路または演算回路のみを特定
の状態に設定できる、並列処理計算機および並列処理用
の要素プロセサを提供することである。
【０００７】
【課題を解決するための手段】この発明は、複数の要素
プロセサが結合された並列処理計算機であって、複数の
要素プロセサの一部を含む第１群の要素プロセサに対し
て共通の第１の条件信号線、第１群の要素プロセサに含
まれる少なくとも１つの要素プロセサを含む第２群の要
素プロセサに対して共通の第２の条件信号線、および第
１および第２の条件信号線の信号に応じて各要素プロセ
サに特定の制御信号を与える信号付与手段を備える、並
列処理計算機である。
プロセサが結合された並列処理計算機であって、複数の
要素プロセサの一部を含む第１群の要素プロセサに対し
て共通の第１の条件信号線、第１群の要素プロセサに含
まれる少なくとも１つの要素プロセサを含む第２群の要
素プロセサに対して共通の第２の条件信号線、および第
１および第２の条件信号線の信号に応じて各要素プロセ
サに特定の制御信号を与える信号付与手段を備える、並
列処理計算機である。
【０００８】
【作用】たとえば、複数の要素プロセサがｍ行×ｎ列の
行列状に配置されている場合には、ｍ本の行条件信号線
とｎ本の列条件信号線とが合計（ｍ＋ｎ）本準備され
る。これらの行条件信号線と列条件信号線からそれぞれ
与えられる行条件信号と列条件信号とが特定の条件を満
たすことによって、信号付与手段が該当の要素プロセサ
または要素プロセサ群を特定の状態に設定する。
行列状に配置されている場合には、ｍ本の行条件信号線
とｎ本の列条件信号線とが合計（ｍ＋ｎ）本準備され
る。これらの行条件信号線と列条件信号線からそれぞれ
与えられる行条件信号と列条件信号とが特定の条件を満
たすことによって、信号付与手段が該当の要素プロセサ
または要素プロセサ群を特定の状態に設定する。
【０００９】また、各要素プロセサがさらにたとえば２
k 個の部分回路を含み、それらのうちの任意の部分回路
を特定の状態に設定したい場合には、さらにｋ本の回路
選択線が追加される。そして、ｋ本の回路選択線に２進
数の信号を与えることによって任意の要素プロセサ内の
該当の部分回路が特定の状態に設定される。したがっ
て、ｍ×ｎの行列配置された各要素プロセサが２k 個の
部分回路を含む場合であっても、合計（ｍ＋ｎ＋ｋ）本
の行条件信号線，列条件信号線および回路選択線を備え
るだけで足りる。
k 個の部分回路を含み、それらのうちの任意の部分回路
を特定の状態に設定したい場合には、さらにｋ本の回路
選択線が追加される。そして、ｋ本の回路選択線に２進
数の信号を与えることによって任意の要素プロセサ内の
該当の部分回路が特定の状態に設定される。したがっ
て、ｍ×ｎの行列配置された各要素プロセサが２k 個の
部分回路を含む場合であっても、合計（ｍ＋ｎ＋ｋ）本
の行条件信号線，列条件信号線および回路選択線を備え
るだけで足りる。
【００１０】
【発明の効果】この発明によれば、全要素プロセサのう
ちの任意の要素プロセサまたは要素プロセサ群を、全要
素プロセサ数より大幅に少ない制御線数によって容易か
つ柔軟に特定の状態に設定することができる。また、回
路選択線を追加することによって、要素プロセサの任意
の部分回路を特定の状態に設定することもできる。
ちの任意の要素プロセサまたは要素プロセサ群を、全要
素プロセサ数より大幅に少ない制御線数によって容易か
つ柔軟に特定の状態に設定することができる。また、回
路選択線を追加することによって、要素プロセサの任意
の部分回路を特定の状態に設定することもできる。
【００１１】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【００１２】
【実施例】図１を参照して、この実施例の並列処理計算
機１０は要素プロセサのネットワーク１２を含む。ネッ
トワーク１２はメッシュ配列された多数の要素プロセサ
ＰＥ１１−ＰＥｎｍを含む。要素プロセサＰＥ１１−Ｐ
Ｅｎｍの各々は、具体的には、図２に示すように、他の
要素プロセサとの通信を行いつつプログラムを解釈実行
するための通信・実行ユニット１４、要素プロセサ間通
信のために用いられる入出力ポートＡ，Ｂ，Ｃおよび
Ｄ、初期化条件を規定するための行端子１６および列端
子１８、行端子１６からの行条件信号と列端子１８から
の列条件信号とに応じて通信・実行ユニット１４に与え
る初期化信号を生成するためのアンドゲート２０を含
む。各要素プロセサＰＥ１１−ＰＥｎｍは、与えられる
行条件信号および列条件信号が双方ともアクティブとな
るときに限り、アンドゲート２０からの信号に応じて初
期化される。
機１０は要素プロセサのネットワーク１２を含む。ネッ
トワーク１２はメッシュ配列された多数の要素プロセサ
ＰＥ１１−ＰＥｎｍを含む。要素プロセサＰＥ１１−Ｐ
Ｅｎｍの各々は、具体的には、図２に示すように、他の
要素プロセサとの通信を行いつつプログラムを解釈実行
するための通信・実行ユニット１４、要素プロセサ間通
信のために用いられる入出力ポートＡ，Ｂ，Ｃおよび
Ｄ、初期化条件を規定するための行端子１６および列端
子１８、行端子１６からの行条件信号と列端子１８から
の列条件信号とに応じて通信・実行ユニット１４に与え
る初期化信号を生成するためのアンドゲート２０を含
む。各要素プロセサＰＥ１１−ＰＥｎｍは、与えられる
行条件信号および列条件信号が双方ともアクティブとな
るときに限り、アンドゲート２０からの信号に応じて初
期化される。
【００１３】なお、ネットワーク１２上においては、要
素プロセサＰＥ１１−ＰＥｎｍはトーラスメッシュネッ
トワークとして構成される。トーラスメッシュネットワ
ークとは、多数の要素プロセサを行列状に配置し、行方
向の要素プロセサ群を互いに循環的に結合しかつ列方向
の要素プロセサ群を互いに循環的に結合する行方向通信
線および列方向通信線によって、任意の要素プロセサ間
におけるデータ通信を可能にする構成を意味する。図１
の実施例でいえば、第１行に配列されたｎ個の要素プロ
セサ群ＰＥ１１−ＰＥｎ１は行方向通信線ＲＣ１によっ
て循環的（リング状）（図示せず）に結合され、第２行
に含まれる要素プロセサ群ＰＥ１２−ＰＥｎ２は行方向
通信線ＲＣ２によって循環的に結合され、そして、第ｍ
行の要素プロセサ群ＰＥ１ｍ−ＰＥｎｍは行方向通信線
ＲＣｍによって循環的に結合される。これらの結合には
入出力ポートＢおよびＤが用いられる。さらに、第１列
に配置されたｍ個の要素プロセサ群ＰＥ１１−ＰＥ１ｍ
は列方向通信線ＣＣ１によって循環的に結合され、同様
に第ｎ列の要素プロセサ群ＰＥｎ１−ＰＥｎｍは列方向
通信線ＣＣｎによって循環的に結合される。これらの結
合には入出力ポートＡおよびＣが用いられる。また、第
１行から第ｍ行にそれぞれ位置する要素プロセサ群の行
端子１６に対応するように、ｍ本の行条件信号線Ｌ１−
Ｌｍが接続される。また、第１列から第ｎ列にそれぞれ
位置する要素プロセサ群の列端子１８に対応するよう
に、ｎ本の列条件信号線Ｓ１−Ｓｎが接続される。
素プロセサＰＥ１１−ＰＥｎｍはトーラスメッシュネッ
トワークとして構成される。トーラスメッシュネットワ
ークとは、多数の要素プロセサを行列状に配置し、行方
向の要素プロセサ群を互いに循環的に結合しかつ列方向
の要素プロセサ群を互いに循環的に結合する行方向通信
線および列方向通信線によって、任意の要素プロセサ間
におけるデータ通信を可能にする構成を意味する。図１
の実施例でいえば、第１行に配列されたｎ個の要素プロ
セサ群ＰＥ１１−ＰＥｎ１は行方向通信線ＲＣ１によっ
て循環的（リング状）（図示せず）に結合され、第２行
に含まれる要素プロセサ群ＰＥ１２−ＰＥｎ２は行方向
通信線ＲＣ２によって循環的に結合され、そして、第ｍ
行の要素プロセサ群ＰＥ１ｍ−ＰＥｎｍは行方向通信線
ＲＣｍによって循環的に結合される。これらの結合には
入出力ポートＢおよびＤが用いられる。さらに、第１列
に配置されたｍ個の要素プロセサ群ＰＥ１１−ＰＥ１ｍ
は列方向通信線ＣＣ１によって循環的に結合され、同様
に第ｎ列の要素プロセサ群ＰＥｎ１−ＰＥｎｍは列方向
通信線ＣＣｎによって循環的に結合される。これらの結
合には入出力ポートＡおよびＣが用いられる。また、第
１行から第ｍ行にそれぞれ位置する要素プロセサ群の行
端子１６に対応するように、ｍ本の行条件信号線Ｌ１−
Ｌｍが接続される。また、第１列から第ｎ列にそれぞれ
位置する要素プロセサ群の列端子１８に対応するよう
に、ｎ本の列条件信号線Ｓ１−Ｓｎが接続される。
【００１４】この実施例の並列処理計算機１０では、上
述の行条件信号線Ｌ１−Ｌｍおよび列条件信号線Ｓ１−
Ｓｎからそれぞれ与える行条件信号および列条件信号の
組み合わせによって、全要素プロセサＰＥ１１−ＰＥｎ
ｍのうちの任意の単一の要素プロセサあるいは任意の要
素プロセサ群を初期化できる。たとえば、行条件信号線
Ｌ１−Ｌｍおよび列条件信号線Ｓ１−Ｓｎのうち、各行
および各列から１つずつを選びアクティブにすることに
よって、その交点に置かれた要素プロセサのみを初期化
することができる。また、行条件信号線Ｌ１−Ｌｍおよ
び列条件信号線Ｓ１−Ｓｎのうち、複数の行と複数の列
とを適当に選択し、これらの行条件信号線および列条件
信号線を同時にアクティブにすることによって、該当す
る矩形領域に含まれる要素プロセサ群のみを初期化する
ことができる。
述の行条件信号線Ｌ１−Ｌｍおよび列条件信号線Ｓ１−
Ｓｎからそれぞれ与える行条件信号および列条件信号の
組み合わせによって、全要素プロセサＰＥ１１−ＰＥｎ
ｍのうちの任意の単一の要素プロセサあるいは任意の要
素プロセサ群を初期化できる。たとえば、行条件信号線
Ｌ１−Ｌｍおよび列条件信号線Ｓ１−Ｓｎのうち、各行
および各列から１つずつを選びアクティブにすることに
よって、その交点に置かれた要素プロセサのみを初期化
することができる。また、行条件信号線Ｌ１−Ｌｍおよ
び列条件信号線Ｓ１−Ｓｎのうち、複数の行と複数の列
とを適当に選択し、これらの行条件信号線および列条件
信号線を同時にアクティブにすることによって、該当す
る矩形領域に含まれる要素プロセサ群のみを初期化する
ことができる。
【００１５】このようにして、全要素プロセサＰＥ１１
−ＰＥｎｍの数（ｍ×ｎ個）に対して十分少ない合計
（ｍ＋ｎ本）の行条件信号線Ｌ１−Ｌｍおよび列条件信
号線Ｓ１−Ｓｎと、全要素プロセサＰＥ１１−ＰＥｎｍ
にわずかな数の行端子１６および列端子１８を設けるだ
けで、各要素プロセサを個別に初期化できる。また、図
３に示す他の実施例の並列処理計算機１０´も同様にネ
ットワーク２２を含み、ネットワーク２２は上述の実施
例と同様メッシュ配列された多数の要素プロセサＰＥ１
１−ＰＥｎｍを含む。要素プロセサＰＥ１１−ＰＥｎｍ
の各々は、具体的には図４に示すように、他の要素プロ
セサとの通信を制御するための通信ユニット２４、プロ
グラムを解釈実行するための実行ユニット２６、要素プ
ロセサ間の通信のために用いる入出力ポートＡ，Ｂ，Ｃ
およびＤ、初期化の条件を規定するための行端子１６お
よび列端子１８、初期化すべきユニットを選択するため
のユニット選択端子２８、および行端子１６からの行条
件信号，列端子１８からの列条件信号およびユニット選
択端子２８からの信号の値に応じて通信ユニット２４ま
たは実行ユニット２６に与える初期化信号を生成するた
めのアンドゲート３０および３２を含む。なお、ユニッ
ト選択端子２８とアンドゲート３２の１入力端との間に
はインバータ３４が介挿され、アンドゲート３０および
３２のうちいずれか一方のみが初期化信号を生成するよ
うに構成されている。したがって、各要素プロセサＰＥ
１１−ＰＥｎｍでは、ユニット選択端子２８からの信号
がインアクティブであり、行端子１６からの行条件信号
および列端子１８からの列条件信号がともにアクティブ
のときに限り、通信ユニット２４の初期化動作が行われ
る。一方、ユニット選択端子２８からの信号がアクティ
ブであり、行条件信号および列条件信号がともにアクテ
ィブのときに限り、実行ユニット２６の初期化動作が行
われる。
−ＰＥｎｍの数（ｍ×ｎ個）に対して十分少ない合計
（ｍ＋ｎ本）の行条件信号線Ｌ１−Ｌｍおよび列条件信
号線Ｓ１−Ｓｎと、全要素プロセサＰＥ１１−ＰＥｎｍ
にわずかな数の行端子１６および列端子１８を設けるだ
けで、各要素プロセサを個別に初期化できる。また、図
３に示す他の実施例の並列処理計算機１０´も同様にネ
ットワーク２２を含み、ネットワーク２２は上述の実施
例と同様メッシュ配列された多数の要素プロセサＰＥ１
１−ＰＥｎｍを含む。要素プロセサＰＥ１１−ＰＥｎｍ
の各々は、具体的には図４に示すように、他の要素プロ
セサとの通信を制御するための通信ユニット２４、プロ
グラムを解釈実行するための実行ユニット２６、要素プ
ロセサ間の通信のために用いる入出力ポートＡ，Ｂ，Ｃ
およびＤ、初期化の条件を規定するための行端子１６お
よび列端子１８、初期化すべきユニットを選択するため
のユニット選択端子２８、および行端子１６からの行条
件信号，列端子１８からの列条件信号およびユニット選
択端子２８からの信号の値に応じて通信ユニット２４ま
たは実行ユニット２６に与える初期化信号を生成するた
めのアンドゲート３０および３２を含む。なお、ユニッ
ト選択端子２８とアンドゲート３２の１入力端との間に
はインバータ３４が介挿され、アンドゲート３０および
３２のうちいずれか一方のみが初期化信号を生成するよ
うに構成されている。したがって、各要素プロセサＰＥ
１１−ＰＥｎｍでは、ユニット選択端子２８からの信号
がインアクティブであり、行端子１６からの行条件信号
および列端子１８からの列条件信号がともにアクティブ
のときに限り、通信ユニット２４の初期化動作が行われ
る。一方、ユニット選択端子２８からの信号がアクティ
ブであり、行条件信号および列条件信号がともにアクテ
ィブのときに限り、実行ユニット２６の初期化動作が行
われる。
【００１６】この図３に示すネットワーク２２上におい
ても、各要素プロセサＰＥ１１−ＰＥｎｍは上述の実施
例と同様トーラスメッシュネットワークとして構成さ
れ、行方向の要素プロセサは行方向通信線ＲＣ１−ＲＣ
ｍによって通信ポートＢおよびＤを接続することによっ
て互いに循環的に結合され、列方向の要素プロセサは列
方向通信線ＣＣ１−ＣＣｎによって通信ポートＡおよび
Ｃを接続することによって互いに循環的に結合される。
また、第１行から第ｍ行までの要素プロセサ群の行端子
１６には、それぞれ行条件信号線Ｌ１−Ｌｍが接続さ
れ、第１列から第ｎ列までの要素プロセサ群の列端子１
８には、それぞれ列条件信号線Ｓ１−Ｓｎが接続され
る。さらに、全要素プロセサＰＥ１１−ＰＥｎｍのユニ
ット選択端子２８には回路選択線３６が接続される。
ても、各要素プロセサＰＥ１１−ＰＥｎｍは上述の実施
例と同様トーラスメッシュネットワークとして構成さ
れ、行方向の要素プロセサは行方向通信線ＲＣ１−ＲＣ
ｍによって通信ポートＢおよびＤを接続することによっ
て互いに循環的に結合され、列方向の要素プロセサは列
方向通信線ＣＣ１−ＣＣｎによって通信ポートＡおよび
Ｃを接続することによって互いに循環的に結合される。
また、第１行から第ｍ行までの要素プロセサ群の行端子
１６には、それぞれ行条件信号線Ｌ１−Ｌｍが接続さ
れ、第１列から第ｎ列までの要素プロセサ群の列端子１
８には、それぞれ列条件信号線Ｓ１−Ｓｎが接続され
る。さらに、全要素プロセサＰＥ１１−ＰＥｎｍのユニ
ット選択端子２８には回路選択線３６が接続される。
【００１７】この図３の実施例の並列処理計算機１０´
では、全要素プロセサＰＥ１１−ＰＥｎｍのうちの任意
の単一の要素プロセサまたは任意の要素プロセサ群につ
いて、その通信ユニット２４または実行ユニット２６を
独立して初期化することができる。たとえば、ユニット
選択端子２８にインアクティブの信号を与え、全ての行
条件信号線Ｌ１−Ｌｍおよび列条件信号線Ｓ１−Ｓｎを
アクティブにすることによって、全ての要素プロセサＰ
Ｅ１１−ＰＥｎｍの通信ユニット２４のみを初期化する
ことができる。また、ユニット選択端子２８にハイレベ
ルの信号を与え、行条件信号線Ｌ１−Ｌｍおよび列条件
信号線Ｓ１−Ｓｎのうち、複数の行と複数の列とを適当
に選択しこれらの行条件信号線および列条件信号線を同
時にアクティブにすることで、該当する矩形領域に含ま
れる要素プロセサ群の実行ユニット２６のみを初期化す
ることができる。
では、全要素プロセサＰＥ１１−ＰＥｎｍのうちの任意
の単一の要素プロセサまたは任意の要素プロセサ群につ
いて、その通信ユニット２４または実行ユニット２６を
独立して初期化することができる。たとえば、ユニット
選択端子２８にインアクティブの信号を与え、全ての行
条件信号線Ｌ１−Ｌｍおよび列条件信号線Ｓ１−Ｓｎを
アクティブにすることによって、全ての要素プロセサＰ
Ｅ１１−ＰＥｎｍの通信ユニット２４のみを初期化する
ことができる。また、ユニット選択端子２８にハイレベ
ルの信号を与え、行条件信号線Ｌ１−Ｌｍおよび列条件
信号線Ｓ１−Ｓｎのうち、複数の行と複数の列とを適当
に選択しこれらの行条件信号線および列条件信号線を同
時にアクティブにすることで、該当する矩形領域に含ま
れる要素プロセサ群の実行ユニット２６のみを初期化す
ることができる。
【００１８】このようにして、ｍ本の行条件信号線Ｌ１
−Ｌｍおよびｎ本の列条件信号線Ｓ１−Ｓｎに、１本の
回路選択線３６を加えた合計（ｍ＋ｎ＋１）本の少ない
制御線で、上述のように、各要素プロセサの各ユニット
を個別に初期化できる。なお、図３の実施例では、要素
プロセサに含まれる部分回路として、通信ユニット２４
と実行ユニット２６との２個だけであるので、回路選択
線３６は１本で足りた。しかし、部分回路２k 個含まれ
ているときには、回路選択線３６はｋ本必要になり、合
計（ｍ＋ｎ＋ｋ）本の制御線が必要になる。この場合で
も、従来より大幅に制御線数が減少することはいうまで
もない。
−Ｌｍおよびｎ本の列条件信号線Ｓ１−Ｓｎに、１本の
回路選択線３６を加えた合計（ｍ＋ｎ＋１）本の少ない
制御線で、上述のように、各要素プロセサの各ユニット
を個別に初期化できる。なお、図３の実施例では、要素
プロセサに含まれる部分回路として、通信ユニット２４
と実行ユニット２６との２個だけであるので、回路選択
線３６は１本で足りた。しかし、部分回路２k 個含まれ
ているときには、回路選択線３６はｋ本必要になり、合
計（ｍ＋ｎ＋ｋ）本の制御線が必要になる。この場合で
も、従来より大幅に制御線数が減少することはいうまで
もない。
【００１９】また、上述の実施例では、要素プロセサや
部分回路（ユニット）を初期化状態に設定する場合につ
いて述べたが、この発明は、休止状態などの任意の特定
の状態に設定する場合にも適用できる。
部分回路（ユニット）を初期化状態に設定する場合につ
いて述べたが、この発明は、休止状態などの任意の特定
の状態に設定する場合にも適用できる。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１の実施例で用いられる要素プロセサを示す
回路図である。
回路図である。
【図３】この発明の他の実施例を示すブロック図であ
る。
る。
【図４】図３の実施例で用いられる要素プロセサを示す
回路図である。
回路図である。
１０，１０´ …並列処理計算機 １４ …通信・実行ユニット ２０，３０，３２ …アンドゲート ２４ …通信ユニット ２６ …実行ユニット ３４ …インバータ ３６ …回路選択線 Ｌ１〜Ｌｍ …行条件信号線 Ｓ１〜Ｓｎ …列条件信号線
Claims (5)
- 【請求項１】複数の要素プロセサが結合された並列処理
計算機であって、 前記複数の要素プロセサの一部を含む第１群の要素プロ
セサに対して共通の第１の条件信号線、 前記第１群の要素プロセサに含まれる少なくとも１つの
要素プロセサを含む第２群の要素プロセサに対して共通
の第２の条件信号線、および前記第１および第２の条件
信号線の信号に応じて各要素プロセサに特定の制御信号
を与える信号付与手段を備える、並列処理計算機。 - 【請求項２】前記複数の要素プロセサはｍ行×ｎ列の行
列状に配置され、 前記第１の条件信号線は各行方向の前記要素プロセサに
行条件信号を与えるｍ本の行条件信号線を含み、 前記第２の条件信号線は各列方向の前記要素プロセサに
列条件信号を与えるｎ本の列条件信号線を含み、 前記信号付与手段は前記行条件信号線と前記列条件信号
線との交点から得られる前記行条件信号と前記列条件信
号とが特定の条件を満たしたときに該当の要素プロセサ
を特定の状態に設定するための制御信号を出力するゲー
ト手段を含む、請求項１記載の並列処理計算機。 - 【請求項３】前記要素プロセサは複数の部分回路を含
み、 全ての前記要素プロセサに共通の回路選択線をさらに備
え、 前記信号付与手段は前記回路選択線からの信号によって
該当の要素プロセサの該当の部分回路を指定する手段を
備える請求項１および２のいずれかに記載の並列処理計
算機。 - 【請求項４】並列処理計算機を構成する要素プロセサで
あって、 第１の端子、 第２の端子、および前記第１および第２の端子にそれぞ
れ与えられる信号に応じてその要素プロセサを特定の状
態に設定する手段を備える、並列処理用の要素プロセ
サ。 - 【請求項５】複数の部分回路を含み、さらに回路選択端
子、および前記回路選択端子に与えられる信号に応じて
該当する部分回路を特定の状態に設定する手段を備え
る、請求項４記載の並列処理用の要素プロセサ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03286078A JP3133426B2 (ja) | 1991-10-31 | 1991-10-31 | 並列処理計算機 |
| US07/907,926 US5689719A (en) | 1991-06-28 | 1992-06-29 | Parallel computer system including processing elements |
| US08/848,825 US5898881A (en) | 1991-06-28 | 1997-05-01 | Parallel computer system with error status signal and data-driven processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03286078A JP3133426B2 (ja) | 1991-10-31 | 1991-10-31 | 並列処理計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05127899A true JPH05127899A (ja) | 1993-05-25 |
| JP3133426B2 JP3133426B2 (ja) | 2001-02-05 |
Family
ID=17699662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03286078A Expired - Fee Related JP3133426B2 (ja) | 1991-06-28 | 1991-10-31 | 並列処理計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3133426B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094886A (ja) * | 2000-09-13 | 2002-03-29 | Hamamatsu Photonics Kk | 高速画像処理装置 |
| JP2019091386A (ja) * | 2017-11-10 | 2019-06-13 | オ，ハクソ | 自動搬送システムにおける無人移送装置のｒｆ通信のための初期化設定方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56123069A (en) * | 1980-03-04 | 1981-09-26 | Nippon Telegr & Teleph Corp <Ntt> | Data processing device |
-
1991
- 1991-10-31 JP JP03286078A patent/JP3133426B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56123069A (en) * | 1980-03-04 | 1981-09-26 | Nippon Telegr & Teleph Corp <Ntt> | Data processing device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094886A (ja) * | 2000-09-13 | 2002-03-29 | Hamamatsu Photonics Kk | 高速画像処理装置 |
| JP2019091386A (ja) * | 2017-11-10 | 2019-06-13 | オ，ハクソ | 自動搬送システムにおける無人移送装置のｒｆ通信のための初期化設定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3133426B2 (ja) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0298658B1 (en) | Computational apparatus for parallel processing | |
| US6487651B1 (en) | MIMD arrangement of SIMD machines | |
| US20090055624A1 (en) | Control of processing elements in parallel processors | |
| JPH07177008A (ja) | 改良されたプログラマブル論理セルアレイアーキテクチャ | |
| US7523292B2 (en) | Array-type processor having state control units controlling a plurality of processor elements arranged in a matrix | |
| JPH06325005A (ja) | 再構成可能なトーラス・ネットワーク方式 | |
| JP3987784B2 (ja) | アレイ型プロセッサ | |
| JP2001249824A (ja) | 論理エミュレーションプロセッサおよびそのモジュールユニット | |
| US20040078093A1 (en) | Array-type processor | |
| JP3133426B2 (ja) | 並列処理計算機 | |
| JP2655243B2 (ja) | 複合化ベクトル並列計算機 | |
| JP3987805B2 (ja) | アレイ型プロセッサ | |
| JPS62152071A (ja) | デ−タ処理装置 | |
| RU2180969C1 (ru) | Процессор однородной вычислительной среды | |
| JP2922963B2 (ja) | シーケンスコントローラ | |
| JPH0713917A (ja) | 構成変更システム | |
| JPH0616293B2 (ja) | 画像処理装置 | |
| JPH09205346A (ja) | ディジタルフィルタ | |
| JPH09223011A (ja) | 演算装置 | |
| Baker et al. | Simulation Between Enhanced Meshes and the Multiple Associative Computing (MASC) Model | |
| JPH03189883A (ja) | 並列計算機用ｌｓｉ構成方式 | |
| JPH06266475A (ja) | リセット装置 | |
| Ray | CYBERPLUS, a High Performance Parallel Processing System | |
| JPH05244213A (ja) | 信号供給方式 | |
| JPS61117663A (ja) | ソ−ト演算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |