JPH05128737A - デジタル位相誤差予測器 - Google Patents

デジタル位相誤差予測器

Info

Publication number
JPH05128737A
JPH05128737A JP4114490A JP11449092A JPH05128737A JP H05128737 A JPH05128737 A JP H05128737A JP 4114490 A JP4114490 A JP 4114490A JP 11449092 A JP11449092 A JP 11449092A JP H05128737 A JPH05128737 A JP H05128737A
Authority
JP
Japan
Prior art keywords
data
detected
peak
sample
phase error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4114490A
Other languages
English (en)
Other versions
JP2500035B2 (ja
Inventor
Richard C Schneider
リチヤード・クラン・スクネイダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05128737A publication Critical patent/JPH05128737A/ja
Application granted granted Critical
Publication of JP2500035B2 publication Critical patent/JP2500035B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L2007/047—Speed or phase control by synchronisation signals using special codes as synchronising signal using a sine signal or unmodulated carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【目的】 一般に位相誤差修正方法に関し、特に記憶媒
体から読み出されるデータをデータ・クロックに同期さ
せるためのデジタル位相誤差予測器を提供する。 【構成】 データ・クロックが位相誤差予測器回路によ
り、移動する記憶媒体から読み出される変調符号化信号
に同期される。位相誤差予測器回路は検出ピークの各サ
イドにおいて２度、変調符号化信号をサンプルする。時
刻Ｎ−２（検出ピークの２時間周期前）において取得さ
れる第１の検出データ・ビットが、時刻Ｎ−１（検出ピ
ークの１時間周期前）において取得される第１の変調符
号化信号サンプルの期待値を予測するために使用され
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に位相誤差修正方法
に関し、特に記憶媒体から読み出されるデータをデータ
・クロックに同期させるためのデジタル位相誤差予測器
に関する。
【０００２】
【従来の技術】データ処理システムは記憶情報に基づき
データ処理を行い、当該データ処理システムが達成する
ことを要求されるアプリケーションを実行する。記憶情
報は、例えばデータの操作方法などに関しデータ処理シ
ステムに命令を与えるアプリケーション・プログラムを
含み、或いは情報自身がデータであったりする。何れに
しろ、ほとんどの小さなアプリケーションにおいては、
通常、処理を始める以前に、記憶媒体からデータ処理シ
ステムの内部メモリに情報を転送することが必要とな
る。データ処理システムに必要な情報を記憶するため
に、数多くの異なる形式の記憶媒体が存在する。
【０００３】３つの典型的な記憶媒体として、磁気ディ
スク、光学式ディスク、及び磁気テープが挙げられる。
磁気ディスク記憶媒体の一般的な形式は直接アクセス記
憶装置（ＤＡＳＤ）である。ＤＡＳＤは大記憶容量を提
供し、そこに記憶される情報を比較的高速にアクセスで
きる。光学式ディスクはＤＡＳＤよりも大量の情報を記
憶できるが、記憶情報のアクセス時間を余計に必要とす
る。磁気テープは現在、最も大量の情報を記憶できる
が、データ・アクセスはＤＡＳＤ或いは光学式ディスク
よりも非常に遅い。磁気テープの大記憶容量、低アクセ
ス・スピード及び低コストの組合せは、情報のバックア
ップの目的に適している。
【０００４】使用される記憶媒体とは無関係に、記憶情
報はそこから読み出され、データ処理システムが認識で
きる形式に変換されなければならない。ＤＡＳＤ及び光
学式記憶媒体の場合には、情報は任意のスピードで回転
する硬度なディスク上に記憶され、記憶媒体上に配置さ
れる読出しヘッドが記憶情報を構成する１及び０のビッ
トを認識し、これらを電気信号に変換する。磁気テープ
は典型的にはリール或いはカートリッジ上に記憶され、
テープはテープ読出しヘッドを任意のスピードで横断
し、テープ読出しヘッドはテープが読出しヘッドを通過
する際に、テープ上に記憶される情報を検出する。非常
に大量の情報が記憶媒体から検索されることが要求され
る場合、それらの情報をアクセスするために必要となる
時間が重要なファクタとなる。アクセス時間は記憶媒体
が読出しヘッドを通過するスピードの関数となる。しか
しながら、一般に記憶媒体のスピードを高速化すると、
読出しエラーが増加する。
【０００５】一般的な読出しエラーの問題は、時間領域
障害の結果によって生じる。記憶媒体から読み出される
情報の各ビットは特定の時間ウィンドウの範囲内で発生
する。任意のビットに対する記憶媒体の位置が目的の時
間ウィンドウ以外の場合、データ処理システムは誤り情
報を受信している可能性がある。従って、記憶媒体がデ
ータ・クロックに同期されることが極めて重要となる。
同期には、記憶媒体から読み出される情報のビットとデ
ータ・クロックとの間の位相誤差を予測することによ
り、データ・クロックをしばしば調整することが必要と
なる。従って、位相誤差の予測はデータ・クロックを調
整するために使用されている。
【０００６】様々な他の信号アプリケーションにより、
第１の固定信号と、第１の固定信号のタイミングからド
リフトする第２の信号との間の位相調整が要求される
（すなわち２つの信号間に位相の変化が生じる）。例え
ば、米国特許第４８６２１０４号はキャリアを有する第
１の情報信号を受信する装置について述べ、この信号が
固定発信器の第１のキャリア及び固定発信器の第２のキ
ャリアと比較され、ここで第２のキャリアは第１のキャ
リアと直交し、位相及び周波数誤差を決定する。米国特
許第４６３３１９３号は局所タイミング信号を基準タイ
ミング信号に同期させる装置について述べている。局所
及び基準タイミング信号の周波数が、それぞれの信号を
固定発信器の信号と比較することにより予測される。位
相予測を要求する別の一般的なアプリケーションとして
は、転送信号からクロック・タイミングを回復させるも
のがある。米国特許第４７４４０９６号はクロック回復
回路を開示しており、受信する位相内及び直交位相信号
によりクロック・タイミングを回復する。このクロック
回復回路は受信信号のサンプリング回路、サンプルをデ
ジタル・サンプルへ変換する回路、及びそれらから位相
誤差を決定する回路を含む。
【０００７】磁気テープからのサンプルを含み、記憶装
置におけるサンプル・タイミング位相を調整するための
方法として、１９８９年６月の通信に関するＩＥＥＥ国
際会議におけるF.Dolivo、W.Schott及びG.Ungerbockによ
る"Fast Timing Recoveryfor Partial-Response Signal
ing Systems"、pp.573-577 がある。ここで述べられて
いる方法は、ヒステリシス効果を使用し、最初にデータ
・サンプルをデータ・クロックに同期させるために必要
となる同期バースト長を減少させる。このヒステリシス
効果は現在の判断しきい値レベルを設定するために、過
去のデータ信号の予測を使用することにより提供され
る。
【０００８】データを記憶媒体に書き込むためのいくつ
かの方法が使用可能である。例えば、データは多くのよ
く知られている方法によりエンコード化される。磁気記
憶媒体から正確にデータを読み出す能力は、データを記
憶媒体に書き込むために選択される方法により影響され
る。例えば、磁気テープ上に記憶される情報は、磁気テ
ープからデータを読み出すときの正確さを向上させるた
めに、変調符号化される。（１、ｋ）変調符号は各２進
値１が少なくとも１個以上ｋ個以下の２進値０を伴うこ
とを要求するデータ・フォーマットを示す。従って、
（１、１）変調符号は交互の１と０とから成る。更に、
２進値１を表すピークは１つおきに反対の極性を有す
る。（１、１）変調符号はしばしば、記憶媒体とデータ
・クロックを最初に同期させるための同期バーストとし
て使用される。同期バーストはその予測性に富む場合
は、効果的に作用する。
【０００９】磁気テープから読み出されるデータをデー
タ・クロックに同期させる従来の方法として、各クロッ
ク・サイクルにおいてデータをサンプリングし、３つの
連続するサンプルを記憶する方法がある。ピークが検出
されると、各サイドのピークのサンプルが変調データの
期待値と比較される。期待値は完全に同期された場合に
存在するいわゆる理想値である。サンプルごとの変調符
号のスロープ及び振幅の差に基づき、位相誤差が予測さ
れ、それに従いデータ・クロックが調整される。この方
法は既知のデータ・パターンを有する同期バーストに対
しては満足するものであるが、データ・パターンが、例
えば（１、７）変調符号などのように任意の場合には効
果的ではない。データ・パターンが任意の場合、複数の
２進値１が２進値０に続くかどうかによりスロープは変
化する。位相誤差の計算において不正なスロープを使用
することは、もちろん誤った結果を導くことになる。な
ぜなら理想値が知られていないからである。より正確な
スロープを決定するには、検出ピークの各サイドにおい
て、この他にも別なデータを考慮する必要がある。
【００１０】以上により、記憶媒体から読み出すデータ
とデータ・クロックとを同期するための位相誤差予測器
が求められることになる。この装置は検出ピークの各サ
イドにおける２時間周期からのデータ情報を使用し、こ
れによりそれぞれのスロープ及び変調符号の理想振幅を
正確に決定し、任意のデータ・パターンにおける正確な
位相誤差の予測を可能とする。
【００１１】
【発明が解決しようとする課題】従って、本発明の目的
はデータ・パルスをデータ・クロックに同期させるため
に改良された方法を提供する。
【００１２】本発明の目的は、検出ピークとデータ・ク
ロックとの間の位相誤差を予測する改良された方法を提
案する。
【００１３】本発明の目的は、改良されたデジタル位相
誤差予測器を提供する。
【００１４】本発明の目的は、検出される位相誤差を正
常化するためのスロープ修正機構を有するデジタル位相
誤差予測器を提供する。
【００１５】
【課題を解決するための手段】本発明によるこれらの目
的が、データ・パルスとデータ・クロックとの間の位相
誤差を予測する装置により達成され、ここでデータ・パ
ルスは（１、ｋ）変調符号である。（１、ｋ）変調符号
の各データ・パルスは少なくとも１個の論理０を伴い、
交互のデータ・パルスは反対の極性を有する。変調符号
は典型的には、読出しヘッドを通過する際に、順次、記
憶媒体から読み出され、データ・クロックと同期されな
ければならない。検出回路は読出しヘッドに結合され、
変調符号のサンプルを受信し、変調符号の各サンプルを
しきい値電圧と比較することによってピークを検出す
る。サンプルの振幅はピークとして登録するためには、
しきい値電圧の振幅よりも大きくなければならない。ピ
ークが検出されると、検出回路はそのピークが越えたし
きい値レベルの極性を考慮することにより、検出された
ピークの極性を決定する。更に、位相予測の目的のため
に、信号の振幅に関する他の２個のサンプルが形成され
る。第１のサンプルは検出ピークの１周期前に獲得さ
れ、第２のサンプルは検出ピークの１周期後に獲得され
る。これら２個のサンプルの各々は、データ・クロック
との関係で取得される。
【００１６】位相誤差予測器は検出回路に結合され、検
出ピークとデータ・クロックとの間の位相誤差を決定す
る。これは第１の予測誤差を第２の予測誤差に加え合わ
せることにより達成される。第１の予測誤差は第１の期
待電圧と第１のサンプルとの間の差を計算して決定され
る。第１の期待電圧は検出ピークよりも１周期前におけ
る変調符号の理想振幅である。第１の予測誤差はまた検
出ピークの極性に一致するように極性が補償され、更に
第１のスロープ・ファクタにより乗算される。第１のス
ロープ・ファクタは検出ピークの２周期前のデータが論
理０或いは論理１かによる関数である。第２の予測誤差
は第２の期待電圧と第２のサンプルとの間の差を計算す
ることにより同様に決定される。第２の期待電圧は検出
ピークの１周期後の変調符号の理想振幅である。第２の
予測誤差はまた検出ピークの極性に一致するように極性
が補償され、更に第２のスロープ・ファクタにより乗算
される。第２のスロープ・ファクタは検出ピークに続く
２周期後のデータが論理０或いは論理１かによる関数で
ある。
【００１７】位相誤差の予測器は任意のデータ・パター
ンを有する変調符号の位相誤差を正確に決定できる。こ
れは検出ピークの２周期前及び２周期後の変調符号デー
タのデータ・ビットを考慮することにより可能となる。
これらのデータ・ビットは変調符号の１周期前及び１周
期後の変調符号の期待振幅を決定するために必要な情報
を提供する。これによりこれらの時刻における変調符号
の測定値との間の比較が正確に達成され、これから位相
誤差が予測される。各検出ピークの前後の変調符号のス
ロープも検出誤差を正常化することにより決定される。
【００１８】
【実施例】データ・クロックと記憶媒体から読み出すデ
ータとを同期させる基本的な方法は、データ・クロック
の所定の間隔において読み出されるデータをサンプリン
グする。例えば、所定の間隔としては、期待されるピー
クの中央部が都合がよく、これにより各ピークの既知の
最大振幅がサンプルされる。サンプルがほぼピーク点に
おいて決定され、それにより２進値の１を表すと、その
ピークは既知の最大振幅ではないために位相誤差を生じ
る。しかしながら、サンプルはピークの中央より微少に
前或いは後に発生したことになる。位相誤差の絶対値が
予測される間、極性は予測されない。位相誤差の極性の
決定は２個のサンプルを取ることにより達成され、それ
ぞれ検出ピークの各サイドに対応する。
【００１９】図１を参照すると、同期バースト２は
（１、１）変調符号形式を有する。同期バースト２はそ
の予測性のために、データ・クロックを磁気テープなど
の移動記憶媒体から読み出されるデータに同期させる上
で非常に有用である。同期バースト２からデコードされ
た結果生じる２進データが、図２に波形４として示され
ている。同期バースト２において、Ｎ−１及びＮ＋１に
おける理想期待電圧はそれぞれ０ボルトである。また、
ピークの理想期待電圧は＋／−２Ａであり、ここでＡは
定数を表す。時刻Ｎ−１及びＮ＋１における同期バース
ト２のサンプルの取得、及び時刻Ｎ（−１、０、＋１）
における検出データの値は、確率的傾斜（Stochastic-G
radient） アルゴリズム（Ｓ−Ｇ）を使用し、位相誤差
の絶対値及び極性を正確に予測するために必要な情報を
提供する。
【００２０】Ｓ−Ｇアルゴリズムは式１により定義され
る。
【００２１】（ＶN-1−ＶN+1）＊ＤN （１）
【００２２】ここでＶN-1及びＶN+1はそれぞれＮ−１及
びＮ＋１においてサンプルされる電圧振幅であり、ＤN
はＮにおいて検出されるデータであり、−１、０或いは
＋１を取ることが可能であり、ピークの存在及び極性を
示す。同期バーストのスロープ・ファクタを一定と仮定
する。これは式１には現れていない。データが０の場
合、位相誤差修正は行われない。データ・クロックが同
期バーストを導く場合、負の位相誤差が次の例で示すよ
うに現れる。負の位相誤差は同期バースト２が早くサン
プルされ過ぎたことを示す。検出される正のピーク（Ｄ
N＝＋１）に対し、サンプルＶN-1は負の値を有し、サン
プルＶN+1は正の値を有する。ＶN-1及びＶN+1 に対応す
る値がそれぞれ−０．１ボルト及び＋０．１ボルトと
し、検出されるピークを正と仮定すると、Ｓ−Ｇアルゴ
リズムは、次式となる。
【００２３】 （−０．１−０．１） ＊ ＋１＝ −０．２
【００２４】同様に、検出される負のピークに対して、
同期バースト２が早くサンプルされ過ぎるものと仮定す
ると、ＶN-1は正の値を有し、サンプルＶN+1は負の値を
有する。ここでＶN-1及びＶN+1に対応する値がそれぞれ
＋０．１ボルト及び−０．１ボルトと仮定すると、Ｓ−
Ｇアルゴリズムは、次式となる。
【００２５】（０．１＋０．１） ＊ −１＝ −０．２
【００２６】上述の位相誤差の極性は、データ・クロッ
クが同期バースト２に対して遅延する場合には反転す
る。
【００２７】Ｓ−Ｇアルゴリズムは検出されるピーク間
のスロープが知られていると位相誤差を正確に予測す
る。同期バースト２に対し、スロープは常に同一であ
る。なぜなら波形は既知の繰り返しパターンを従えるか
らである（これは理想状態を仮定したものであり、立ち
上がりエッジのスロープは立ち下がりエッジのスロープ
と等しい）。波形のスロープを知ることは２つの理由に
より必要となる。第１に、スロープは、位相誤差の絶対
値をサンプルされる電圧と理想期待電圧との間の差の絶
対値に関連させる時間領域情報を提供する。すなわち、
単位時間当たりの電圧変化の割合（スロープ）が分かる
と、時間が計算できる。第２に、スロープを知ることに
より、時刻Ｎ−１及びＮ＋１における理想電圧を決定す
るために必要な情報が提供される。（１、１）変調符号
の場合にはスロープは（理想的には）１個の値しか有さ
ないが、他の変調符号例えば（１、７）変調符号におい
てはこれは適合しない。
【００２８】図３を参照すると、（１、７）変調符号形
式でエンコードされる任意のデータが波形６で示されて
いる。また、波形６でエンコードされる２進データを図
４の波形８で示す。波形６では２つの異なるスロープ・
ファクタが可能である（ここでも立ち上り及び立ち下り
エッジ間の差は無視する）。スロープＫ1 が時刻Ｎ−２
からＮまでに対して得られ、これは時刻Ｎ1からＮ1＋２
までに対して得られるスロープＫ2 の値の半分である。
スロープ・ファクタＫ1とＫ2の間の差は、時刻Ｎにおけ
るピークは２個の２進数のゼロ（図４参照）により生成
され、一方、時刻Ｎ1＋２ におけるピークは１個の２進
数のゼロにより生成されることに起因する。従って、波
形６に関する検出されるピークの１周期前及び後の期待
値は、同期バースト２の場合のように０ボルトと仮定す
ることができない。それに代わり、検出ピークの直前及
び直後の時間周期では、波形６で示されるように、０ボ
ルト或いは＋／−１Ａボルトを有する。従って、正確な
スロープ・ファクタ及び期待波形振幅が使用されない
と、不正な位相誤差予測を生じる結果となる。
【００２９】不正な位相誤差予測は次に示す例によって
更に明らかとなる。サンプルが時刻Ｎ1−１ 及びＮ1＋
１で取得されると、期待値はＫ1スロープ・ファクタを
仮定すると−１Ａボルトであり、Ｋ2 スロープ・ファク
タを仮定すると−０ボルトである。ここでデータ・クロ
ックと波形６が完全に同期しているものと仮定すると、
−１Ａボルト及び０ボルトがそれぞれ時刻Ｎ1−１及び
Ｎ1＋１でサンプルされる。Ｓ−Ｇアルゴリズムを使用
することにより、予測される位相誤差は、次式となる。
【００３０】（−１Ａ − ０） ＊ −１＝ １Ａ
【００３１】誤った結果１Ａが真の位相誤差０の代わり
に予測されたことになる。従って、Ｓ−Ｇアルゴリズム
は波形６で示されるような任意のデータに対して正確な
結果を提供しない。しかしながら、正確なスロープ・フ
ァクタが、時刻Ｎ1−２ 及びＮ1＋２で検出されるデー
タ値を含むことにより決定可能となる。
【００３２】（１、７）変調符号のような任意のデータ
・ストリームにおける位相誤差の正確な予測が、本発明
により時刻Ｎ−１における第１の誤差（Ｅ（Ｎ−１））
及び時刻Ｎ＋１における第２の誤差（Ｅ（Ｎ＋１））を
決定することにより達成される。時刻Ｎ−１における電
圧の期待振幅及び適切なスロープ・ファクタが、時刻Ｎ
−２におけるデータ（Ｄ（Ｎ−２））を調べることによ
り決定される。同様に、時刻Ｎ＋１におけるサンプル信
号の期待振幅及び適切なスロープ・ファクタが、時刻Ｎ
＋２におけるデータ（Ｄ（Ｎ＋２））を調べることによ
り決定される。位相誤差の予測は式２で定義される関係
により決定される。
【００３３】 （Ｅ（Ｎ−１）＋Ｅ（Ｎ＋１））＊Ｄ（Ｎ） （２）
【００３４】ここでＤ（Ｎ）は時刻Ｎにおいて正または
負のパルスが検出されたか、或いはパルスが検出されな
かったかに依存して、１または０の値を取る。
【００３５】時刻Ｎにおいて正のパルスが検出される時
の誤差Ｅ（Ｎ−１）及びＥ（Ｎ＋１）の予測は、式３−
式６を適用することにより更に容易に理解される。
【００３６】Ｄ（Ｎ−２）＝０の時、Ｅ（Ｎ−１）＝−
Ｋ1＊（１Ａ−Ｖ（Ｎ−１））（３）
【００３７】Ｄ（Ｎ−２）＝１の時、Ｅ（Ｎ−１）＝Ｋ
2＊Ｖ（Ｎ−１） （４）
【００３８】Ｄ（Ｎ＋２）＝０の時、Ｅ（Ｎ＋１）＝Ｋ
1＊（１Ａ−Ｖ（Ｎ＋１）） （５）
【００３９】Ｄ（Ｎ＋２）＝１の時、Ｅ（Ｎ＋１）＝−
Ｋ2＊Ｖ（Ｎ＋１） （６）
【００４０】同様に、時刻Ｎにおいて負のパルスが検出
される時の誤差Ｅ（Ｎ−１）及びＥ（Ｎ＋１）の予測は
式７−式１０により理解される。
【００４１】Ｄ（Ｎ−２）＝０の時、Ｅ（Ｎ−１）＝Ｋ
1＊（−１Ａ−Ｖ（Ｎ−１））（７）
【００４２】Ｄ（Ｎ−２）＝１の時、Ｅ（Ｎ−１）＝−
Ｋ2＊Ｖ（Ｎ−１） （８）
【００４３】Ｄ（Ｎ＋２）＝０の時、Ｅ（Ｎ＋１）＝−
Ｋ1＊（−１Ａ−Ｖ（Ｎ＋１))（９）
【００４４】Ｄ（Ｎ＋２）＝１の時、Ｅ（Ｎ＋１）＝Ｋ
2＊Ｖ（Ｎ＋１） （１０）
【００４５】式３−式６及び式７−式１０は、スロープ
・ファクタの符号及び期待理想電圧（＋／−１Ａ）だけ
が、時刻Ｎにおいて検出されるパルスが正か負かにより
変化することを示している。
【００４６】図５はデジタル位相誤差予測器１１を示
し、ここで読出しヘッド１０は例えば磁気テープ・ヘッ
ドであり、記憶媒体（図示せず）から変調符号をセンス
する。読出しヘッド１０は増幅器及び自動利得制御（Ａ
ＧＣ：Automatic GainControl） 回路１２に接続され
る。読出しヘッド１０は比較的弱い変調符号化信号を提
供し、これは増幅器及びＡＧＣ回路１２により増幅さ
れ、これにより後続の回路は変調符号化信号を適切に扱
えるようになる。増幅器及びＡＧＣ回路１２はアナログ
・デジタル（Ａ／Ｄ）変換器１４に接続され、増幅され
た変調符号化信号をこれに提供する。Ａ／Ｄ変換器１４
は増幅された変調符号化信号をデジタル・サンプル値の
列に変換する。デジタル・サンプル値を構成するビット
数は、デジタル・サンプルが表す増幅された変調符号の
正確度を決定する。Ａ／Ｄ変換器１４はＭビットの出力
により、増幅された変調符号化信号を表すように示され
ている。６ビットのデジタル信号は６４個の離散値を表
し、典型的には大抵のアプリケーションを満足する。し
かしながら、更に複雑なＡ／Ｄ変換回路１４を使用し、
このビット数を増すことにより、更に正確なデジタル変
調符号が提供される。当業者においては、Ａ／Ｄ変換器
におけるビット数の選択と精度の向上との間のトレード
オフの関係が理解されることであろう。
【００４７】Ａ／Ｄ変換器１４の出力は読出し等価器１
６の入力に接続され、デジタル・サンプル値の列を狭め
適合させる。読出し等価器１６はデジタル的に等価を達
成する。しかしながら、読出し等価器はＡ／Ｄ変換器１
４の前に配置することも可能であり、この場合には等価
はアナログ形式により達成される。読出し等価器１６の
Ｍビットの出力は検出器１８の入力及び位相誤差予測器
２０の入力に接続される。検出器１８はいくつかの機能
を有し、これらには連続するデジタル・サンプルの記
憶、連続するサンプルがデータ・パルスかどうかの決
定、及びデータ・パルスの場合にこれが負か正かの決
定、及び連続するサンプルの対応する検出データ・ビッ
トへの変換が含まれている。
【００４８】検出器１８は位相誤差予測器２０に接続さ
れ、これに対し連続するサンプル及びデータ・ビットを
提供する。位相誤差予測器２０はデータ・クロックと変
調符号との間の位相差を決定する。これは各検出ピーク
に対し、式３−式１０の解を導くことにより達成され
る。好適には、検出器１８は僅かの伝搬遅延を有するよ
うに設計されると良い。なぜなら、これは読出し等価器
１６と位相誤差予測器２０の間のループ内に存在するか
らである。位相誤差予測器２０は次に示す機能を実施す
ることにより予測を達成する。すなわち、時刻Ｎ−１及
びＮ＋１におけるサンプルをそれぞれの期待値と比較
し、これらの差を決定する。次に、検出ピークの極性に
より前記差を補正する。そして、この差を適切なスロー
プ・ファクタと乗算し、更にスロープにより修正される
差を加算し、位相誤差予測を求める。位相誤差予測器は
クロック回路２２に接続され、位相誤差予測がクロック
回路２２により使用され、データ・クロックの位相を変
調符号化データに一致するように調整する。クロック回
路２２はＡ／Ｄ変換器１４に接続され、位相誤差ループ
を完結する。
【００４９】図６は検出器を更に詳細に示す。等価信号
のデジタル・サンプルがデータ・クロックの連続するサ
イクルにおいて、読出し等価器１６から検出器１８に提
供される。変調符号のサンプルは先入れ先出し（ＦＩＦ
Ｏ：first-in first-out）方式によりレジスタ２４、２
６、２８及び３０にそれぞれ記憶される。すなわち、サ
ンプルは連続的に記憶される。データ・クロックは各レ
ジスタ２４、２６、２８及び３０に接続され、必要なタ
イミングを提供する。レジスタ２４は読出し等価器１６
に接続されて、各Ｍビットの等価信号サンプルを受信す
る。レジスタ２６はレジスタ２４及び２８に接続され、
各クロック・サイクルにおいてレジスタ２４の内容がレ
ジスタ２６に転送され、レジスタ２６の内容がレジスタ
２８に転送される。同様にレジスタ３０はレジスタ２８
に接続され、各クロック・サイクルにおいてレジスタ２
８の内容がレジスタ３０に転送され、またレジスタ３０
の内容は出力される。各レジスタ２４、２６、２８及び
３０はまたＭ個のメモリ要素からなり、これは例えば６
個のラッチであり、各サンプルの６ビットを記憶する。
【００５０】ピークがレジスタ２４に記憶されたかどう
かの決定が比較器回路３２、３４及び３６により行われ
る。記憶サンプルがピークかどうかの決定がされる時、
比較器３２、３４及び３６に関わる３つのサンプルが存
在する。これらの３つのサンプルはＶN+1、ＶN、ＶN-1
である。レジスタ２４すなわちＶNにピークが記憶され
ると仮定すると、レジスタ２６に記憶されるサンプルは
ＶN-1 であり、レジスタ２４の入力で得られるサンプル
はＶN+1 である。比較器３２の第１の入力は読出し等価
器１６の出力に接続され、比較器３４の第１の入力はレ
ジスタ２６の出力に接続され、比較器３６の第１の入力
はしきい値電圧Ｖthを受け取る。しきい値電圧は基準と
して使用され、サンプルの振幅がしきい値電圧を越える
場合に、ピークが検出されるものとする。各比較器３
２、３４及び３６の第２の入力はレジスタ２４の出力に
接続される。従って、ＶNは同時にまた別々にＶN+1、Ｖ
N-1 及びＶthと比較される。
【００５１】本実施例において、正のピークがレジスタ
２４すなわちＶNに記憶されると仮定すると、各比較器
３２、３４及び３６のＧＴ（greater than）出力は論理
１となる。これらの結果は図３を再度参照することによ
り理解される。図３では時刻Ｎにおける変調符号化デー
タの振幅は、時刻Ｎ−１及びＮ＋１の時の振幅よりも大
きい。次のクロック・サイクルにおいて、ＶN はレジス
タ２６にシフトされ、ＶN+1はレジスタ２４にシフトさ
れ、またＶN+2が比較器３２の第１の入力に得られる。
今度は比較器３２はＧＴ結果を提供するが、比較器３４
はＬＴ（lessthan）結果を提供し、また比較器３６はＶ
N+1がＶth よりも大であるか、或いは以下であるかに依
存してＧＴ、ＥＱ或いはＬＴ結果を提供する。こうして
時刻Ｎ＋１に対する論理ゼロが検出される。レジスタ２
４にＶN として負のピークが記憶された場合、比較器３
２、３４及び３６の各ＬＴ出力は論理１となる。
【００５２】比較器３２、３４及び３６の各ＧＴ出力は
ＡＮＤゲート３８の入力に接続される。比較器３２、３
４及び３６の各ＬＴ出力はＡＮＤゲート４０の入力に接
続される。正／負ピーク論理回路４２はＡＮＤゲート３
８の入力に接続されるＰ出力と、ＡＮＤゲート４０の入
力に接続されるＮ出力とを有する。正／負ピーク論理回
路４２はラッチのように動作し、Ｐ及びＮ出力は交互
し、一方の出力は論理１であり、他方の出力は論理０で
あり、これらはピークが検出される度に入れ替わる。こ
うして正／負ピーク論理回路４２は負のピークが検出さ
れた後にＡＮＤゲート３８をイネーブルとし、正のピー
クが検出された後にＡＮＤゲート４０をイネーブルとす
る。正のピークが検出されると、ＡＮＤゲート３８の出
力が論理１となり、また負のピークが検出されると、Ａ
ＮＤゲート４０の出力が論理１となる。ピークが検出さ
れない場合は、ＡＮＤゲート３８及び４０の出力は共に
０である。
【００５３】ＡＮＤゲート３８及び４０の出力はＯＲゲ
ート４４の入力に接続される。ＯＲゲート４４の出力は
レジスタ４６の入力に接続される。レジスタ４６、４
８、５０及び５２は直列に接続され、それぞれはデータ
・クロックに接続されて、データ・ビットがＦＩＦＯ順
序で記憶される。各レジスタ４６、４８、５０及び５２
は１個のメモリ要素で足りる。これはデータを表す１ビ
ットを記憶すれば良いことに起因する。ＯＲゲート４４
は変調符号の各サンプルに対応してデータ・ビットを出
力する。レジスタ４６、４８、５０及び５２に記憶され
るデータ・ビットはレジスタ２４、２６、２８及び３０
に記憶されるデジタル・サンプルよりもそれぞれ１クロ
ック・サイクルだけ遅延される。すなわち、レジスタ２
４にＶN が記憶される時、ＤN-1がレジスタ４６に記憶
される。
【００５４】図７は位相誤差予測器２０の論理実施例を
示す。位相誤差予測器２０は検出回路より提供されるサ
ンプル及びデータを、各クロック・サイクルにおいて分
析する。ピークが検出されなかった場合、位相誤差予測
は無視される。ピークが検出された場合は、位相誤差予
測結果がクロック回路２２に提供され、同期修正が達成
される。更に、位相誤差予測器２０はＶN-1に帰属する
位相誤差と、ＶN+1に帰属する位相誤差とを同時に予測
する。
【００５５】２つのマルチプレクサ６０及び６２は、時
刻Ｎ−１及びＮ＋１に対応する理想期待値（０、１Ａ或
いは−１Ａボルト）を有し、これらはマルチプレクス入
力に接続される。正／負ラッチのＰ出力が正の場合、＋
１Ａ値がより近い。同様にＮ出力が正の場合、−１Ａ値
が使用される。マルチプレクサ６０の制御入力はレジス
タ５２に接続され、ＤN-2 信号（時刻Ｎにおける検出ピ
ークに相関する）を受信する。マルチプレクサ６２の制
御入力はＯＲゲート４４の出力に接続され、ＤN+2 信号
（時刻Ｎにおける検出ピークに相関する）を受信する。
マルチプレクサ６０及び６２の目的は、それぞれ時刻Ｎ
−２及びＮ＋２におけるデータ・ビットに対し、それぞ
れ時刻Ｎ−１及びＮ＋１における変調符号化信号の期待
理想値を予測し提供する（式３−式１０参照）。
【００５６】マルチプレクサ６０及び６２の何れかの制
御入力におけるデータ信号が論理０の場合、そのマルチ
プレクサの出力は＋／−１Ａ理想値となる。１Ａ或いは
−１Ａボルトのどちらがマルチプレクサ６０及び６２の
入力において有効となり、従ってそれらの出力に反映さ
れるかに関しては、正負どちらのピークが検出されたか
に依存する。マルチプレクサ６０及び６２の何れかの制
御入力におけるデータ信号が論理１の場合は、０ボルト
がそれぞれの出力に現れる。もちろん、マルチプレクサ
６０或いは６２の一方がその制御入力に論理１を有し、
他方がその制御入力に論理０を有する場合もある。これ
らの結果は図３を調べ、また時刻Ｎ−１及びＮ＋１にお
いて変調符号化信号が取ることの可能な振幅の関係に関
し、時刻Ｎ−２或いはＮ＋２における隣接ピークの有無
を考慮して注目することにより更によく理解される。
【００５７】マルチプレクサ６０の出力は和回路６４に
接続され、時刻Ｎ−１における変調符号の期待値を提供
する。レジスタ３０の出力もまた和回路６４に接続さ
れ、変調符号化信号のサンプルＶN-1 を供給する。時刻
Ｎ−１における変調符号化信号の期待値とサンプルとの
差が和回路６４の出力に提供される。同様にマルチプレ
クサ６２の出力は時刻Ｎ＋１における変調符号化信号の
期待値を提供し、これは和回路６６に接続される。レジ
スタ２６の出力もまた和回路に接続されて、変調符号化
信号のサンプルＶN+1 を提供する。和回路６６の出力
は、時刻Ｎ＋１における変調符号化信号の期待値とサン
プルとの差を示す。
【００５８】和回路６４の出力は補償回路６８の入力及
びマルチプレクサ７２の第１の入力に接続される。補償
回路６８の出力はマルチプレクサ７２の第２の入力に接
続される。同様に、和回路６６の出力は補償回路７０の
入力及びマルチプレクサ７４の第１の入力に接続され
る。補償回路７０の出力はマルチプレクサ７４の第２の
入力に接続される。マルチプレクサ７２及び７４の制御
入力は正／負ピーク論理回路４２の出力に接続され、Ｐ
信号を受信する（ＰまたはＮ信号の一方、或いは両信号
を使用可能）。正のピークが検出され、Ｐ信号が論理１
の場合、和回路６４及び６６からの非補償信号が各マル
チプレクサ７２及び７４の出力にそれぞれ現れる。また
負のピークが検出された場合には、Ｐ信号は論理０であ
り、補償回路６８及び７０からの補償された信号がマル
チプレクサ７２及び７４の出力にそれぞれ現れる。こう
してマルチプレクサ７２及び７４の出力には、それぞれ
時刻Ｎ−１及びＮ＋１における極性調整後の電圧誤差が
現れる。
【００５９】マルチプレクサ７２の出力はマルチプレク
サ７６の入力及びマルチプレクサ８０の第１の入力に接
続される。マルチプレクサ７６の出力はマルチプレクサ
８０の第２の入力に接続される。同様に、マルチプレク
サ７４の出力はマルチプレクサ７８の入力及びマルチプ
レクサ８２の第１の入力に接続される。マルチプレクサ
７８の出力はマルチプレクサ８２の第２の入力に接続さ
れる。スロープ・ファクタＫ2 がマルチプレクサ７６及
び７８に接続され、時刻Ｎ−１及びＮ＋１における極性
調整後の電圧誤差がそれぞれＫ2 と乗算され、それぞれ
マルチプレクサ８０及び８２の第２の入力に与えられ
る。マルチプレクサ８０及び８２の第１の入力における
信号は、Ｋ1 により乗算される極性調整後の電圧誤差に
等しく、ここでＫ1 は一般的には１である。レジスタ５
２の出力（検出ピークに相関する信号ＤN-2）はマルチ
プレクサ８０の制御入力に接続され、またＯＲゲート４
４の出力（検出ピークに相関する信号ＤN+2）はマルチ
プレクサ８２の制御入力に接続される。従って、時刻Ｎ
−２或いはＮ＋２においてピークが検出された場合、対
応するマルチプレクサ８０或いは８２の出力はＫ2 によ
って乗算された信号となる。時刻Ｎ−２或いはＮ＋２に
おいてピークが検出されなかった場合は、対応するマル
チプレクサ８０及び８２の出力はＫ1により乗算された
入力信号となる。
【００６０】マルチプレクサ８０の出力は式３、式４、
式７及び式８により定義される誤差Ｅ（Ｎ−１）を提供
する。同様にして、マルチプレクサ８２の出力は式５、
６、９及び１０により定義される誤差Ｅ（Ｎ＋１）を提
供する。マルチプレクサ８０及び８２の出力は和回路８
４の入力に接続され、位相誤差予測Ｅ（Ｎ）がこれによ
り生成される。和回路８４の出力はマルチプレクサ８６
の第１の入力に接続され、マルチプレクサ８６の第２の
入力には論理０信号が接続される。レジスタ４８がマル
チプレクサ８６の制御入力に接続され、ピークが検出さ
れるとＤ（Ｎ）が論理１となり、位相誤差予測がマルチ
プレクサ８６の出力に提供される。論理０信号はＤ
（Ｎ）が０の時（すなわちピークか検出されなかった
時）に、マルチプレクサ８６の出力における位相誤差の
更新を阻止する。
【００６１】本発明は特定の実施例を参照しながら特に
説明されてきたが、当業者においては、詳細に関する様
々な他の変更が本発明の精神及び範中を逸脱することな
く可能であることが理解されよう。本発明の実施例はＡ
／Ｄ変換器の後にデジタル検出器を設けたが、アナログ
検出器で代用することも評価に値する。本発明は記憶媒
体から読み出される変調データとデータ・クロックとの
間の位相誤差の修正として説明されてきたが、本発明は
この応用例に限るものではない。例えば、本発明は電話
に応用される変調符号化双極信号伝送などのデジタル通
信にも応用できる。この場合、論理０はパルスが無いこ
とにより表され、論理１は交互のパルスの極性ｐ（ｔ）
及び−ｐ（ｔ）により表される。
【００６２】
【発明の効果】以上説明したように、本発明によれば、
検出される位相誤差を正常化するためのスロープ修正機
構を有するデジタル位相誤差予測器を提供できる。
【図面の簡単な説明】
【図１】複数のサンプル時刻が確率的傾斜アルゴリズム
において使用される（１、１）変調符号形式を有する同
期バーストの波形図である。
【図２】図１の波形から抽出される２進データのデジタ
ル波形図である。
【図３】任意のデータ・パターンから成る（１、ｋ）変
調符号形式を有するデータ・パルス・ストリームの波形
図である。
【図４】図３の波形から抽出される２進データのデジタ
ル波形図である。
【図５】本発明の実施例によるデータ検出及び同期回路
のブロック図である。
【図６】本発明による検出回路の論理図である。
【図７】本発明による位相誤差予測器の論理図である。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】記憶媒体から読み出されるデータをクロッ
    ク信号に同期させる方法において、前記両者間の位相誤
    差を予測し、予測される位相誤差を修正し、読み出され
    るデータは（１、ｋ）変調符号化され、前記方法は、 ピークを検出し、 検出ピークの極性を決定し、 検出ピークより２時間周期前に取得される第１の検出デ
    ータ値を記憶し、 第１のデータ値及び検出ピークの極性に基づき検出ピー
    クの１時間周期前における第１の期待信号振幅を予測
    し、 検出ピークの１時間周期前に取得される第１の信号振幅
    サンプルを記憶し、 第１の検出データ値に基づき第１のスロープ・ファクタ
    を決定し、 第１のスロープ・ファクタに第１の期待信号振幅と第１
    の信号振幅サンプルの間の差を乗算して、第１の位相誤
    差を予測し、 検出ピークの２時間周期後に取得される第２の検出デー
    タ値を記憶し、 第２の検出データ値及び検出ピークの極性に基づき、検
    出ピークの１時間周期後の第２の期待信号振幅を予測
    し、 検出ピークの１時間周期後に取得される第２の信号振幅
    サンプルを記憶し、 第２の検出データ値に基づき、第２のスロープ・ファク
    タを決定し、 第２のスロープ・ファクタに第２の期待信号振幅と第２
    の信号振幅サンプルの間の差を乗算して、第２の位相誤
    差を予測し、 第１及び第２の位相誤差の関数としてクロックを調整す
    ることを特徴とする方法。
  2. 【請求項２】検出ピーク及び第１及び第２のデータ・サ
    ンプルがアナログ信号であることを特徴とする請求項１
    記載の方法。
  3. 【請求項３】検出ピーク及び第１及び第２のサンプルを
    デジタル値に変換することを特徴とする請求項２記載の
    方法。
  4. 【請求項４】検出ピーク及び第１及び第２のデータ・サ
    ンプルを等価することを特徴とする請求項２記載の方
    法。
  5. 【請求項５】検出ピーク及び第１及び第２のデータ・サ
    ンプルのデジタル値を等価することを特徴とする請求項
    ３記載の方法。
  6. 【請求項６】データ・パルスとデータ・クロックとの間
    の位相誤差を予測する装置において、データ・パルスは
    変調符号化され、各データ・パルスは少なくとも単一の
    論理０を伴い、交互のデータ・パルスは反対の極性を有
    し、変調符号化データはデータ・クロックに同期され、
    前記装置は、 変調符号化データのサンプルを受信し、変調符号の各サ
    ンプルを所定の電圧と比較して第１のデータ・パルスを
    検出する検出器手段を含み、第１の検出データ・パルス
    の極性は変調符号化データの以前に検出されたデータ・
    パルスの極性により決定され、変調符号の４つの他のサ
    ンプルの関数で示され、第１のサンプルは第１の検出デ
    ータ・パルスの２時間周期前に取得され、第２のサンプ
    ルは第１の検出データ・パルスの１時間周期前に取得さ
    れ、第３のサンプルは第１の検出データ・パルスの１時
    間周期後に取得され、第４のサンプルは第１の検出デー
    タ・パルスの２時間周期後に取得され、 前記検出器手段に結合される位相誤差予測器手段を含
    み、該手段は第１の予測誤差と第２の予測誤差を加算す
    ることにより第１の検出データ・パルスとデータ・クロ
    ックとの間の位相誤差を決定し、第１の予測誤差は検出
    データ・パルスの１時間周期前における変調符号化デー
    タの第１の期待電圧と第２のサンプルとの間の差を計算
    することにより決定され、第１の予測誤差は検出ピーク
    の極性と一致するように極性補償され、更に第１のスロ
    ープ・ファクタと乗算され、第１のスロープ・ファクタ
    は検出データ・パルスの２時間周期前に検出されるデー
    タの関数であり、第２の予測誤差は検出データ・パルス
    の１時間周期後における変調符号化データの第２の期待
    電圧と第３のサンプルとの間の差を計算することにより
    決定され、第２の予測誤差は第１の検出データ・パルス
    の極性と一致するように極性補償され、更に第２のスロ
    ープ・ファクタと乗算され、第２のスロープ・ファクタ
    は検出データ・パルスの２時間周期後に検出されるデー
    タの関数であることを特徴とする装置。
  7. 【請求項７】各サンプルはデータ・クロックに参照され
    ることを特徴とする請求項６記載の装置。
  8. 【請求項８】検出器手段に結合されるアナログ・デジタ
    ル変換器を含み、該変換器は変調符号化データを受信
    し、変調符号化データのサンプルを前記検出器手段に提
    供することを特徴とする請求項７記載の装置。
  9. 【請求項９】変調符号の各サンプルは少なくとも５ビッ
    トにより表されることを特徴とする請求項８記載の装
    置。
  10. 【請求項１０】前記アナログ・デジタル変換器に結合さ
    れる等価器を含むことを特徴とする請求項９記載の装
    置。
  11. 【請求項１１】磁気テープから変調符号化データを読み
    出すための磁気テープ・ヘッドを含み、磁気テープ・ヘ
    ッドの出力が前記等価器に結合されることを特徴とする
    請求項８記載の装置。
JP4114490A 1991-07-01 1992-05-07 変調符号化デ―タをデ―タ・クロックに同期させる方法、位相誤差推定装置及びディジタル位相誤差推定装置 Expired - Lifetime JP2500035B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US724296 1991-07-01
US07/724,296 US5216554A (en) 1991-07-01 1991-07-01 Digital phase error estimator

Publications (2)

Publication Number Publication Date
JPH05128737A true JPH05128737A (ja) 1993-05-25
JP2500035B2 JP2500035B2 (ja) 1996-05-29

Family

ID=24909858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4114490A Expired - Lifetime JP2500035B2 (ja) 1991-07-01 1992-05-07 変調符号化デ―タをデ―タ・クロックに同期させる方法、位相誤差推定装置及びディジタル位相誤差推定装置

Country Status (3)

Country Link
US (1) US5216554A (ja)
EP (1) EP0521646A1 (ja)
JP (1) JP2500035B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449306B1 (ko) * 2001-01-17 2004-09-18 샤프 가부시키가이샤 위상 보정 회로 및 그것을 이용한 디스크 재생 장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2692420A1 (fr) * 1992-06-11 1993-12-17 Sgs Thomson Microelectronics Procédé et dispositif d'asservissement en fréquence et phase d'un oscillateur.
US5359631A (en) * 1992-09-30 1994-10-25 Cirrus Logic, Inc. Timing recovery circuit for synchronous waveform sampling
US5295128A (en) * 1992-10-28 1994-03-15 International Business Machines Corporation Clock controller employing a discrete time control loop method for clocking data in an asynchronous channel
US5424881A (en) 1993-02-01 1995-06-13 Cirrus Logic, Inc. Synchronous read channel
JP3355690B2 (ja) * 1993-03-31 2002-12-09 ソニー株式会社 クロック再生装置
FR2703534A1 (fr) * 1993-03-31 1994-10-07 Cit Alcatel Dispositif de contrôle numérique d'un oscillateur numérique variable.
US5606581A (en) * 1994-03-17 1997-02-25 Myers; Glen A. Method and apparatus for the cancellation of interference in electrical systems
JP3787790B2 (ja) * 1994-03-25 2006-06-21 富士通株式会社 タイミング再生回路及びディジタル伝送用受信回路
US5619542A (en) * 1994-08-30 1997-04-08 Motorola, Inc. Device and method for efficient timing estimation in a digital receiver
JPH08138324A (ja) * 1994-11-11 1996-05-31 Fujitsu Ltd Ｅｐｒ４信号の位相差検出回路
US5504790A (en) * 1994-12-09 1996-04-02 Conner Peripherals, Inc. Digital data phase detector
JP3403849B2 (ja) * 1995-03-17 2003-05-06 富士通株式会社 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路
US5774508A (en) * 1996-01-02 1998-06-30 Motorola, Inc. Data synchronizer phase detector and method of operation thereof
JPH09266499A (ja) * 1996-01-26 1997-10-07 Oki Electric Ind Co Ltd デジタル復調回路、最大値検出回路及び受信装置
US5805619A (en) * 1996-02-16 1998-09-08 Swan Magnetics, Inc. Method and apparatus for sampled-data partial-response signal timing error detector having zero self-noise
GB2330505B (en) * 1996-07-22 2001-02-07 Seagate Technology Phase detector estimator
US6324225B1 (en) * 1997-12-22 2001-11-27 Stmicroelectronics, Inc. Timing recovery for data sampling of a detector
US6529460B1 (en) 1998-01-31 2003-03-04 Seagate Technology Llc Detection of pulse peak instance and amplitude in a storage drive
US6185174B1 (en) * 1998-01-31 2001-02-06 Seagate Technology Llc Disk drive system having hybrid analog/digital pulse peak instance/amplitude data detection channels
KR100459879B1 (ko) * 1998-04-20 2005-01-15 삼성전자주식회사 비선형 신호 수신기
US7889818B2 (en) * 2006-11-14 2011-02-15 Samsung Electronics Co., Ltd. Method and apparatus for controlling sampling of signals produced in relation to stored data
JP4829088B2 (ja) * 2006-12-07 2011-11-30 オンセミコンダクター・トレーディング・リミテッド 信号処理回路
DE102007008383A1 (de) * 2007-02-21 2008-08-28 Robert Bosch Gmbh Steuergerät für den Personenschutz und Verfahren zur Ansteuerung von Mitteln zum Personenschutz

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4333060A (en) * 1980-07-10 1982-06-01 E-Systems, Inc. Phase locked loop for recovering data bit timing
US4577240A (en) * 1982-11-15 1986-03-18 Digital Engineering, Ltd. Multiple zone multiple disk video recording system
US4724495A (en) * 1982-11-15 1988-02-09 Hedberg David J Digital formatter, controller, and head assembly for video disk recording system, and method
US4633488A (en) * 1984-11-13 1986-12-30 Digital Equipment Corporation Phase-locked loop for MFM data recording
US4633193A (en) * 1985-12-02 1986-12-30 At&T Bell Laboratories Clock circuit synchronizer using a frequency synthesizer controlled by a frequency estimator
FR2593341B1 (fr) * 1986-01-20 1988-03-04 Alcatel Thomson Faisceaux Dispositif de recuperation de rythme
FR2604318B1 (fr) * 1986-09-23 1989-03-31 Thomson Csf Procede et dispositif de synchronisation symbole et leur application a la demodulation symbole de messages numeriques
US4768208A (en) * 1987-03-09 1988-08-30 Motorola, Inc. Mid-symbol sampling timing estimator
JPS63252014A (ja) * 1987-04-08 1988-10-19 Kokusai Denshin Denwa Co Ltd <Kdd> 位相同期方式
DE3851424T2 (de) * 1987-12-24 1995-01-19 Nippon Electric Co Trägerrückgewinnungsschaltung eines Demodulators für verschobene quaternäre Phasenumtastung.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449306B1 (ko) * 2001-01-17 2004-09-18 샤프 가부시키가이샤 위상 보정 회로 및 그것을 이용한 디스크 재생 장치

Also Published As

Publication number Publication date
EP0521646A1 (en) 1993-01-07
JP2500035B2 (ja) 1996-05-29
US5216554A (en) 1993-06-01

Similar Documents

Publication Publication Date Title
JP2500035B2 (ja) 変調符号化デ―タをデ―タ・クロックに同期させる方法、位相誤差推定装置及びディジタル位相誤差推定装置
EP3048729B1 (en) Clock and data recovery employing piece-wise estimation of the derivative of the frequency
US4504872A (en) Digital maximum likelihood detector for class IV partial response
US5502711A (en) Dual digital phase locked loop clock channel for optical recording
US4626933A (en) Method and apparatus for qualifying data
KR20090128728A (ko) 주파수 검출기 및 이를 포함하는 위상 동기 루프
EP0681771A1 (en) Gain control circuit for synchronous waveform sampling
US5315284A (en) Asynchronous digital threshold detector for a digital data storage channel
US5465059A (en) Method and apparatus for timing acquisition of partial response class IV signaling
US4520408A (en) Clock signal synchronization apparatus and method for decoding self-clocking encoded data
JPH05198098A (ja) ディジタル式ピーク検知器及びピーク位置予測方法
US5892631A (en) Method and an arrangement for detecting state transitions in a read signal during a bit cell timing window
US6580775B1 (en) Method of detecting frequency of digital phase locked loop
KR100398879B1 (ko) 입력신호의 영점교차 특성을 이용한 위상오차 검출장치
EP0206221B1 (en) Apparatus for recording and reproducing digital signal
US6304071B1 (en) Phase detector that samples a read signal at sampling points and delay
EP0343670B1 (en) Data demodulation apparatus
EP0300826B1 (en) Digital data detector
CA1241110A (en) Apparatus for recording and reproducing digital signal
US4219851A (en) Group coded recording data recovery system
KR0155586B1 (ko) 임계 전이 시간의 비동기 검출 방법 및 비동기 디지탈 임계치 검출기
EP0546851B1 (en) Digital data detector
JPH10243032A (ja) 情報検出装置および方法
JP2942696B2 (ja) 光ディスクからのデータ再生システム
JPH07262708A (ja) 位相同期回路