JPH05129452A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JPH05129452A
JPH05129452A JP29146191A JP29146191A JPH05129452A JP H05129452 A JPH05129452 A JP H05129452A JP 29146191 A JP29146191 A JP 29146191A JP 29146191 A JP29146191 A JP 29146191A JP H05129452 A JPH05129452 A JP H05129452A
Authority
JP
Japan
Prior art keywords
film
contact hole
refractory metal
insulating film
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29146191A
Other languages
Japanese (ja)
Inventor
Akira Ando
亮 安東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP29146191A priority Critical patent/JPH05129452A/en
Publication of JPH05129452A publication Critical patent/JPH05129452A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 歩留まりの良い半導体装置の製造方法を得
る。 【構成】 p型シリコン基板1の主表面の第1の絶縁膜
5,6にコンタクトホール7を設け、このウエハの上に
タングステン膜8を形成し、少なくとも第1の絶縁膜上
のタングステン膜8中にAsイオン12を注入し、少な
くとも第1の絶縁膜上のタングステン膜8をエッチング
して除去する。 【効果】 イオン注入によりタングステン膜のグレイン
が打ち砕かれて微細な粒子となるので、タングステン膜
エッチング除去時の残渣の発生が少なくなり、歩留まり
の良い半導体装置が得られる。
(57) [Abstract] [Purpose] To obtain a method for manufacturing a semiconductor device with a high yield. A contact hole 7 is formed in the first insulating films 5 and 6 on the main surface of the p-type silicon substrate 1, a tungsten film 8 is formed on this wafer, and a tungsten film 8 on at least the first insulating film 8 is formed. As ions 12 are injected into the inside, and at least the tungsten film 8 on the first insulating film is etched and removed. [Effect] Since the grains of the tungsten film are crushed by the ion implantation to form fine particles, the generation of residues when removing the tungsten film by etching is reduced, and a semiconductor device with a good yield can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関し、特に多層配線構造を有し、各配線間を
接続するコンタクトホールの改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to improvement of a contact hole having a multi-layer wiring structure and connecting each wiring.

【0002】[0002]

【従来の技術】従来の多層配線構造のコンタクトホール
の一例として、アルミ配線と不純物拡散層または多結晶
シリコン膜配線等を接続するコンタクトホールを例とし
て説明する。近年、微細化にともないコンタクトホール
の幅は小さく、その深さは深くなり、深さ/幅=アスペ
クト比とすると、アスペクト比が益々大きくなりコンタ
クトホール内にアルミが入らなくなってきたため、コン
タクトホールを多結晶シリコン膜またはタングステン膜
などで埋め込む方法が採用されて来ている。例えば特開
昭61−3404号公報にはコンタクトホールを開孔
し、多結晶シリコン膜を堆積したのち余分の部分の多結
晶シリコン膜を熱酸化により酸化物に変換した後除去す
ることにより、コンタクトホール内を多結晶シリコン膜
で埋め込む方法が示されている。また、素子分離用とし
てシリコン基板に設けた溝を埋める方法として酸化物と
多結晶シリコン膜を用いたものは特開昭60−1546
38号公報に示され、タングステン、モリブデンの酸化
物を用いたものは特開昭60−158643号公報に示
されている。
2. Description of the Related Art As an example of a conventional contact hole having a multilayer wiring structure, a contact hole for connecting an aluminum wiring to an impurity diffusion layer or a polycrystalline silicon film wiring will be described. In recent years, with the miniaturization, the width of the contact hole has become smaller and the depth has become deeper. When the depth / width = aspect ratio, the aspect ratio becomes larger and larger, and aluminum cannot enter the contact hole. A method of filling with a polycrystalline silicon film or a tungsten film has been adopted. For example, in Japanese Patent Laid-Open No. 61-3404, a contact hole is opened, a polycrystalline silicon film is deposited, and then an excess portion of the polycrystalline silicon film is converted into an oxide by thermal oxidation and then removed to remove the contact. A method of filling the inside of the hole with a polycrystalline silicon film is shown. Further, as a method for filling a groove provided in a silicon substrate for element isolation, a method using an oxide and a polycrystalline silicon film is disclosed in JP-A-60-1546.
No. 38, which uses oxides of tungsten and molybdenum is disclosed in JP-A-60-158643.

【0003】図9〜図16は、タングステン(W)膜を
用いてコンタクトホールを埋め込む方法の従来の半導体
装置の製造方法を製造工程順に示す断面図である。図9
において、1はP型シリコン基板、2はP型シリコン基
板1の一主面上に形成されたフィールド酸化膜、3はフ
ィールド酸化膜2を貫通してP型シリコン基板1上に形
成されたN+ 不純物拡散層、4はフィールド酸化膜2の
上に形成されたゲート電極または配線となる多結晶シリ
コン膜、5はCVD法により1〜4から成るウエハ上に
形成されたノンドープ酸化シリコン膜、6はCVD法に
よりノンドープ酸化シリコン膜5上に形成されたBPS
G膜である。そして、BPSG膜6を熱処理することに
よりリフローしたのち、レジスト(図示せず)をマスク
にBPSG膜6およびノンドープ酸化シリコン膜5を異
方性ドライエッチングすることによりコンタクトホール
7を形成する。このコンタクトホール7の幅は0.8μ
m、その深さは1μm程度である。次に、図10に示す
ように六フッ化タングステン(WF6)ガスと水素(H
2)ガスを用い温度約450℃、約10Torr程度の
真空状態でCVD法によりタングステン膜8を膜厚約1
μm堆積する。この時、タングステン膜8は堆積時の温
度により図10に示すように一部がグレイン(粗粒)化
する。グレインは電子顕微鏡で観察することができ、当
然生成条件によるグレインサイズは約0.5〜1μm程
度になる。特に、厚み方向に大きく成長する。しかる
後、図11に示すように微量の酸素を含んだ六フッ化イ
オウ(SF6)ガスを用いてタングステン膜8をプラズ
マ異方性ドライエッチングすることにより、コンタクト
ホール7内にタングステン膜8を形成する。この時、前
述のタングステン膜8のグレインにより約0.1〜0.
3μm程度の微細なタングステン膜8の残渣9がBPS
G膜6上に発生する。次に、図12に示すようにスパッ
タ法を用いてアルミ配線10を施し、タングステン膜8
と接続する。
9 to 16 are cross-sectional views showing, in the order of manufacturing steps, a conventional method of manufacturing a semiconductor device in which a contact hole is filled with a tungsten (W) film. Figure 9
1 is a P-type silicon substrate, 2 is a field oxide film formed on one main surface of the P-type silicon substrate 1, and 3 is an N formed on the P-type silicon substrate 1 by penetrating the field oxide film 2. + Impurity diffusion layer, 4 is a polycrystalline silicon film formed on the field oxide film 2 to be a gate electrode or wiring, 5 is a non-doped silicon oxide film formed on a wafer made of 1 to 4 by a CVD method, 6 Is a BPS formed on the non-doped silicon oxide film 5 by the CVD method.
It is a G film. Then, the BPSG film 6 is heat-treated for reflow, and then the contact hole 7 is formed by anisotropically dry-etching the BPSG film 6 and the non-doped silicon oxide film 5 using a resist (not shown) as a mask. The width of this contact hole 7 is 0.8μ
m, and the depth is about 1 μm. Next, as shown in FIG. 10, tungsten hexafluoride (WF6) gas and hydrogen (H
2) A tungsten film 8 having a film thickness of about 1 is formed by a CVD method in a vacuum state of about 10 Torr at a temperature of about 450 ° C. using a gas.
μm is deposited. At this time, the tungsten film 8 is partially turned into grains (coarse grains) depending on the temperature at the time of deposition, as shown in FIG. Grain can be observed with an electron microscope, and naturally the grain size is about 0.5 to 1 μm depending on the generation conditions. In particular, it grows greatly in the thickness direction. Thereafter, as shown in FIG. 11, the tungsten film 8 is plasma anisotropic dry-etched using sulfur hexafluoride (SF6) gas containing a small amount of oxygen to form the tungsten film 8 in the contact hole 7. To do. At this time, about 0.1 to 0.
The residue 9 of the fine tungsten film 8 of about 3 μm is BPS.
It occurs on the G film 6. Next, as shown in FIG. 12, an aluminum wiring 10 is formed by a sputtering method, and a tungsten film 8 is formed.
Connect with.

【0004】[0004]

【発明が解決しようとする課題】従来の半導体装置は以
上のように構成され且つ製造されているので、タングス
テン膜8の残渣9により上層のアルミ配線10が断線ま
たはショートしやすい。またタングステン膜8の生成条
件によっては図13に示すようにコンタクトホール7内
を完全に埋め込むことができず、タングステン膜8内に
空洞11が形成される場合がある。この場合、当然なが
ら異方性ドライエッチングを行うと図14に示すように
空洞11が大きくなる。空洞11はタングステン膜8の
生成温度が高く、生成スピードが速い場合、コンタクト
ホール7がネガティブスロープになった場合などに発生
しやすい。この空洞11の発生を防ぐためには図15に
示すように、コンタクトホール形成時にフッ化水素酸溶
液を用いたWetエッチング+異方性ドライエッチング
を行うことによりその上部を大きくしたコンタクトホー
ル7Aを開孔すればよいが、タングステン膜8を異方性
ドライエッチングした際、図16に示すようにコンタク
トホール7A内に厚さが均一になるように精度よくタン
グステン膜8を残すことができないので配線が難しく、
また当然タングステン膜8の残渣9も発生するので上層
のアルミ配線が断線またはショートしやすく、歩留りが
悪くなる等の問題点があった。
Since the conventional semiconductor device is constructed and manufactured as described above, the upper layer aluminum wiring 10 is easily broken or short-circuited by the residue 9 of the tungsten film 8. Further, depending on the conditions for forming the tungsten film 8, the inside of the contact hole 7 cannot be completely filled, as shown in FIG. 13, and a cavity 11 may be formed in the tungsten film 8. In this case, of course, when anisotropic dry etching is performed, the cavity 11 becomes large as shown in FIG. The cavities 11 are likely to occur when the tungsten film 8 has a high generation temperature and a high generation speed, or when the contact hole 7 has a negative slope. In order to prevent the formation of the cavity 11, as shown in FIG. 15, the contact hole 7A whose upper portion is enlarged by performing Wet etching + anisotropic dry etching using a hydrofluoric acid solution at the time of forming the contact hole is opened. Although it is sufficient to form the holes, when the tungsten film 8 is anisotropically dry-etched, the tungsten film 8 cannot be left precisely with a uniform thickness in the contact hole 7A as shown in FIG. Difficult,
In addition, since the residue 9 of the tungsten film 8 is naturally generated, there is a problem that the upper aluminum wiring is easily broken or short-circuited, and the yield is deteriorated.

【0005】この発明はこのような問題点を解決するた
めになされたもので高融点金属膜の残渣が少なく、また
高融点金属膜をほぼ完全にコンタクトホール内に埋め込
んだ半導体装置およびその製造方法を提供することを目
的とする。
The present invention has been made in order to solve the above problems and has a small amount of residue of a refractory metal film, and a semiconductor device in which a refractory metal film is almost completely buried in a contact hole, and a manufacturing method thereof. The purpose is to provide.

【0006】[0006]

【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半導体基板の一主面上の第1の絶縁膜
にコンタクトホールを設ける工程と、上記第1の絶縁膜
上及び上記コンタクトホール内に高融点金属膜を生成す
る工程と、少なくとも上記第1の絶縁膜上の上記高融点
金属膜中に不純物をイオン注入する工程と、少なくとも
上記第1の絶縁膜上の前記高融点金属膜をエッチングし
て除去する工程とを含むものである。
A method of manufacturing a semiconductor device according to the present invention comprises a step of forming a contact hole in a first insulating film on one main surface of a semiconductor substrate, the step of forming a contact hole on the first insulating film, and the step of forming a contact hole on the first insulating film. A step of forming a refractory metal film in the contact hole; a step of ion-implanting impurities into the refractory metal film at least on the first insulating film; and a step of refractory melting at least on the first insulating film. And a step of removing the metal film by etching.

【0007】また、半導体基板の一主面上の第1の絶縁
膜にコンタクトホールを設ける工程と、上記第1の絶縁
膜上及び上記コンタクトホール内に高融点金属膜を生成
する工程と、上記高融点金属膜上に導電膜を生成する工
程と、上記導電膜をエッチングして除去することによ
り、少なくとも上記第1の絶縁膜上の上記高融点金属膜
を露出させる工程と、上記高融点金属膜中に不純物をイ
オン注入する工程と、少なくとも上記第1の絶縁膜上の
上記高融点金属膜をエッチングして除去する工程とを含
むものである。
Further, a step of forming a contact hole in the first insulating film on the one main surface of the semiconductor substrate, a step of forming a refractory metal film on the first insulating film and in the contact hole, A step of forming a conductive film on the refractory metal film; a step of etching and removing the conductive film to expose at least the refractory metal film on the first insulating film; It includes a step of ion-implanting impurities into the film and a step of etching and removing at least the refractory metal film on the first insulating film.

【0008】また、半導体基板の一主面上の第1の絶縁
膜にコンタクトホールを設ける工程と、上記第1の絶縁
膜上及び上記コンタクトホール内に高融点金属膜を生成
する工程と、上記第2の絶縁膜をエッチングして除去す
ることにより、少なくとも上記第1の絶縁膜上の上記高
融点金属膜を露出させる工程と、上記高融点金属膜中に
不純物をイオン注入する工程と、少なくとも上記第1の
絶縁膜上の上記高融点金属膜をエッチングして除去する
工程とを含むものである。
Further, a step of forming a contact hole in the first insulating film on the one main surface of the semiconductor substrate, a step of forming a refractory metal film on the first insulating film and in the contact hole, Etching the second insulating film to remove at least the refractory metal film on the first insulating film; and implanting impurities into the refractory metal film. And a step of etching and removing the refractory metal film on the first insulating film.

【0009】また、この発明に係る半導体装置は、半導
体基板の一主面上に形成された第1の絶縁膜と、この第
1の絶縁膜の所定位置に形成されたコンタクトホール
と、このコンタクトホール内に堆積された高融点金属膜
と、この高融点金属膜の上に部分的に形成された導電膜
とを備えたものである。
Further, in the semiconductor device according to the present invention, the first insulating film formed on one main surface of the semiconductor substrate, the contact hole formed at a predetermined position of the first insulating film, and the contact The high melting point metal film deposited in the hole and the conductive film partially formed on the high melting point metal film are provided.

【0010】また、半導体基板の一主面上に形成された
第1の絶縁膜と、この第1の絶縁膜の所定位置に形成さ
れたコンタクトホールと、このコンタクトホール内に堆
積された高融点金属膜と、この高融点金属膜の上に部分
的に形成された第2の絶縁膜とを備えたものである。
Further, a first insulating film formed on one main surface of the semiconductor substrate, a contact hole formed at a predetermined position of the first insulating film, and a high melting point deposited in the contact hole. A metal film and a second insulating film partially formed on the refractory metal film are provided.

【0011】[0011]

【作用】この発明においては、高融点金属膜をエッチン
グして除去する前に、この高融点金属膜に不純物をイオ
ン注入する。これにより、高融点金属膜がアモロファス
状態になり、高融点金属膜をエッチングして除去する際
の高融点金属膜の残渣を少なくすることができる。
In the present invention, impurities are ion-implanted into the refractory metal film before the refractory metal film is removed by etching. As a result, the refractory metal film is brought into an amorophous state, and the residue of the refractory metal film when the refractory metal film is removed by etching can be reduced.

【0012】また、高融点金属膜をエッチング除去する
前に、高融点金属膜上に導電膜を生成し、この導電膜を
エッチングして除去し、少なくとも第1の絶縁上の高融
点金属膜を露出した後この高融点金属膜に不純物をイオ
ン注入する。これにより、高融点金属膜がアモロファス
状態となり、高融点金属膜をエッチングして除去する際
の高融点金属膜の残渣を少なくすることができ、また空
洞を生じることなく高融点金属膜をコンタクトホール内
に精度良く埋めることができる。
Before etching away the refractory metal film, a conductive film is formed on the refractory metal film, and the conductive film is etched and removed to remove at least the refractory metal film on the first insulation. After the exposure, impurities are ion-implanted into the refractory metal film. As a result, the refractory metal film becomes an amorphous state, the residue of the refractory metal film when etching and removing the refractory metal film can be reduced, and the refractory metal film can be formed without contact with the contact hole. It can be filled in accurately.

【0013】また、高融点金属膜をエッチング除去する
前に、高融点金属膜上に第2の絶縁膜を生成し、この第
2の絶縁膜をエッチングして除去し、少なくとも第1の
絶縁上の高融点金属膜を露出した後この高融点金属膜に
不純物をイオン注入する。これにより、高融点金属膜が
アモロファス状態となり、高融点金属膜をエッチングし
て除去する際の高融点金属膜の残渣を少なくすることが
でき、また空洞を生じることなく高融点金属膜をコンタ
クトホール内に精度良く埋めることができる。
Before removing the refractory metal film by etching, a second insulating film is formed on the refractory metal film, and the second insulating film is etched and removed to remove at least the first insulating film. After the refractory metal film is exposed, impurities are ion-implanted into the refractory metal film. As a result, the refractory metal film becomes an amorphous state, the residue of the refractory metal film when etching and removing the refractory metal film can be reduced, and the refractory metal film can be formed without contact with the contact hole. It can be filled in accurately.

【0014】また、コンタクトホールの埋め込み層を導
電膜と高融点金属膜の多層膜とする。これにより精度良
く埋め込まれた高融点金属膜を持つコンタクトホールが
得られる。
Further, the contact hole burying layer is a multilayer film of a conductive film and a refractory metal film. As a result, a contact hole having a refractory metal film embedded with high precision can be obtained.

【0015】また、コンタクトホールの埋め込み層を第
2の絶縁膜と高融点金属膜の多層膜とする。これにより
精度良く埋め込まれた高融点金属膜を持つコンタクトホ
ールが得られる。
Further, the buried layer of the contact hole is a multi-layer film of the second insulating film and the refractory metal film. As a result, a contact hole having a refractory metal film embedded with high precision can be obtained.

【0016】[0016]

【実施例】以下、この発明の諸実施例を図1〜ず8につ
いて説明する。なお、各図において、図9〜図16と対
応する部分には同一符号を付して説明する。 実施例1.図1及び図2はこの発明の一実施例を製造工
程順に示す断面図である。図1において、先ず従来と同
様に、半導体基板例えばP型シリコン基板1の一主面上
にフィールド酸化膜2、N+ 不純物拡散層3、多結晶シ
リコン膜4、ノンドープ酸化シリコン膜5、このノンド
ープ酸化シリコン膜5と共に第1の絶縁膜を構成するB
PSG膜6を順次形成し、コンタクトホール7を開孔す
る。次に高融点金属膜例えばタングステン膜8を例えば
約1μmの厚さで堆積する。しかる後、不純物例えば砒
素(As)のイオン12を例えば5E15cm2、80
KeVの条件でイオン注入技術を用いてタングステン膜
8中に注入する。この際、タングステン膜8のグレイン
はAsイオン12に打ち砕かれ極めて小さい粒子状態
(アモロファス状態)になる。次に、図2に示すように
六フッ化イオウガスを用いてタングステン膜8を異方性
ドライエッチングし、コンタクトホール7内にタングス
テン膜8の埋めこみ層を形成する。次にアルミ配線10
を施し、タングステン膜8と接続する。
Embodiments of the present invention will be described below with reference to FIGS. In each figure, portions corresponding to those in FIGS. 9 to 16 are designated by the same reference numerals and described. Example 1. 1 and 2 are sectional views showing an embodiment of the present invention in the order of manufacturing steps. In FIG. 1, first, as in the conventional case, a field oxide film 2, an N + impurity diffusion layer 3, a polycrystalline silicon film 4, a non-doped silicon oxide film 5, and a non-doped silicon oxide film 5 are formed on one main surface of a semiconductor substrate such as a P-type silicon substrate 1. B constituting the first insulating film together with the silicon oxide film 5
The PSG film 6 is sequentially formed, and the contact hole 7 is opened. Next, a refractory metal film, for example, a tungsten film 8 is deposited to a thickness of, for example, about 1 μm. After that, impurities 12 such as arsenic (As) 12 are added to, for example, 5E15 cm 2, 80.
It is implanted into the tungsten film 8 by using the ion implantation technique under the condition of KeV. At this time, the grains of the tungsten film 8 are crushed by the As ions 12 to be in an extremely small particle state (amorphophass state). Next, as shown in FIG. 2, the tungsten film 8 is anisotropically dry-etched using sulfur hexafluoride gas to form a buried layer of the tungsten film 8 in the contact hole 7. Next, aluminum wiring 10
And is connected to the tungsten film 8.

【0017】このように本実施例では、粒子の極めて小
さいアモロファス状態のタングステン膜8をエッチング
するため、タングステン膜8の残渣9が極めて発生しに
くく、アルミ配線10のパターニングが良くなる。
As described above, in this embodiment, since the tungsten film 8 in the amorphofus state in which the particles are extremely small is etched, the residue 9 of the tungsten film 8 is extremely unlikely to occur, and the patterning of the aluminum wiring 10 is improved.

【0018】実施例2.図3〜図5はこの発明の他の実
施例を製造工程順に示す断面図である。図3において、
先ず従来と同様に、P型シリコン基板1の一主面上にフ
ィールド酸化膜2、N+ 不純物拡散層3、多結晶シリコ
ン膜4、ノンドープ酸化シリコン膜5、BPSG膜6を
順次形成する。次に、レジスト(図示せず)をマスクに
BPSG膜6の一部約1/3の膜厚分をフッ化水素酸溶
液でエッチングしたのち、残りの酸化膜を異方性ドライ
エッチングし、コンタクトホール7Aを開孔する。次に
タングステン膜8を例えば約1μmの厚さで堆積する。
次に、タングステン膜8上にこれよりエッチングレート
の遅い導電膜例えばリンをドープした多結晶シリコン膜
13をシランガスを用いて減圧CVD法により例えば約
0.6μm程度堆積する。次に、図4に示すように多結
晶シリコン膜13を六フッ化イオウガスを用いて異方性
ドライエッチングし、タングステン膜8を露出させる。
この時、コンタクトホール7Aの上部には多結晶シリコ
ン膜13の一部が残る。次に、実施例1と同様にイオン
注入技術を用いてAsイオン12をタングステン膜8中
に注入する。次に、図5に示すように、タングステン膜
8をエッチングし、コンタクトホール7A内をタングス
テン膜8で埋める。この時、コンタクトホール7Aの上
部には多結晶シリコン膜13が残る場合がある。次に、
アルミ配線10を施し、タングステン膜8と接続する。
Example 2. 3 to 5 are sectional views showing another embodiment of the present invention in the order of manufacturing steps. In FIG.
First, as in the conventional case, the field oxide film 2, the N + impurity diffusion layer 3, the polycrystalline silicon film 4, the non-doped silicon oxide film 5, and the BPSG film 6 are sequentially formed on one main surface of the P-type silicon substrate 1. Next, using a resist (not shown) as a mask, a part of the BPSG film 6 having a thickness of about 1/3 is etched with a hydrofluoric acid solution, and then the remaining oxide film is anisotropically dry-etched to form a contact. Open the hole 7A. Next, the tungsten film 8 is deposited to a thickness of, for example, about 1 μm.
Next, a conductive film having a slower etching rate than that, for example, a polycrystalline silicon film 13 doped with phosphorus is deposited on the tungsten film 8 by a low pressure CVD method using silane gas to have a thickness of, for example, about 0.6 μm. Next, as shown in FIG. 4, the polycrystalline silicon film 13 is anisotropically dry-etched using sulfur hexafluoride gas to expose the tungsten film 8.
At this time, a part of the polycrystalline silicon film 13 remains above the contact hole 7A. Then, As ions 12 are implanted into the tungsten film 8 by using the ion implantation technique as in the first embodiment. Next, as shown in FIG. 5, the tungsten film 8 is etched to fill the contact hole 7A with the tungsten film 8. At this time, the polycrystalline silicon film 13 may remain above the contact hole 7A. next,
Aluminum wiring 10 is formed and connected to the tungsten film 8.

【0019】この時、当然コンタクトホール7Aの垂直
部分すなわち異方性ドライエッチングされた部分の厚み
は、従来(図13,図14)の約3/4程度になってい
るため前述のようなタングステン膜8の空洞は発生しに
くい。また、多結晶シリコン膜13の生成は約600℃
で行われる。この時、タングステン膜8のグレインは成
長し堆積時より大きくなる。したがって、イオン注入に
よりグレインを砕くことは有効である。また、多結晶シ
リコン膜13を堆積する変わりに、タングステン膜8を
厚く堆積させた場合は、コンタクトホール7Aを埋める
ことができるかもしれないが、タングステン膜8のグレ
インは大きくなるし、膜厚の厚い場合はそのグレインを
すべて打ち砕くことは困難である。多結晶シリコン膜1
3の方がタングステン膜8よりグレインが成長しにく
く、また溝中への埋めこみも容易である。したがって、
コンタクトホール7A内の埋めこみはタングステン膜8
のみより、タングステン膜8と多結晶シリコン膜13の
多層膜を用いる方が良い。
At this time, naturally, the thickness of the vertical portion of the contact hole 7A, that is, the portion subjected to anisotropic dry etching is about 3/4 that of the conventional case (FIGS. 13 and 14), so that the tungsten as described above is used. The cavity of the film 8 is unlikely to occur. Further, the polycrystalline silicon film 13 is formed at about 600 ° C.
Done in. At this time, the grains of the tungsten film 8 grow and become larger than those at the time of deposition. Therefore, it is effective to break the grains by ion implantation. Further, if the tungsten film 8 is thickly deposited instead of depositing the polycrystalline silicon film 13, the contact hole 7A may be filled, but the grain of the tungsten film 8 becomes large and the thickness of the tungsten film 8 becomes large. If it is thick, it is difficult to crush all the grains. Polycrystalline silicon film 1
In the case of No. 3, the grains are less likely to grow than the tungsten film 8 and the embedding in the groove is easy. Therefore,
The tungsten film 8 is embedded in the contact hole 7A.
It is better to use a multilayer film of the tungsten film 8 and the polycrystalline silicon film 13 rather than only.

【0020】このように本実施例では、タングステン膜
8をエッチングして除去する前に、タングステン膜8の
上に多結晶シリコン膜13を堆積し、この多結晶シリコ
ン膜13を異方性ドライエッチングして少なくともBP
SG膜6上のタングステン膜8を露出した後このタング
ステン膜8にAsイオン12を注入するようにしたの
で、タングステン膜8の残渣9を少なくできると共に、
タングステン膜8の空洞の発生を抑えてタングステン膜
8をコンタクトホール7A内に均一な厚みをもつように
精度良く埋めることができる。
As described above, in this embodiment, the polycrystalline silicon film 13 is deposited on the tungsten film 8 before the tungsten film 8 is removed by etching, and the polycrystalline silicon film 13 is anisotropically dry-etched. And at least BP
Since the As ions 12 are implanted into the tungsten film 8 after the tungsten film 8 on the SG film 6 is exposed, the residue 9 of the tungsten film 8 can be reduced and
It is possible to suppress the generation of voids in the tungsten film 8 and bury the tungsten film 8 in the contact hole 7A with a uniform thickness with high precision.

【0021】実施例3.図6〜図8はこの発明の他の実
施例を製造工程順に示す断面図である。図6において、
先ず従来と同様に、P型シリコン基板1の一主面上にフ
ィールド酸化膜2、N+ 不純物拡散層3、多結晶シリコ
ン膜4、ノンドープ酸化シリコン膜5、BPSG膜6を
順次形成する。次に、レジスト(図示せず)をマスクに
BPSG膜6の一部約1/2の膜厚分をフッ化水素酸溶
液でエッチングしたのち、残りの酸化膜を異方性ドライ
エッチングし、コンタクトホール7Aを開孔する。次に
タングステン膜8を例えば約1μmの厚さで堆積する。
次に、シランガスと酸素ガスを用いて減圧CVD法によ
りタングステン膜8上にこれよりエッチングレートの遅
い絶縁膜例えば酸化シリコン膜14を例えば約0.5μ
m堆積する。次に、酸化シリコン膜14上に液状の酸化
シリコン膜15を塗布し、コンタクトホール7Aの上部
の穴を完全に埋める。次に、図7に示すように酸化シリ
コン膜15および酸化シリコン膜14を異方性ドライエ
ッチングをする。この異方性ドライエッチングは比較的
オバーに行い、コンタクトホール7Aの上部に残る酸化
シリコン膜14はできるだけすくなくする。この異方性
ドライエッチングで酸化シリコン膜14とタングステン
膜8のエッチングレート比は約50倍程度あり、オーバ
ーエッチングの場でも十分タングステン膜8が残る。し
かる後、上記実施例と同様にAsイオン12を注入し、
図8に示すようにタングステン膜8をエッチングしてコ
ンタクトホール7A部分のみに残す。この時、酸化シリ
コン膜14の一部がコンタクトホール7Aの上部に残る
場合がある。次に、アルミ配線10を施し、タングステ
ン膜8と接続する。
Example 3. 6 to 8 are sectional views showing another embodiment of the present invention in the order of manufacturing steps. In FIG.
First, as in the conventional case, the field oxide film 2, the N + impurity diffusion layer 3, the polycrystalline silicon film 4, the non-doped silicon oxide film 5, and the BPSG film 6 are sequentially formed on one main surface of the P-type silicon substrate 1. Next, using a resist (not shown) as a mask, a portion of the BPSG film 6 having a thickness of about ½ is etched with a hydrofluoric acid solution, and then the remaining oxide film is anisotropically dry-etched to make contact. Open the hole 7A. Next, the tungsten film 8 is deposited to a thickness of, for example, about 1 μm.
Next, an insulating film having a slower etching rate, for example, a silicon oxide film 14 is formed on the tungsten film 8 by a low pressure CVD method using silane gas and oxygen gas, for example, about 0.5 μm.
m is deposited. Next, a liquid silicon oxide film 15 is applied on the silicon oxide film 14 to completely fill the holes above the contact holes 7A. Next, as shown in FIG. 7, the silicon oxide film 15 and the silicon oxide film 14 are anisotropically dry-etched. This anisotropic dry etching is performed relatively over, and the silicon oxide film 14 remaining on the contact holes 7A is thinned as much as possible. By this anisotropic dry etching, the etching rate ratio between the silicon oxide film 14 and the tungsten film 8 is about 50 times, and the tungsten film 8 remains sufficiently even in the case of overetching. Then, As ions 12 are implanted in the same manner as in the above embodiment,
As shown in FIG. 8, the tungsten film 8 is etched and left only in the contact hole 7A portion. At this time, part of the silicon oxide film 14 may remain above the contact hole 7A. Next, aluminum wiring 10 is formed and connected to the tungsten film 8.

【0022】このように本実施例では、タングステン膜
8をエッチングして除去する前に、タングステン膜8の
上に酸化シリコン膜14及び15を堆積し、この酸化シ
リコン膜14及び15を異方性ドライエッチングして少
なくともBPSG膜6上のタングステン膜8を露出した
後このタングステン膜8にAsイオン12を注入するよ
うにしたので、タングステン膜8の残渣9を少なくでき
ると共に、タングステン膜8の空洞の発生を抑えてタン
グステン膜8をコンタクトホール7A内に均一な厚みを
もつように精度良く埋めることができる。
As described above, in this embodiment, the silicon oxide films 14 and 15 are deposited on the tungsten film 8 before the tungsten film 8 is removed by etching, and the silicon oxide films 14 and 15 are anisotropically etched. Since at least the tungsten film 8 on the BPSG film 6 is exposed by dry etching and As ions 12 are implanted into the tungsten film 8, the residue 9 of the tungsten film 8 can be reduced and the cavity of the tungsten film 8 can be reduced. By suppressing the generation, the tungsten film 8 can be filled in the contact hole 7A with high accuracy so as to have a uniform thickness.

【0023】実施例4.上記実施例3ではCVD法によ
る酸化シリコン膜14堆積後、液状酸化シリコン化膜1
5を生成したが、逆の順序で生成してもよく、また、コ
ンタクトホール7Aの部分をうめられれば液状の酸化シ
リコン膜15のみでもよい。従って、第2の絶縁膜とし
てはCVD法による酸化シリコン膜14と液状の酸化シ
リコン膜15で構成してもよいし、液状の酸化シリコン
膜15のみで構成してもよい。
Example 4. In the third embodiment, the liquid silicon oxide film 1 is formed after the silicon oxide film 14 is deposited by the CVD method.
5 is generated, but it may be generated in the reverse order, or may be only the liquid silicon oxide film 15 if the portion of the contact hole 7A is filled. Therefore, the second insulating film may be composed of the silicon oxide film 14 and the liquid silicon oxide film 15 formed by the CVD method, or may be composed of only the liquid silicon oxide film 15.

【0024】この様なタングステン膜8上に酸化シリコ
ン膜14を生成する方法は、図8に示すように最終的に
酸化シリコン膜14が残る。したがって、コンタクトホ
ール7Aの開孔時、コンタクトホール7Aの上部の径を
比較的大きくする必要がある。酸化シリコン膜14を使
用する場合も、上記多結晶シリコン膜13と同様に穴埋
め効果がある。
In the method of forming the silicon oxide film 14 on the tungsten film 8 as described above, the silicon oxide film 14 is finally left as shown in FIG. Therefore, when the contact hole 7A is opened, it is necessary to make the diameter of the upper portion of the contact hole 7A relatively large. Even when the silicon oxide film 14 is used, it has the same filling effect as the polycrystalline silicon film 13.

【0025】実施例5.なお上記各実施例では、不純物
のイオン注入としてAsのイオン注入を行った場合につ
いて説明したが、他の不純物のイオン注入でもよく、タ
ングステン膜8のグレインを打ち砕くことができればよ
い。また、タングステン膜8のエッチングは等方性ドラ
イエッチングでもよく、また等方性ドライエッチングと
異方性ドライエッチングの組み合わせでもよい。また、
上記各実施例は高融点金属膜としてタングステン膜を用
いてコンタクトホールを埋める場合に付いて説明した
が、その他の高融点金属膜例えばモリブデン膜でもよい
のはいうまでもない。また、タングステン膜下にチタン
などのバリアメタルを形成しても良い。
Example 5. In each of the above-described embodiments, the case of performing As ion implantation as the impurity ion implantation has been described, but other impurity ion implantation may be used as long as it can crush the grains of the tungsten film 8. The etching of the tungsten film 8 may be isotropic dry etching, or a combination of isotropic dry etching and anisotropic dry etching. Also,
Although each of the above-described embodiments has been described with respect to the case where the tungsten film is used as the refractory metal film to fill the contact hole, it goes without saying that another refractory metal film such as a molybdenum film may be used. Further, a barrier metal such as titanium may be formed under the tungsten film.

【0026】[0026]

【発明の効果】以上のように、この発明によれば、半導
体基板の一主面上の第1の絶縁膜にコンタクトホールを
設ける工程と、上記第1の絶縁膜上及び上記コンタクト
ホール内に高融点金属膜を生成する工程と、少なくとも
上記第1の絶縁膜上の上記高融点金属膜中に不純物をイ
オン注入する工程と、少なくとも上記第1の絶縁膜上の
前記高融点金属膜をエッチングして除去する工程とを含
むので高融点金属膜の残渣が少なくなり、歩留まりのよ
い半導体装置が得られるという効果がある。
As described above, according to the present invention, the step of forming a contact hole in the first insulating film on the one main surface of the semiconductor substrate, and the step of forming the contact hole on the first insulating film and in the contact hole. A step of forming a refractory metal film, a step of implanting impurities into the refractory metal film on at least the first insulating film, and an etching of the refractory metal film on at least the first insulating film. And the step of removing the high melting point metal film is reduced, and a semiconductor device having a high yield can be obtained.

【0027】また、半導体基板の一主面上の第1の絶縁
膜にコンタクトホールを設ける工程と、上記第1の絶縁
膜上及び上記コンタクトホール内に高融点金属膜を生成
する工程と、上記高融点金属膜上に導電膜を生成する工
程と、上記導電膜をエッチングして除去することによ
り、少なくとも上記第1の絶縁膜上の上記高融点金属膜
を露出させる工程と、上記高融点金属膜中に不純物をイ
オン注入する工程と、少なくとも上記第1の絶縁膜上の
上記高融点金属膜をエッチングして除去する工程とを含
むので、高融点金属膜の残渣が少なくなり、また空洞を
生じることなく高融点金属膜をコンタクトホール内に精
度良く埋められるため配線が容易となり、一段と歩留ま
りのよい半導体装置が得られるという効果がある。
Further, a step of forming a contact hole in the first insulating film on the one main surface of the semiconductor substrate, a step of forming a refractory metal film on the first insulating film and in the contact hole, A step of forming a conductive film on the refractory metal film; a step of etching and removing the conductive film to expose at least the refractory metal film on the first insulating film; Since the step of ion-implanting impurities into the film and the step of removing at least the refractory metal film on the first insulating film by etching are included, the residue of the refractory metal film is reduced and a cavity is formed. Since the refractory metal film can be filled in the contact hole with high accuracy without being generated, wiring is facilitated, and a semiconductor device with a higher yield can be obtained.

【0028】また、半導体基板の一主面上の第1の絶縁
膜にコンタクトホールを設ける工程と、上記第1の絶縁
膜上及び上記コンタクトホール内に高融点金属膜を生成
する工程と、上記第2の絶縁膜をエッチングして除去す
ることにより、少なくとも上記第1の絶縁膜上の上記高
融点金属膜を露出させる工程と、上記高融点金属膜中に
不純物をイオン注入する工程と、少なくとも上記第1の
絶縁膜上の上記高融点金属膜をエッチングして除去する
工程とを含むので、高融点金属膜の残渣が少なくなり、
また空洞を生じることなく高融点金属膜をコンタクトホ
ール内に精度良く埋められるため配線が容易となり、一
段と歩留まりのよい半導体装置が得られるという効果が
ある。
Further, a step of forming a contact hole in the first insulating film on the one main surface of the semiconductor substrate, a step of forming a refractory metal film on the first insulating film and in the contact hole, Etching the second insulating film to remove at least the refractory metal film on the first insulating film; and implanting impurities into the refractory metal film. Since the step of etching and removing the refractory metal film on the first insulating film is included, the residue of the refractory metal film is reduced,
Further, since the refractory metal film can be filled in the contact hole with high precision without forming a cavity, wiring is facilitated, and a semiconductor device with a higher yield can be obtained.

【0029】また、半導体基板の一主面上に形成された
第1の絶縁膜と、この第1の絶縁膜の所定位置に形成さ
れたコンタクトホールと、このコンタクトホール内に堆
積された高融点金属膜と、この高融点金属膜の上に部分
的に形成された導電膜とを備えたので、歩留まりのよい
半導体装置が得られるという効果がある。
Further, a first insulating film formed on one main surface of the semiconductor substrate, a contact hole formed at a predetermined position of the first insulating film, and a high melting point deposited in the contact hole. Since the metal film and the conductive film partially formed on the refractory metal film are provided, there is an effect that a semiconductor device with a high yield can be obtained.

【0030】また、半導体基板の一主面上に形成された
第1の絶縁膜と、この第1の絶縁膜の所定位置に形成さ
れたコンタクトホールと、このコンタクトホール内に堆
積された高融点金属膜と、この高融点金属膜の上に部分
的に形成された第2の絶縁膜とを備えたので、歩留まり
のよい半導体装置が得られるという効果がある。
Further, a first insulating film formed on one main surface of the semiconductor substrate, a contact hole formed at a predetermined position of the first insulating film, and a high melting point deposited in the contact hole. Since the metal film and the second insulating film partially formed on the refractory metal film are provided, there is an effect that a semiconductor device with a high yield can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例を製造工程順に示す断面図
である。
FIG. 1 is a sectional view showing an embodiment of the present invention in the order of manufacturing steps.

【図2】この発明の一実施例を製造工程順に示す断面図
である。
FIG. 2 is a sectional view showing an embodiment of the present invention in the order of manufacturing steps.

【図3】この発明の他の一実施例を製造工程順に示す断
面図である。
FIG. 3 is a sectional view showing another embodiment of the present invention in the order of manufacturing steps.

【図4】この発明の他の一実施例を製造工程順に示す断
面図である。
FIG. 4 is a cross-sectional view showing another embodiment of the present invention in the order of manufacturing steps.

【図5】この発明の他の一実施例を製造工程順に示す断
面図である。
FIG. 5 is a cross-sectional view showing another embodiment of the present invention in the order of manufacturing steps.

【図6】この発明の更に他の一実施例を製造工程順に示
す断面図である。
FIG. 6 is a sectional view showing still another embodiment of the present invention in the order of manufacturing steps.

【図7】この発明の更に他の一実施例を製造工程順に示
す断面図である。
FIG. 7 is a sectional view showing still another embodiment of the present invention in the order of manufacturing steps.

【図8】この発明の更に他の一実施例を製造工程順に示
す断面図である。
FIG. 8 is a sectional view showing still another embodiment of the present invention in the order of manufacturing steps.

【図9】従来の半導体装置の製造方法の一例を製造工程
順に示す断面図である。
FIG. 9 is a cross-sectional view showing an example of a conventional method of manufacturing a semiconductor device in the order of manufacturing steps.

【図10】従来の半導体装置の製造方法の一例を製造工
程順に示す断面図である。
FIG. 10 is a cross-sectional view showing an example of a conventional method of manufacturing a semiconductor device in the order of manufacturing steps.

【図11】従来の半導体装置の製造方法の一例を製造工
程順に示す断面図である。
FIG. 11 is a cross-sectional view showing an example of a conventional semiconductor device manufacturing method in the order of manufacturing steps.

【図12】従来の半導体装置の製造方法の一例を製造工
程順に示す断面図である。
FIG. 12 is a cross-sectional view showing an example of a conventional semiconductor device manufacturing method in the order of manufacturing steps.

【図13】従来の半導体装置の製造方法の他の一例を製
造工程順に示す断面図である。
FIG. 13 is a cross-sectional view showing another example of the conventional method of manufacturing a semiconductor device in the order of manufacturing steps.

【図14】従来の半導体装置の製造方法の他の一例を製
造工程順に示す断面図である。
FIG. 14 is a cross-sectional view showing another example of the conventional method for manufacturing a semiconductor device in the order of manufacturing steps.

【図15】従来の半導体装置の製造方法の他の一例を製
造工程順に示す断面図である。
FIG. 15 is a cross-sectional view showing another example of the conventional method of manufacturing a semiconductor device in the order of manufacturing steps.

【図16】従来の半導体装置の製造方法の他の一例を製
造工程順に示す断面図である。
FIG. 16 is a cross-sectional view showing another example of the conventional method of manufacturing a semiconductor device in the order of manufacturing steps.

【符号の説明】[Explanation of symbols]

3 p型シリコン基板 5 ノンドープ酸化シリコン膜 6 BPSG膜 7,7A コンタクトホール 8 タングステン膜 12 Asイオン 13 多結晶シリコン膜 14,15 酸化シリコン膜 3 p-type silicon substrate 5 non-doped silicon oxide film 6 BPSG film 7,7A contact hole 8 tungsten film 12 As ions 13 polycrystalline silicon film 14, 15 silicon oxide film

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の一主面上の第1の絶縁膜に
コンタクトホールを設ける工程と、 上記第1の絶縁膜上及び上記コンタクトホール内に高融
点金属膜を生成する工程と、 少なくとも上記第1の絶縁膜上の上記高融点金属膜中に
不純物をイオン注入する工程と、 少なくとも上記第1の絶縁膜上の前記高融点金属膜をエ
ッチングして除去する工程とを含むことを特徴とする半
導体装置の製造方法。
1. A step of forming a contact hole in a first insulating film on a main surface of a semiconductor substrate; a step of forming a refractory metal film on the first insulating film and in the contact hole; A step of ion-implanting impurities into the refractory metal film on the first insulating film; and a step of etching and removing at least the refractory metal film on the first insulating film. And a method for manufacturing a semiconductor device.
【請求項2】 半導体基板の一主面上の第1の絶縁膜に
コンタクトホールを設ける工程と、 上記第1の絶縁膜上及び上記コンタクトホール内に高融
点金属膜を生成する工程と、 上記高融点金属膜上に導電膜を生成する工程と、 上記導電膜をエッチングして除去することにより、少な
くとも上記第1の絶縁膜上の上記高融点金属膜を露出さ
せる工程と、 上記高融点金属膜中に不純物をイオン注入する工程と、 少なくとも上記第1の絶縁膜上の上記高融点金属膜をエ
ッチングして除去する工程とを含むことを特徴とする半
導体装置の製造方法。
2. A step of forming a contact hole in a first insulating film on a main surface of a semiconductor substrate, a step of forming a refractory metal film on the first insulating film and in the contact hole, Forming a conductive film on the refractory metal film; etching the conductive film to expose at least the refractory metal film on the first insulating film; and A method of manufacturing a semiconductor device, comprising: a step of ion-implanting impurities into the film; and a step of etching and removing at least the refractory metal film on the first insulating film.
【請求項3】 半導体基板の一主面上の第1の絶縁膜に
コンタクトホールを設ける工程と、 上記第1の絶縁膜上及び上記コンタクトホール内に高融
点金属膜を生成する工程と、 上記第2の絶縁膜をエッチングして除去することによ
り、少なくとも上記第1の絶縁膜上の上記高融点金属膜
を露出させる工程と、 上記高融点金属膜中に不純物をイオン注入する工程と、 少なくとも上記第1の絶縁膜上の上記高融点金属膜をエ
ッチングして除去する工程とを含むことを特徴とする半
導体装置の製造方法。
3. A step of providing a contact hole in a first insulating film on a main surface of a semiconductor substrate, a step of forming a refractory metal film on the first insulating film and in the contact hole, At least exposing the refractory metal film on the first insulating film by etching and removing the second insulation film; and implanting impurities into the refractory metal film. And a step of etching and removing the refractory metal film on the first insulating film.
【請求項4】 コンタクトホールは少なくとも一部がテ
ーパーを持ち、最下面の幅より最上面の幅が大きい請求
項2又は請求項3記載の半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 2, wherein at least a part of the contact hole has a taper, and the width of the uppermost surface is larger than the width of the lowermost surface.
【請求項5】 半導体基板の一主面上に形成された第1
の絶縁膜と、 この第1の絶縁膜の所定位置に形成されたコンタクトホ
ールと、 このコンタクトホール内に堆積された高融点金属膜と、 この高融点金属膜の上に部分的に形成された導電膜とを
備えたことを特徴とする半導体装置。
5. A first substrate formed on one main surface of a semiconductor substrate.
Insulating film, a contact hole formed at a predetermined position of the first insulating film, a refractory metal film deposited in the contact hole, and a partly formed on the refractory metal film. A semiconductor device comprising a conductive film.
【請求項6】 半導体基板の一主面上に形成された第1
の絶縁膜と、 この第1の絶縁膜の所定位置に形成されたコンタクトホ
ールと、 このコンタクトホール内に堆積された高融点金属膜と、 この高融点金属膜の上に部分的に形成された第2の絶縁
膜とを備えたことを特徴とする半導体装置。
6. A first substrate formed on one main surface of a semiconductor substrate.
Insulating film, a contact hole formed at a predetermined position of the first insulating film, a refractory metal film deposited in the contact hole, and a partly formed on the refractory metal film. A semiconductor device comprising a second insulating film.
【請求項7】 コンタクトホールは少なくとも一部がテ
ーパーを持ち、最下面の幅より最上面の幅が大きい請求
項5又は請求項6記載の半導体装置。
7. The semiconductor device according to claim 5, wherein at least a part of the contact hole has a taper, and the width of the uppermost surface is larger than the width of the lowermost surface.
JP29146191A 1991-11-07 1991-11-07 Semiconductor device and manufacturing method thereof Pending JPH05129452A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29146191A JPH05129452A (en) 1991-11-07 1991-11-07 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29146191A JPH05129452A (en) 1991-11-07 1991-11-07 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH05129452A true JPH05129452A (en) 1993-05-25

Family

ID=17769175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29146191A Pending JPH05129452A (en) 1991-11-07 1991-11-07 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH05129452A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241895A (en) * 1995-03-03 1996-09-17 Nec Corp Semiconductor device and manufacturing method thereof
JP2007150367A (en) * 1994-12-29 2007-06-14 Stmicroelectronics Inc Structure and method for forming an enlarged head portion of a plug for removing surrounding conditions
US11538916B2 (en) 2020-09-01 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150367A (en) * 1994-12-29 2007-06-14 Stmicroelectronics Inc Structure and method for forming an enlarged head portion of a plug for removing surrounding conditions
JPH08241895A (en) * 1995-03-03 1996-09-17 Nec Corp Semiconductor device and manufacturing method thereof
US11538916B2 (en) 2020-09-01 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor device
US11837645B2 (en) 2020-09-01 2023-12-05 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
US5330934A (en) Method of fabricating a semiconductor device having miniaturized contact electrode and wiring structure
USRE45232E1 (en) Method of forming a contact plug for a semiconductor device
US6399460B1 (en) Semiconductor device
JPH0685413B2 (en) Method for forming insulating region on semiconductor substrate
JP2001358214A (en) Semiconductor device and method of manufacturing semiconductor device
JP2720796B2 (en) Method for manufacturing semiconductor device
EP0540276A2 (en) A self-aligned contact process
WO2022033160A1 (en) Semiconductor device and manufacturing method therefor
US5604659A (en) Microelectronic device with centered storage capacitor cavity sized less than feature size
JPH0427702B2 (en)
US6232192B1 (en) Method of manufacturing semiconductor device having sidewall portions removed
JP2573621B2 (en) Method of manufacturing electrical interconnect
JP2812288B2 (en) Method for manufacturing semiconductor device
JP3897071B2 (en) Manufacturing method of semiconductor device
JPH0697288A (en) Manufacture of semiconductor device
JPH05175206A (en) Semiconductor device and manufacturing method thereof
JP3201318B2 (en) Method for manufacturing semiconductor device
JP2702007B2 (en) Method for manufacturing semiconductor device
JP3190144B2 (en) Manufacturing method of semiconductor integrated circuit
JP3337758B2 (en) Method for manufacturing semiconductor device
JP2817230B2 (en) Method for manufacturing semiconductor device
JPH10189722A (en) Method for manufacturing semiconductor device
TW557539B (en) Method to form shallow trench isolation
JPH06236972A (en) Formation of layer insulating film
JP3403278B2 (en) Method for manufacturing semiconductor device