JPH05129467A - 半導体基板 - Google Patents

半導体基板

Info

Publication number
JPH05129467A
JPH05129467A JP3311597A JP31159791A JPH05129467A JP H05129467 A JPH05129467 A JP H05129467A JP 3311597 A JP3311597 A JP 3311597A JP 31159791 A JP31159791 A JP 31159791A JP H05129467 A JPH05129467 A JP H05129467A
Authority
JP
Japan
Prior art keywords
insulating layer
substrate
oxide film
semiconductor element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3311597A
Other languages
English (en)
Other versions
JP2984116B2 (ja
Inventor
Setsuko Koura
節子 小浦
Yoshio Kato
善雄 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Nisshin Co Ltd
Original Assignee
Nisshin Steel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nisshin Steel Co Ltd filed Critical Nisshin Steel Co Ltd
Priority to JP3311597A priority Critical patent/JP2984116B2/ja
Publication of JPH05129467A publication Critical patent/JPH05129467A/ja
Application granted granted Critical
Publication of JP2984116B2 publication Critical patent/JP2984116B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 優れた密着性でセラミックス質絶縁層を形成
することができ、放熱特性の良好な半導体素子搭載用基
板を得る。 【構成】 熱膨張係数が半導体素子に近似した金属質の
基板の表面に電気めっき法でAl層を形成し、陽極処理
によって電気Alめっき層の表層部に陽極酸化皮膜を形
成する。陽極酸化皮膜は、セラミックス質絶縁層の下地
として使用される。 【効果】 陽極酸化皮膜とセラミックスとの親和性が高
いため、密着性に優れた絶縁層が形成される。また、陽
極酸化皮膜自体が絶縁体として働くため、セラミックス
質絶縁層の厚みを薄くし、半導体素子からの放熱特性を
向上させることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、特に高密度集積回路,
パワートランジスタ等のように発熱量が大きな半導体素
子を搭載する半導体基板に関する。
【0002】
【従来の技術】半導体素子を搭載する基板として、強
度,絶縁性,安定性等の要求特性を満足するアルミナを
主成分とするセラミックスが従来から使用されている。
アルミナ質の半導体素子搭載基板には、たとえば焼結済
みの基板上にスクリーン印刷で導体層及び絶縁層を交互
に印刷・焼成する厚膜法や、セラミックス粉末を有機バ
インダーで固めたグリーンシートに導体パターンを印刷
し、グリーンシート及び導体パターンを同時に焼成する
湿式法等で、所定の配線が形成される。
【0003】基板に搭載される半導体素子は、集積度が
大幅に大きくなる傾向にあり、これに伴って単位面積当
りの発熱量も増大する。この点、アルミナは、20W/
mK程度の熱伝導率を示すに止まり、半導体素子に発生
した熱を効率よく外部に放散することができない。その
結果、半導体素子が蓄熱によって高温になり、誤動作や
破損等のトラブルが発生する。
【0004】しかも、アルミナは、半導体素子の主体で
あるSiに比較して大きな熱膨張係数をもつため、昇温
及び降温の繰り返しによって半導体素子と基板との間の
接続が機械的及び電気的に破壊され易い。また、半導体
素子に加わる熱応力が大きくなると、機械的に脆い素子
自体が破壊される虞れもある。
【0005】そこで、アルミナ基板以上の特性を備えた
ものとして、結晶化ガラス,ベリリア,炭化ケイ素系セ
ラミックス,BaSn(BO3)2 等の材質を使用するこ
とが検討されている。また、セラミックスを焼結する際
に、金属製の放熱フィンをセラミックス粉末中に埋め込
み、放熱フィンが一体化された基板を製造することも行
われている。(材料フォーラム第10号第21〜24頁
参照)
【0006】他方、Siに熱膨張係数が近似し、熱伝導
性が良好なNi−Fe合金,W−Cu合金,Mo−Cu
合金等の金属質基板を使用することも知られている。た
とえば、特開昭59−141248号公報では、W,モ
リブデン等の粉末にFe族元素を添加した混合粉末を焼
結して多孔質焼結体を製造した後、Cuの含浸により焼
結体の密度、ひいては熱伝導率を向上させた半導体素子
搭載基板が紹介されている。
【0007】
【発明が解決しようとする課題】金属質の基板材料は、
セラミックスに比較して熱伝導性が優れているものの、
導電性を呈する。そのため、基板表面に半導体素子から
外部端子に至る配線を形成するとき、先ず全面を絶縁層
でコーティングした後、所定のパターンをもった導体層
を設けることが必要となる。そこで、金属質基板の表面
にセラミックス粉末を塗布し、焼き付けることによっ
て、絶縁層を形成している。また、アルミナを蒸着させ
ることによって絶縁層を形成する方法も、一部で試みら
れている。
【0008】絶縁層としては、基板に強固に付着してい
ること及び均一な層厚をもっていることが要求される。
また、装置の小型化に応じて、可能な限り絶縁層の厚み
を薄くすることが必要とされる。
【0009】ところが、金属質基板の表面状態によって
は、密着性に欠けたり、層厚が不足する場合が生じる。
これら欠陥は、特に薄い絶縁層を形成しようとするとき
に顕著なものとなり、ピンホール等として現れる。ま
た、蒸着により形成された絶縁層は、比較的多孔質であ
り、絶縁層の上に形成される導体層が下地基板に導通す
る虞れがある。その結果、絶縁破壊が発生し、半導体装
置の故障や誤動作の原因となる。
【0010】本発明は、このような問題を解消すべく案
出されたものであり、Al表面に形成される酸化皮膜を
絶縁層の下地として使用することにより、絶縁層を形成
するセラミックスと基体との親和性を向上させ、薄くて
も層厚均一性及び密着性に優れた絶縁層を形成すること
ができる半導体素子搭載基板を提供することを目的とす
る。
【0011】
【課題を解決するための手段】本発明の半導体素子搭載
基板は、熱膨張係数が半導体素子に近似した金属質の基
板と、該基板表面に形成された電気Alめっき層と、該
電気Alめっき層を陽極処理することによって表層部に
形成された酸化皮膜とを備え、該酸化皮膜の上にセラミ
ックス質絶縁層が形成されることを特徴とする。
【0012】基体としては、搭載する半導体素子に熱膨
張係数が近似しているFe−42%Ni合金,W−Cu
焼結体,W−Ag焼結体,Mo−Cu焼結体,Mo−A
g焼結体等の金属質基板が使用される。特に、W或いは
Mo系の焼結体にあっては、Cu,Ag等の含有量を調
節することによって熱伝導率や熱膨張係数を制御できる
利点を備えている。
【0013】金属質基板の表面に電気Alめっき層は、
好ましくは非水系のめっき浴中で金属質基板を電気めっ
きすることにより、4〜20μmの層厚で金属質基板の
表面に形成される。たとえば、本出願人が特開昭62−
70592号公報,特開平1−272790号公報等で
紹介しているめっき法を始めとして各種の方法が採用さ
れる。
【0014】
【作 用】電気Alめっき層は、金属質基板の表面に緻
密に形成され、金属質基板に対する密着性も良好であ
る。また、めっき時間やめっき液の調整等により層厚を
調整することができ、均質な層厚で金属質基板の表面に
形成される。この電気Alめっき層を陽極処理すると
き、絶縁層を構成するセラミックスとの親和性の大きな
陽極酸化皮膜が形成される。したがって、陽極処理され
た電気Alめっき層を下地としてセラミックス粉末を塗
布して焼き付けると、基体に対して密着性が優れ、ピン
ホール等の欠陥がない絶縁層が形成される。そして、薄
い絶縁層の形成が可能となるため、半導体素子から基体
への熱放散特性が改善され、半導体素子が高温になるこ
とが防止される。
【0015】
【実施例】金属質基板として、W焼結体に10重量%の
Cuを含浸させたものを使用した。この金属質基板は、
熱膨張係数が5.9×10-6/℃,熱伝導率が0.52
Cal/cm・秒・℃であった。金属質基板をブラスト
処理し、その表面を活性化させた後、次の条件下で電気
めっきを施した。
【0016】 電気アルミニウムめっきの条件 めっき浴の組成:AlCl3 906g/l 1−エチル−3−メチルイミダゾリウムクロリド 48
4g/l フェナントロリン 1.8g/l めっき浴の温度:60℃ 電流密度 :3A/dm2
【0017】電気めっきを20分間継続したところ、平
均厚みが10μmのAlめっき層がフレーム基体の露出
表面に形成された。形成された電気Alめっき層は、フ
レーム基体に対する密着性に優れ、均一な膜厚で緻密な
組織をもっていた。
【0018】電気Alめっき層が形成された金属質基板
を陽極として電解浴に浸漬し、次の条件で陽極処理し
た。 陽極処理の条件 電解浴の組成:蓚酸 30g/l 電解浴の温度:15℃ 電流密度 :1A/dm2
【0019】陽極処理を60分間継続したところ、電気
Alめっき層の表面部に均質な陽極酸化皮膜が形成され
た。この陽極酸化皮膜は、平均膜厚が10μmであっ
た。
【0020】次いで、陽極処理された電気Alめっき層
の表面に、各種セラミックス粉末を50g/m2 の割合
で散布し焼き付けた。そして、形成されたセラミックス
質絶縁層を0.1kgf/cm2 の力でブラッシング
し、下地の陽極酸化皮膜が露出するまでの回数をカウン
トすることにより、絶縁層の密着性を評価した。測定結
果を、表1に示す。なお、表1には、電気Alめっき層
を形成していない無垢の金属質基体及び陽極酸化処理を
施さない電気Alめっき層にセラミックス粉末を塗布し
て絶縁層を形成した場合を、それぞれ比較例1及び2と
して掲げている。
【0021】
【0022】表1から明らかなように、陽極処理された
電気Alめっき層を介して設けられた絶縁層は、金属質
基体に対して優れた密着性を呈していることが判る。こ
の密着性の改善は、陽極酸化皮膜とセラミックスとの親
和性が良好なこと、及び陽極酸化皮膜が比較的多孔質で
ありセラミックス質絶縁層に対するアンカー作用を呈し
ていることに起因するものと推察される。また、陽極酸
化皮膜自体が一種の絶縁層であるため、セラミックス質
絶縁層をその分だけ薄くしても、絶縁破壊を生じること
がなく、搭載される半導体素子から基板への放熱路が確
保される。
【0023】
【発明の効果】以上に説明したように、本発明の半導体
素子搭載基板にあっては、放熱特性の良好な金属質基板
を使用し、この基板の上に電気Alめっき層を設け、陽
極処理してセラミックス質絶縁層の下地としているの
で、ピンホール等の欠陥がないセラミックス質絶縁層を
優れた密着性で形成することができる。また、陽極酸化
皮膜自体も絶縁層として働くため、セラミックス質絶縁
層を薄くすることができ、半導体素子から基板への放熱
特性を一層向上させることが可能となる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/36 7352−4M H01L 23/12 C 7220−4M 23/36 D

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 熱膨張係数が半導体素子に近似した金属
    質の基板と、該基板表面に形成された電気Alめっき層
    と、該電気Alめっき層を陽極処理することによって表
    層部に形成された酸化皮膜とを備え、該酸化皮膜の上に
    セラミックス質絶縁層が形成されることを特徴とする半
    導体素子搭載基板。
JP3311597A 1991-10-30 1991-10-30 半導体素子搭載基板 Expired - Lifetime JP2984116B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3311597A JP2984116B2 (ja) 1991-10-30 1991-10-30 半導体素子搭載基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3311597A JP2984116B2 (ja) 1991-10-30 1991-10-30 半導体素子搭載基板

Publications (2)

Publication Number Publication Date
JPH05129467A true JPH05129467A (ja) 1993-05-25
JP2984116B2 JP2984116B2 (ja) 1999-11-29

Family

ID=18019163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3311597A Expired - Lifetime JP2984116B2 (ja) 1991-10-30 1991-10-30 半導体素子搭載基板

Country Status (1)

Country Link
JP (1) JP2984116B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284643A (ja) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd 半導体装置用基板
US20150064450A1 (en) * 2013-08-29 2015-03-05 Applied Materials, Inc. Anodization architecture for electro-plate adhesion
US9663870B2 (en) 2013-11-13 2017-05-30 Applied Materials, Inc. High purity metallic top coat for semiconductor manufacturing components
US9850591B2 (en) * 2013-03-14 2017-12-26 Applied Materials, Inc. High purity aluminum top coat on substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284643A (ja) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd 半導体装置用基板
US9850591B2 (en) * 2013-03-14 2017-12-26 Applied Materials, Inc. High purity aluminum top coat on substrate
US10774436B2 (en) 2013-03-14 2020-09-15 Applied Materials, Inc. High purity aluminum top coat on substrate
US20150064450A1 (en) * 2013-08-29 2015-03-05 Applied Materials, Inc. Anodization architecture for electro-plate adhesion
US9624593B2 (en) * 2013-08-29 2017-04-18 Applied Materials, Inc. Anodization architecture for electro-plate adhesion
US9663870B2 (en) 2013-11-13 2017-05-30 Applied Materials, Inc. High purity metallic top coat for semiconductor manufacturing components
US9879348B2 (en) 2013-11-13 2018-01-30 Applied Materials, Inc. High purity metallic top coat for semiconductor manufacturing components
US10260160B2 (en) 2013-11-13 2019-04-16 Applied Materials, Inc. High purity metallic top coat for semiconductor manufacturing components

Also Published As

Publication number Publication date
JP2984116B2 (ja) 1999-11-29

Similar Documents

Publication Publication Date Title
KR100756776B1 (ko) 질화 알루미늄 접합체 및 그의 제조 방법
WO2001066488A1 (en) Ceramic substrate for manufacture/inspection of semiconductor
KR900001838B1 (ko) 고열전도성 세라믹스기판
US20010031345A1 (en) Laminated radiation member, power semiconductor apparatus, and method for producing the same
TW200541377A (en) Supporting unit for semiconductor manufacturing device and semiconductor manufacturing device with supporting unit installed
JP2005063991A (ja) 半導体製造装置
JP3563832B2 (ja) 表面還元を用いたフェライトの金属化方法
JP2637804B2 (ja) メッキ付き基材
JPH05129467A (ja) 半導体基板
JP3966201B2 (ja) 半導体製造装置用ウェハ保持体およびそれを搭載した半導体製造装置
KR910007470B1 (ko) 질화 알루미늄 회로기판
JP2004172182A (ja) 回路基板及びその製造方法
JPH07283499A (ja) 電子部品用複合基板
JP3833410B2 (ja) セラミックス回路基板
JPH10178270A (ja) 回路基板の製造方法
JP4479302B2 (ja) ヒータユニット及びそれを搭載した装置
JP2004289137A (ja) 半導体製造装置用ウェハ保持体及びそれを搭載した半導体製造装置
JPS62189790A (ja) セラミック配線回路板の製造方法
JPH05191038A (ja) 金属層を備えたセラミックス基板とその製造方法
JPH11172462A (ja) セラミック−金属層からなる複合部材の製造方法
JP2001118759A (ja) 半導体製造・検査装置用セラミック基板
JP2960644B2 (ja) 表面処理された窒化アルミニウム基材
JP3871472B2 (ja) はんだ付け用Ni部材、電気部品と放熱部品の製造方法
JPS59184586A (ja) 半導体素子搭載用回路基板
JP4342634B2 (ja) 回路基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990914