JPH05129714A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05129714A JPH05129714A JP28756891A JP28756891A JPH05129714A JP H05129714 A JPH05129714 A JP H05129714A JP 28756891 A JP28756891 A JP 28756891A JP 28756891 A JP28756891 A JP 28756891A JP H05129714 A JPH05129714 A JP H05129714A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- doped
- transition metal
- multilayer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】埋込構造半導体レーザに関し、低閾値および高
効率のレーザ素子を提供する。 【構成】半導体基板１の上の活性層３を含む多層構造を
積層しメサストライプを形成した後、ストライプ側面を
電流ブロック層により埋め込む構造において、電流ブロ
ック層構造をＴｉドープ層５とＦｅドープ層６の交互埋
込或いはｎ形半導体層とＦｅドープ層６の交互埋込によ
り形成する。 【効果】活性領域以外への電子および正孔の注入をより
効果的に阻止でき、無効電流を低減できるため素子の低
閾値化および高効率化が図れる。
効率のレーザ素子を提供する。 【構成】半導体基板１の上の活性層３を含む多層構造を
積層しメサストライプを形成した後、ストライプ側面を
電流ブロック層により埋め込む構造において、電流ブロ
ック層構造をＴｉドープ層５とＦｅドープ層６の交互埋
込或いはｎ形半導体層とＦｅドープ層６の交互埋込によ
り形成する。 【効果】活性領域以外への電子および正孔の注入をより
効果的に阻止でき、無効電流を低減できるため素子の低
閾値化および高効率化が図れる。
Description
【０００１】
【産業上の利用分野】本発明は電流注入領域を制限する
必要のある半導体レーザに関する。
必要のある半導体レーザに関する。
【０００２】
【従来の技術】半導体レーザの低閾値化を達成するため
には、活性領域以外へのリーク電流の低減が必要であ
る。埋込ヘテロ（ＢＨ：buried heterostructure）構造
レーザでは、従来、電流ブロック層としてｐーｎ接合を
用いたものや、更に電流ブロック効果を上げるためアプ
ライド・フィズィックス・レターズ 第５１巻，第１４
号，１９８７年，１０５４頁（Ａppl．Ｐhys．Ｌett．
５１（１４) １９８７ｐ１０５４）に記載のように、
Ｆｅドープ半絶縁性半導体層により埋め込んだ構造を採
用していた。
には、活性領域以外へのリーク電流の低減が必要であ
る。埋込ヘテロ（ＢＨ：buried heterostructure）構造
レーザでは、従来、電流ブロック層としてｐーｎ接合を
用いたものや、更に電流ブロック効果を上げるためアプ
ライド・フィズィックス・レターズ 第５１巻，第１４
号，１９８７年，１０５４頁（Ａppl．Ｐhys．Ｌett．
５１（１４) １９８７ｐ１０５４）に記載のように、
Ｆｅドープ半絶縁性半導体層により埋め込んだ構造を採
用していた。
【０００３】
【発明が解決しようとする課題】上記従来技術では、Ｆ
ｅドープ半絶縁性半導体層は電子トラップであるため電
子注入に対してはブロック層として機能するが、Ｆｅド
ープ層がｐ形半導体層と接触している場合、正孔に対す
るブロック効果が無い。Ｆｅドープ層内に注入された正
孔はＦｅドープ層内にトラップされていた電子と再結合
するため、結果的に更に電子の注入も起こる。電子と正
孔の注入、いわゆる、ダブルインジェクションが起こ
り、Ｆｅドープ層の電流ブロック層としての効果が低減
する。従って、活性領域以外へのリーク電流が発生し低
閾値化の妨げとなっていた。
ｅドープ半絶縁性半導体層は電子トラップであるため電
子注入に対してはブロック層として機能するが、Ｆｅド
ープ層がｐ形半導体層と接触している場合、正孔に対す
るブロック効果が無い。Ｆｅドープ層内に注入された正
孔はＦｅドープ層内にトラップされていた電子と再結合
するため、結果的に更に電子の注入も起こる。電子と正
孔の注入、いわゆる、ダブルインジェクションが起こ
り、Ｆｅドープ層の電流ブロック層としての効果が低減
する。従って、活性領域以外へのリーク電流が発生し低
閾値化の妨げとなっていた。
【０００４】本発明の目的は、このようなリーク電流の
発生を抑制し低閾値化を図ることにある。
発生を抑制し低閾値化を図ることにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明では埋込層として電子トラップであるＦｅド
ープ半絶縁性半導体層と正孔トラップであるＴｉドープ
半絶縁性半導体層を交互に積層し、且つ、Ｆｅドープ層
がｎ形半導体層側に、Ｔｉドープ層がｐ形半導体層側に
ある構造を用いた。更に、本発明における他の手段とし
て、Ｆｅドープ半絶縁性半導体層とｎ形半導体層を交互
に埋め込んだ。
に、本発明では埋込層として電子トラップであるＦｅド
ープ半絶縁性半導体層と正孔トラップであるＴｉドープ
半絶縁性半導体層を交互に積層し、且つ、Ｆｅドープ層
がｎ形半導体層側に、Ｔｉドープ層がｐ形半導体層側に
ある構造を用いた。更に、本発明における他の手段とし
て、Ｆｅドープ半絶縁性半導体層とｎ形半導体層を交互
に埋め込んだ。
【０００６】
【作用】本発明のように、Ｆｅドープ半絶縁性半導体層
とＴｉドープ半絶縁性半導体層で交互に埋め込んだ構造
とすることにより、Ｆｅドープ層は電子の注入を阻止
し、Ｔｉドープ層は正孔の注入を阻止する。このため従
来構造に比較して電流ブロック効果が増し、リーク電流
を低減できるため、更に低閾値化が図れる。
とＴｉドープ半絶縁性半導体層で交互に埋め込んだ構造
とすることにより、Ｆｅドープ層は電子の注入を阻止
し、Ｔｉドープ層は正孔の注入を阻止する。このため従
来構造に比較して電流ブロック効果が増し、リーク電流
を低減できるため、更に低閾値化が図れる。
【０００７】また、Ｆｅドープ半絶縁性半導体層とｎ形
半導体層を交互に埋め込むと、ｎ形半導体層が正孔の注
入に対する障壁となるため同様の効果が期待できる。
半導体層を交互に埋め込むと、ｎ形半導体層が正孔の注
入に対する障壁となるため同様の効果が期待できる。
【０００８】
【実施例】〈実施例１〉以下、本発明の一実施例を図１
によりＩnＧaＡsＰ 系ＢＨレーザに適用した場合につい
て説明する。
によりＩnＧaＡsＰ 系ＢＨレーザに適用した場合につい
て説明する。
【０００９】有機金属気相成長（ＭＯＣＶＤ）法により
ｐ+−ＩｎＰ基板１上にｐ−ＩｎＰクラッド層２(厚み
０.５〜１μｍ，キャリア濃度１×１０18cm-3)，ＩnＧa
ＡsＰ活性層３（０.２μｍ，アンドープ，バンドギャッ
プ波長λg ＝１.３μｍ），ｎ−ＩｎＰクラッド層４
（１μｍ，１×１０18cm-3）を順次成長した後、ＳｉＯ
2 膜をＣＶＤ法により被着する。その後、ホトリソグラ
フィ工程を経た後、ドライエッチングにより幅１μｍの
メサストライプを形成する。この時、メサ深さは約１.
５μｍ としｐ−ＩｎＰクラッド層２の途中までエッチ
ングした。次に、メサ側面の歪除去エッチングを行った
後、ＴｉドープＩｎＰ層５およびＦｅドープＩｎＰ層６
で交互に四回繰り返して埋め込み電流ブロック層を形成
する。ＴｉドープＩｎＰ層５およびＦｅドープＩｎＰ層
６の厚みは共に０.２μｍ とし、ほぼ平坦に埋め込まれ
るようにした。次に、ｎ−ＩｎＰ層７（１μｍ，１×１
０18 cm-3），ｎ−ＩnＧaＡsＰ層８（０.３μｍ，２×
１０18cm-3）で埋め込む。更にｐ電極９およびｎ電極１
０を形成した後、へき開により素子化した。キャビティ
長は３００μｍである。
ｐ+−ＩｎＰ基板１上にｐ−ＩｎＰクラッド層２(厚み
０.５〜１μｍ，キャリア濃度１×１０18cm-3)，ＩnＧa
ＡsＰ活性層３（０.２μｍ，アンドープ，バンドギャッ
プ波長λg ＝１.３μｍ），ｎ−ＩｎＰクラッド層４
（１μｍ，１×１０18cm-3）を順次成長した後、ＳｉＯ
2 膜をＣＶＤ法により被着する。その後、ホトリソグラ
フィ工程を経た後、ドライエッチングにより幅１μｍの
メサストライプを形成する。この時、メサ深さは約１.
５μｍ としｐ−ＩｎＰクラッド層２の途中までエッチ
ングした。次に、メサ側面の歪除去エッチングを行った
後、ＴｉドープＩｎＰ層５およびＦｅドープＩｎＰ層６
で交互に四回繰り返して埋め込み電流ブロック層を形成
する。ＴｉドープＩｎＰ層５およびＦｅドープＩｎＰ層
６の厚みは共に０.２μｍ とし、ほぼ平坦に埋め込まれ
るようにした。次に、ｎ−ＩｎＰ層７（１μｍ，１×１
０18 cm-3），ｎ−ＩnＧaＡsＰ層８（０.３μｍ，２×
１０18cm-3）で埋め込む。更にｐ電極９およびｎ電極１
０を形成した後、へき開により素子化した。キャビティ
長は３００μｍである。
【００１０】本実施例におけるレーザ素子では、従来の
Ｆｅドープ層のみで埋め込んだ構造に比べ活性領域以外
への無効電流が低減され、閾値電流１０ｍＡの素子が得
られた。この値は、従来素子より約２０％低い値であ
る。また、無効電流が低減されたため電流−光出力特性
におけるスロープ効率も改善され０.２ｍＡ／ｍＷ が得
られた。本実施例では、活性層に通常良く用いられるバ
ルク活性層を用いたが多重量子井戸構造（ＭＱＷ）とし
ても良い。また本実施例のようなファブリペロー構造に
限らず分布帰還型（ＤＦＢ）レーザ等他のＢＨ構造レー
ザにおいても適用可能である。更に、本実施例では高抵
抗化のための遷移金属としてＦｅおよびＴｉを用いた
が、電子トラップおよび正孔トラップとして機能する二
種類の遷移金属を選ぶならこれに限定されない。
Ｆｅドープ層のみで埋め込んだ構造に比べ活性領域以外
への無効電流が低減され、閾値電流１０ｍＡの素子が得
られた。この値は、従来素子より約２０％低い値であ
る。また、無効電流が低減されたため電流−光出力特性
におけるスロープ効率も改善され０.２ｍＡ／ｍＷ が得
られた。本実施例では、活性層に通常良く用いられるバ
ルク活性層を用いたが多重量子井戸構造（ＭＱＷ）とし
ても良い。また本実施例のようなファブリペロー構造に
限らず分布帰還型（ＤＦＢ）レーザ等他のＢＨ構造レー
ザにおいても適用可能である。更に、本実施例では高抵
抗化のための遷移金属としてＦｅおよびＴｉを用いた
が、電子トラップおよび正孔トラップとして機能する二
種類の遷移金属を選ぶならこれに限定されない。
【００１１】〈実施例２〉本発明の他の実施例を図１，
図２により説明する。
図２により説明する。
【００１２】実施例１と同様にＭＯＣＶＤ法によりｐ+
−ＩｎＰ基板１上にｐ−ＩｎＰクラッド層２，ＩnＧaＡ
sＰ 活性層３，ｎ−ＩｎＰクラッド層４を順次積層す
る。次に図１に示したＴｉドープＩｎＰ層５の代わりに
ｎ+−ＩｎＰ層（１〜５×1018 cm-3）を用い、Ｆｅドー
プＩｎＰ層６と交互に埋め込んだ。その他の構造および
素子作製手順は実施例１と同様である。
−ＩｎＰ基板１上にｐ−ＩｎＰクラッド層２，ＩnＧaＡ
sＰ 活性層３，ｎ−ＩｎＰクラッド層４を順次積層す
る。次に図１に示したＴｉドープＩｎＰ層５の代わりに
ｎ+−ＩｎＰ層（１〜５×1018 cm-3）を用い、Ｆｅドー
プＩｎＰ層６と交互に埋め込んだ。その他の構造および
素子作製手順は実施例１と同様である。
【００１３】このようにＦｅドープＩｎＰ層とｎ+−Ｉ
ｎＰ 層で交互に埋め込んだ構造では、電流ブロック層
近傍のエネルギ準位が図２に示す構造になっており、ｎ
−InP層がｐ形領域からの正孔の注入に対する障壁とな
る。したがって実施例１と同様の効果が期待でき、本実
施例においても先に示した実施例１の素子特性と遜色の
無い素子特性が得られた。
ｎＰ 層で交互に埋め込んだ構造では、電流ブロック層
近傍のエネルギ準位が図２に示す構造になっており、ｎ
−InP層がｐ形領域からの正孔の注入に対する障壁とな
る。したがって実施例１と同様の効果が期待でき、本実
施例においても先に示した実施例１の素子特性と遜色の
無い素子特性が得られた。
【００１４】
【発明の効果】本発明によると、Ｆｅドープ層は電子ト
ラップとして作用しＴｉドープ層は正孔トラップとして
作用するため、これらを交互に、且つ、ｎ導電形層側に
Ｆｅドープ層を、ｐ導電形層側にＴｉドープ層を配置す
ることにより無効電流を防止できる。また、これらを複
数回交互に埋め込むことでより効果的に無効電流を低減
できる。従って素子の低閾値化および高効率化が図れる
という利点がある。
ラップとして作用しＴｉドープ層は正孔トラップとして
作用するため、これらを交互に、且つ、ｎ導電形層側に
Ｆｅドープ層を、ｐ導電形層側にＴｉドープ層を配置す
ることにより無効電流を防止できる。また、これらを複
数回交互に埋め込むことでより効果的に無効電流を低減
できる。従って素子の低閾値化および高効率化が図れる
という利点がある。
【００１５】また、Ｆｅドープ層とｎ形半導体層を交互
に埋め込んだ構造でも、ｎ形半導体層が正孔注入に対す
る障壁として作用するため同様の効果がある。
に埋め込んだ構造でも、ｎ形半導体層が正孔注入に対す
る障壁として作用するため同様の効果がある。
【図１】本発明の一実施例を示す半導体レーザの断面
図。
図。
【図２】本発明の他の実施例における電流ブロック層近
傍のエネルギ準位図。
傍のエネルギ準位図。
１…ｐ+−ＩｎＰ基板、２…ｐ−ＩｎＰクラッド層、３
…活性層、４…ｎ−ＩｎＰクラッド層、５…Ｔｉドープ
ＩｎＰ高抵抗層、６…ＦｅドープＩｎＰ高抵抗層、７…
ｎ−ＩｎＰ層、８…ｎ+−ＩnＧaＡsＰ層、９…ｐ電極、
１０…ｎ電極。
…活性層、４…ｎ−ＩｎＰクラッド層、５…Ｔｉドープ
ＩｎＰ高抵抗層、６…ＦｅドープＩｎＰ高抵抗層、７…
ｎ−ＩｎＰ層、８…ｎ+−ＩnＧaＡsＰ層、９…ｐ電極、
１０…ｎ電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 良治 茨城県日立市日高町５丁目１番１号 日立 電線株式会社電線研究所内 (72)発明者 茅根 直樹 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (4)
- 【請求項１】半導体基板上に形成された半導体多層膜の
少なくとも一部がメサ状に加工され、前記メサ部側面が
半導体層により埋込まれた半導体装置において、前記半
導体埋込層が異なる二種類の不純物元素を交互に添加し
た半導体多層膜により構成されており、前記不純物元素
が高抵抗層を形成する遷移金属であり、電子を捕獲する
深い不純物準位を形成する遷移金属と正孔を捕獲する深
い不純物準位を形成する遷移金属からなることを特徴と
する半導体装置。 - 【請求項２】請求項１において、ｎ形半導体基板を用い
る場合は、前記半導体多層膜の最初の第一層が電子を捕
獲する深い不純物準位を形成する遷移金属を添加した半
導体層であり、ｐ形半導体基板を用いる場合は、最初の
第一層が正孔を捕獲する深い不純物準位を形成する遷移
金属を添加した半導体層により構成する半導体装置。 - 【請求項３】半導体基板上に形成された半導体多層膜の
少なくとも一部がメサ状に加工され、前記メサ部側面が
半導体層により埋込まれた半導体装置において、前記半
導体埋込層が異なる二種類の不純物元素を交互に添加し
て成る半導体多層膜により構成され、前記不純物元素が
高抵抗層を形成する遷移金属とｎ型不純物から成ること
を特徴とする半導体装置。 - 【請求項４】請求項３において、ｎ形半導体基板を用い
る場合は、前記半導体多層膜の最初の第一層が電子を捕
獲する深い不純物準位を形成する遷移金属を添加した半
導体層であり、ｐ形半導体基板を用いる場合は、最初の
第一層がｎ形不純物を添加した半導体層により構成され
ている半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28756891A JPH05129714A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28756891A JPH05129714A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129714A true JPH05129714A (ja) | 1993-05-25 |
Family
ID=17719024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28756891A Pending JPH05129714A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129714A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5452315A (en) * | 1993-06-30 | 1995-09-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser with semi-insulating current blocking layers |
| JP2003060310A (ja) * | 2001-08-21 | 2003-02-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光素子及びその製造方法 |
| CN113113519A (zh) * | 2021-03-26 | 2021-07-13 | 武汉光迅科技股份有限公司 | 半导体发光器件及其制作方法 |
-
1991
- 1991-11-01 JP JP28756891A patent/JPH05129714A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5452315A (en) * | 1993-06-30 | 1995-09-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser with semi-insulating current blocking layers |
| JP2003060310A (ja) * | 2001-08-21 | 2003-02-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光素子及びその製造方法 |
| CN113113519A (zh) * | 2021-03-26 | 2021-07-13 | 武汉光迅科技股份有限公司 | 半导体发光器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3080831B2 (ja) | 多重量子井戸半導体レーザ | |
| JP2009059918A (ja) | 光半導体デバイス | |
| US20080037607A1 (en) | Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same | |
| EP1750336B1 (en) | Semiconductor optical device and a method of fabricating the same | |
| JP2010010622A (ja) | 半導体光素子 | |
| US6222865B1 (en) | Laser diode of the type having a buried heterostructure | |
| JPH0786678A (ja) | 半導体レーザ装置 | |
| JPH05129714A (ja) | 半導体装置 | |
| JP2011040632A (ja) | 半導体光素子 | |
| US20040136427A1 (en) | Semiconductor optical device | |
| JP6942261B1 (ja) | 光半導体装置の製造方法 | |
| JPH07115251A (ja) | 半導体レーザ | |
| JP3241002B2 (ja) | 半導体レーザの製造方法 | |
| JP5310271B2 (ja) | 半導体レーザ素子 | |
| JP3199329B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP3403915B2 (ja) | 半導体レーザ | |
| JP2555983B2 (ja) | 光半導体素子 | |
| JP4714013B2 (ja) | 半導体レーザ | |
| JPH09232666A (ja) | 半導体レーザ及び並列伝送用光送信モジュール | |
| JP3034688B2 (ja) | 半導体装置 | |
| JP2007005642A (ja) | 半導体発光素子 | |
| JP3044604B2 (ja) | 半導体レーザ | |
| JPS6261383A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH05226775A (ja) | 半導体レーザ素子 | |
| JPH0697603A (ja) | 半導体レーザ及びその製造方法 |