JPH05129722A - 半導体レーザー - Google Patents
半導体レーザーInfo
- Publication number
- JPH05129722A JPH05129722A JP31359191A JP31359191A JPH05129722A JP H05129722 A JPH05129722 A JP H05129722A JP 31359191 A JP31359191 A JP 31359191A JP 31359191 A JP31359191 A JP 31359191A JP H05129722 A JPH05129722 A JP H05129722A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- current
- current confinement
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 内部ストライプ構造を有する半導体レーザー
において、しきい値電流及び動作電流を大幅に低減させ
るとともに、レーザー構造を形成する層のエピタキシャ
ル成長に要する時間を短くし、成長原料の消費量も少な
くする。 【構成】 レーザー発振を行わせるために流される電流
を制限するための電流狭窄層７をｎ型GaAs層８とその上
に積層されたｎ型Alx Ga1-x As層９とにより形成し、こ
のｎ型GaAs層８とｎ型Alx Ga1-x As層９とのヘテロ界面
をAl組成の不均一及び／又は凹凸が存在する粗悪な界面
とする。
において、しきい値電流及び動作電流を大幅に低減させ
るとともに、レーザー構造を形成する層のエピタキシャ
ル成長に要する時間を短くし、成長原料の消費量も少な
くする。 【構成】 レーザー発振を行わせるために流される電流
を制限するための電流狭窄層７をｎ型GaAs層８とその上
に積層されたｎ型Alx Ga1-x As層９とにより形成し、こ
のｎ型GaAs層８とｎ型Alx Ga1-x As層９とのヘテロ界面
をAl組成の不均一及び／又は凹凸が存在する粗悪な界面
とする。
Description
【０００１】
【産業上の利用分野】この発明は、半導体レーザーに関
し、特に、内部ストライプ構造を有する半導体レーザー
に適用して好適なものである。
し、特に、内部ストライプ構造を有する半導体レーザー
に適用して好適なものである。
【０００２】
【従来の技術】半導体レーザーの一種に、内部ストライ
プ構造を有するＳＡＮ（Self-AlignedNarrow Stripe）
レーザーと呼ばれるものがある（例えば、特開昭６０−
６６８９４号公報）。このＳＡＮレーザーの構造を図８
に示す。
プ構造を有するＳＡＮ（Self-AlignedNarrow Stripe）
レーザーと呼ばれるものがある（例えば、特開昭６０−
６６８９４号公報）。このＳＡＮレーザーの構造を図８
に示す。
【０００３】図８に示すように、このＳＡＮレーザーに
おいては、例えばｎ型GaAs基板１０１上に、例えばｎ型
GaAs層から成るバッファ層１０２、例えばｎ型Al0.45Ga
0.55As層から成るｎ型クラッド層１０３、例えばｎ型ま
たはｐ型のAl0.15Ga0.85As層から成る活性層１０４、例
えばｐ型Al0.45Ga0.55As層から成る第１のｐ型クラッド
層１０５が順次設けられている。
おいては、例えばｎ型GaAs基板１０１上に、例えばｎ型
GaAs層から成るバッファ層１０２、例えばｎ型Al0.45Ga
0.55As層から成るｎ型クラッド層１０３、例えばｎ型ま
たはｐ型のAl0.15Ga0.85As層から成る活性層１０４、例
えばｐ型Al0.45Ga0.55As層から成る第１のｐ型クラッド
層１０５が順次設けられている。
【０００４】このｐ型クラッド層１０５上には、ｎ型Ga
As層から成る電流狭窄層１０６が設けられている。この
電流狭窄層１０６には、ストライプ状の開口１０６ａが
形成されている。このストライプ状の開口１０６ａの部
分のｐ型クラッド層１０５と電流狭窄層１０６との上に
は例えばｐ型Al0.45Ga0.55As層から成る第２のｐ型クラ
ッド層１０７が設けられ、さらにその上に例えばｐ型Ga
As層から成るキャップ層１０８が設けられている。この
キャップ層１０８の上には電極１０９が設けられている
とともに、ｎ型GaAs基板１０１の裏面には電極１１０が
設けられている。
As層から成る電流狭窄層１０６が設けられている。この
電流狭窄層１０６には、ストライプ状の開口１０６ａが
形成されている。このストライプ状の開口１０６ａの部
分のｐ型クラッド層１０５と電流狭窄層１０６との上に
は例えばｐ型Al0.45Ga0.55As層から成る第２のｐ型クラ
ッド層１０７が設けられ、さらにその上に例えばｐ型Ga
As層から成るキャップ層１０８が設けられている。この
キャップ層１０８の上には電極１０９が設けられている
とともに、ｎ型GaAs基板１０１の裏面には電極１１０が
設けられている。
【０００５】上述のように構成されたＳＡＮレーザーに
おいては、レーザー発振を行わせるために電極１０９、
１１０間に流される電流の通路は、電流狭窄層１０６の
ストライプ状の開口１０６ａを通るものに制限され、こ
の開口１０６ａの内部にストライプ状の電流集中部が形
成される。これによって、しきい値電流Ｉth及び動作電
流Ｉopを低減させることができる。
おいては、レーザー発振を行わせるために電極１０９、
１１０間に流される電流の通路は、電流狭窄層１０６の
ストライプ状の開口１０６ａを通るものに制限され、こ
の開口１０６ａの内部にストライプ状の電流集中部が形
成される。これによって、しきい値電流Ｉth及び動作電
流Ｉopを低減させることができる。
【０００６】
【発明が解決しようとする課題】上述の従来のＳＡＮレ
ーザーにおいて、電流狭窄層１０６は約１．７μｍの厚
さに成長されるため、この電流狭窄層１０６のストライ
プ状の開口１０６ａの部分の段差はかなり大きなものと
なる。従って、このストライプ状の開口１０６ａの部分
の段差を埋めるためには、その上に成長させる第２のｐ
型クラッド層１０７及びキャップ層１０８の厚さをかな
り大きくする必要がある。この結果、上述の従来のＳＡ
Ｎレーザーの製造においては、例えば有機金属化学気相
成長（Metal Organic Chemical Vapor Deposition ，Ｍ
ＯＣＶＤ）法によりエピタキシャル成長させる必要があ
る層の合計の厚さは約７μｍ以上にもなり、エピタキシ
ャル成長に長時間を要するばかりでなく、成長原料の消
費量も非常に多くなるという問題があった。
ーザーにおいて、電流狭窄層１０６は約１．７μｍの厚
さに成長されるため、この電流狭窄層１０６のストライ
プ状の開口１０６ａの部分の段差はかなり大きなものと
なる。従って、このストライプ状の開口１０６ａの部分
の段差を埋めるためには、その上に成長させる第２のｐ
型クラッド層１０７及びキャップ層１０８の厚さをかな
り大きくする必要がある。この結果、上述の従来のＳＡ
Ｎレーザーの製造においては、例えば有機金属化学気相
成長（Metal Organic Chemical Vapor Deposition ，Ｍ
ＯＣＶＤ）法によりエピタキシャル成長させる必要があ
る層の合計の厚さは約７μｍ以上にもなり、エピタキシ
ャル成長に長時間を要するばかりでなく、成長原料の消
費量も非常に多くなるという問題があった。
【０００７】一方、上述のＳＡＮレーザーのしきい値電
流Ｉth及び動作電流Ｉopをより低減させるために、活性
層１０４の厚さｄ1 と第１のｐ型クラッド層１０５の厚
さｄ2 とを変えることにより電流狭窄層１０６のストラ
イプ状の開口１０６ａの内部とその両外側の電流狭窄層
１０６の部分との間の屈折率差を変える試みがなされて
いる。しかし、低雑音特性を得るためには、単一モード
発振ではなく、多モード発振とするのが望ましいので、
しきい値電流Ｉth及び動作電流Ｉopをこの屈折率差だけ
で低減させるのは不都合である。従って、しきい値電流
Ｉth及び動作電流Ｉopを低減させるためには、この屈折
率差はそのままにして、電流狭窄層１０６のストライプ
状の開口１０６ａの部分以外の部分を流れる無効電流を
減少させる必要がある。
流Ｉth及び動作電流Ｉopをより低減させるために、活性
層１０４の厚さｄ1 と第１のｐ型クラッド層１０５の厚
さｄ2 とを変えることにより電流狭窄層１０６のストラ
イプ状の開口１０６ａの内部とその両外側の電流狭窄層
１０６の部分との間の屈折率差を変える試みがなされて
いる。しかし、低雑音特性を得るためには、単一モード
発振ではなく、多モード発振とするのが望ましいので、
しきい値電流Ｉth及び動作電流Ｉopをこの屈折率差だけ
で低減させるのは不都合である。従って、しきい値電流
Ｉth及び動作電流Ｉopを低減させるためには、この屈折
率差はそのままにして、電流狭窄層１０６のストライプ
状の開口１０６ａの部分以外の部分を流れる無効電流を
減少させる必要がある。
【０００８】この無効電流を減少させるために、電流狭
窄層１０６の電流制限能力を高めることが考えられる。
これは、具体的には、この電流狭窄層１０６をｎ型AlGa
As層により形成してポテンシャル障壁の高さを大きくす
るものである。しかし、このように電流狭窄層１０６を
単にｎ型AlGaAs層により形成するだけでは、この電流狭
窄層１０６の電流制限能力を十分に高くすることは困難
であり、従ってしきい値電流Ｉth及び動作電流Ｉopを大
幅に低減させることは困難である。
窄層１０６の電流制限能力を高めることが考えられる。
これは、具体的には、この電流狭窄層１０６をｎ型AlGa
As層により形成してポテンシャル障壁の高さを大きくす
るものである。しかし、このように電流狭窄層１０６を
単にｎ型AlGaAs層により形成するだけでは、この電流狭
窄層１０６の電流制限能力を十分に高くすることは困難
であり、従ってしきい値電流Ｉth及び動作電流Ｉopを大
幅に低減させることは困難である。
【０００９】従って、この発明の目的は、しきい値電流
及び動作電流が十分に小さく、しかもレーザー構造を形
成する層のエピタキシャル成長に要する時間が短く、成
長原料の消費量も少ない半導体レーザーを提供すること
にある。
及び動作電流が十分に小さく、しかもレーザー構造を形
成する層のエピタキシャル成長に要する時間が短く、成
長原料の消費量も少ない半導体レーザーを提供すること
にある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明は、化合物半導体基板（１）と、化合物
半導体基板（１）上に設けられた第１導電型の第１のク
ラッド層（４）と、第１のクラッド層（４）上に設けら
れた活性層（５）と、活性層（５）上に設けられた第２
導電型の第２のクラッド層（６、１０）と、レーザー発
振を行わせるために流される電流の通路を制限するため
の電流狭窄層（７）とを具備する半導体レーザーにおい
て、電流狭窄層（７）中に組成不均一面及び／又は凹凸
面が設けられているものである。
に、第１の発明は、化合物半導体基板（１）と、化合物
半導体基板（１）上に設けられた第１導電型の第１のク
ラッド層（４）と、第１のクラッド層（４）上に設けら
れた活性層（５）と、活性層（５）上に設けられた第２
導電型の第２のクラッド層（６、１０）と、レーザー発
振を行わせるために流される電流の通路を制限するため
の電流狭窄層（７）とを具備する半導体レーザーにおい
て、電流狭窄層（７）中に組成不均一面及び／又は凹凸
面が設けられているものである。
【００１１】第２の発明は、化合物半導体基板（１）
と、化合物半導体基板（１）上に設けられた第１導電型
の第１のクラッド層（４）と、第１のクラッド層（４）
上に設けられた活性層（５）と、活性層（５）上に設け
られた第２導電型の第２のクラッド層（６、１０）と、
レーザー発振を行わせるために流される電流の通路を制
限するための電流狭窄層（７）とを具備する半導体レー
ザーにおいて、電流狭窄層（７）が、第１の化合物半導
体層（８）とこの第１の化合物半導体層（８）に対して
第１の高さのポテンシャル障壁を形成する第２の化合物
半導体層（９）との間に第１の化合物半導体層（８）に
対して第１の高さよりも大きい第２の高さのポテンシャ
ル障壁を形成する第３の化合物半導体層（１４）が設け
られた構造を有するものである。
と、化合物半導体基板（１）上に設けられた第１導電型
の第１のクラッド層（４）と、第１のクラッド層（４）
上に設けられた活性層（５）と、活性層（５）上に設け
られた第２導電型の第２のクラッド層（６、１０）と、
レーザー発振を行わせるために流される電流の通路を制
限するための電流狭窄層（７）とを具備する半導体レー
ザーにおいて、電流狭窄層（７）が、第１の化合物半導
体層（８）とこの第１の化合物半導体層（８）に対して
第１の高さのポテンシャル障壁を形成する第２の化合物
半導体層（９）との間に第１の化合物半導体層（８）に
対して第１の高さよりも大きい第２の高さのポテンシャ
ル障壁を形成する第３の化合物半導体層（１４）が設け
られた構造を有するものである。
【００１２】第３の発明は、化合物半導体基板（１）
と、化合物半導体基板（１）上に設けられた第１導電型
の第１のクラッド層（４）と、第１のクラッド層（４）
上に設けられた活性層（５）と、活性層（５）上に設け
られた第２導電型の第２のクラッド層（６、１０）と、
レーザー発振を行わせるために流される電流の通路を制
限するための電流狭窄層（７）とを具備する半導体レー
ザーにおいて、電流狭窄層（７）が超格子層（８、９）
により形成されているものである。
と、化合物半導体基板（１）上に設けられた第１導電型
の第１のクラッド層（４）と、第１のクラッド層（４）
上に設けられた活性層（５）と、活性層（５）上に設け
られた第２導電型の第２のクラッド層（６、１０）と、
レーザー発振を行わせるために流される電流の通路を制
限するための電流狭窄層（７）とを具備する半導体レー
ザーにおいて、電流狭窄層（７）が超格子層（８、９）
により形成されているものである。
【００１３】
【作用】上述のように構成された第１の発明による半導
体レーザーによれば、電流狭窄層（７）中に設けられた
組成不均一面及び／又は凹凸面がキャリアのキラーセン
ターとして働くことにより、この電流狭窄層（７）を通
ってキャリアが流れるのが阻止される。このため、この
電流狭窄層（７）の電流制限能力が大幅に向上し、この
電流狭窄層（７）を流れる無効電流を大幅に低減させる
ことができる。これによって、しきい値電流及び動作電
流を大幅に低減させることができる。また、電流狭窄層
（７）の電流制限能力が向上することにより、この電流
狭窄層（７）の厚さを小さくすることができるので、こ
の電流狭窄層（７）に形成されるストライプ状の開口の
部分の段差も小さくなる。従って、この電流狭窄層
（７）の上に成長させる層の厚さを小さくすることがで
きるので、レーザー構造を形成する層のエピタキシャル
成長に要する時間を短くすることができ、成長原料の消
費量も少なくすることができる。
体レーザーによれば、電流狭窄層（７）中に設けられた
組成不均一面及び／又は凹凸面がキャリアのキラーセン
ターとして働くことにより、この電流狭窄層（７）を通
ってキャリアが流れるのが阻止される。このため、この
電流狭窄層（７）の電流制限能力が大幅に向上し、この
電流狭窄層（７）を流れる無効電流を大幅に低減させる
ことができる。これによって、しきい値電流及び動作電
流を大幅に低減させることができる。また、電流狭窄層
（７）の電流制限能力が向上することにより、この電流
狭窄層（７）の厚さを小さくすることができるので、こ
の電流狭窄層（７）に形成されるストライプ状の開口の
部分の段差も小さくなる。従って、この電流狭窄層
（７）の上に成長させる層の厚さを小さくすることがで
きるので、レーザー構造を形成する層のエピタキシャル
成長に要する時間を短くすることができ、成長原料の消
費量も少なくすることができる。
【００１４】上述のように構成された第２の発明による
半導体レーザーによれば、第１の化合物半導体層（８）
と第２の化合物半導体層（９）との間に設けられた第３
の化合物半導体層（１４）により形成されるポテンシャ
ル障壁の高さを十分に大きくすることにより、この電流
狭窄層（７）の電流制限能力が大幅に向上する。これに
よって、第１の発明による半導体レーザーの場合と同様
に、しきい値電流及び動作電流を大幅に低減させること
ができるとともに、レーザー構造を形成する層のエピタ
キシャル成長に要する時間を短くすることができ、成長
原料の消費量も少なくすることができる。
半導体レーザーによれば、第１の化合物半導体層（８）
と第２の化合物半導体層（９）との間に設けられた第３
の化合物半導体層（１４）により形成されるポテンシャ
ル障壁の高さを十分に大きくすることにより、この電流
狭窄層（７）の電流制限能力が大幅に向上する。これに
よって、第１の発明による半導体レーザーの場合と同様
に、しきい値電流及び動作電流を大幅に低減させること
ができるとともに、レーザー構造を形成する層のエピタ
キシャル成長に要する時間を短くすることができ、成長
原料の消費量も少なくすることができる。
【００１５】上述のように構成された第３の発明による
半導体レーザーによれば、電流狭窄層（７）を形成する
超格子層（８、９）の井戸層及び障壁層の厚さをそれら
の厚さ方向にトンネル電流が実質的に流れない程度に十
分に大きくすることにより、この電流狭窄層（７）の電
流制限能力が大幅に向上する。これによって、第１の発
明による半導体レーザーの場合と同様に、しきい値電流
及び動作電流を大幅に低減させることができるととも
に、レーザー構造を形成する層のエピタキシャル成長に
要する時間を短くすることができ、成長原料の消費量も
少なくすることができる。
半導体レーザーによれば、電流狭窄層（７）を形成する
超格子層（８、９）の井戸層及び障壁層の厚さをそれら
の厚さ方向にトンネル電流が実質的に流れない程度に十
分に大きくすることにより、この電流狭窄層（７）の電
流制限能力が大幅に向上する。これによって、第１の発
明による半導体レーザーの場合と同様に、しきい値電流
及び動作電流を大幅に低減させることができるととも
に、レーザー構造を形成する層のエピタキシャル成長に
要する時間を短くすることができ、成長原料の消費量も
少なくすることができる。
【００１６】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。図１はこの
発明の第１実施例による半導体レーザーを示す。図１に
示すように、この第１実施例による半導体レーザーにお
いては、例えばｎ型GaAs基板１上に、例えばｎ型GaAs層
から成る第１のバッファ層２、例えばｎ型Al0.3 Ga0.7
As層から成る第２のバッファ層３、例えばｎ型Al0.47Ga
0.53As層から成るｎ型クラッド層４、例えばｎ型または
ｐ型のAl0.13Ga0.87As層から成る活性層５及び例えばｐ
型Al0.47Ga0.53As層から成る第１のｐ型クラッド層６が
順次設けられている。
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。図１はこの
発明の第１実施例による半導体レーザーを示す。図１に
示すように、この第１実施例による半導体レーザーにお
いては、例えばｎ型GaAs基板１上に、例えばｎ型GaAs層
から成る第１のバッファ層２、例えばｎ型Al0.3 Ga0.7
As層から成る第２のバッファ層３、例えばｎ型Al0.47Ga
0.53As層から成るｎ型クラッド層４、例えばｎ型または
ｐ型のAl0.13Ga0.87As層から成る活性層５及び例えばｐ
型Al0.47Ga0.53As層から成る第１のｐ型クラッド層６が
順次設けられている。
【００１７】この第１のｐ型クラッド層６上には、電流
狭窄層７が設けられている。この電流狭窄層７には、ス
トライプ状の開口７ａが形成されている。この場合、こ
の電流狭窄層７は、ｎ型GaAs層８とその上に積層された
ｎ型Alx Ga1-x As層９とから成る。このｎ型Alx Ga1-x
As層９のAl組成比ｘは例えば０．３である。このｎ型Ga
As層８とｎ型Alx Ga1-x As層９とのヘテロ界面は、場所
によってAl組成比ｘが異常に大きくなっているなどAl組
成比ｘが不均一であったり、凹凸が存在したり、あるい
はAl組成比ｘの不均一及び凹凸の両方が存在する粗悪な
界面となっている。
狭窄層７が設けられている。この電流狭窄層７には、ス
トライプ状の開口７ａが形成されている。この場合、こ
の電流狭窄層７は、ｎ型GaAs層８とその上に積層された
ｎ型Alx Ga1-x As層９とから成る。このｎ型Alx Ga1-x
As層９のAl組成比ｘは例えば０．３である。このｎ型Ga
As層８とｎ型Alx Ga1-x As層９とのヘテロ界面は、場所
によってAl組成比ｘが異常に大きくなっているなどAl組
成比ｘが不均一であったり、凹凸が存在したり、あるい
はAl組成比ｘの不均一及び凹凸の両方が存在する粗悪な
界面となっている。
【００１８】電流狭窄層７のストライプ状の開口７ａの
部分の第１のｐ型クラッド層６と電流狭窄層７との上に
は例えばｐ型Al0.47Ga0.53As層から成る第２のｐ型クラ
ッド層１０が設けられ、さらにその上に例えばｐ型GaAs
層から成るキャップ層１１が設けられている。このキャ
ップ層１１上には電極１２が設けられているとともに、
ｎ型GaAs基板１の裏面には電極１３が設けられている。
部分の第１のｐ型クラッド層６と電流狭窄層７との上に
は例えばｐ型Al0.47Ga0.53As層から成る第２のｐ型クラ
ッド層１０が設けられ、さらにその上に例えばｐ型GaAs
層から成るキャップ層１１が設けられている。このキャ
ップ層１１上には電極１２が設けられているとともに、
ｎ型GaAs基板１の裏面には電極１３が設けられている。
【００１９】次に、上述のように構成されたこの第１実
施例による半導体レーザーの製造方法について説明す
る。図１に示すように、まず、ｎ型GaAs基板１上に、例
えばＭＯＣＶＤ法により、バッファ層２、３、ｎ型クラ
ッド層４、活性層５及びｐ型クラッド層６を順次エピタ
キシャル成長させる。
施例による半導体レーザーの製造方法について説明す
る。図１に示すように、まず、ｎ型GaAs基板１上に、例
えばＭＯＣＶＤ法により、バッファ層２、３、ｎ型クラ
ッド層４、活性層５及びｐ型クラッド層６を順次エピタ
キシャル成長させる。
【００２０】次に、ＭＯＣＶＤ法により、ｎ型GaAs層８
及びｎ型Alx Ga1-x As層９を順次エピタキシャル成長さ
せる。この場合、このｎ型Alx Ga1-x As層９のエピタキ
シャル成長の開始時には、ＭＯＣＶＤ炉内に供給する原
料の圧力を故意に変動させる。この結果、このｎ型GaAs
層８とｎ型Alx Ga1-x As層９とのヘテロ界面は、Al組成
の不均一及び／又は凹凸が存在する粗悪な界面となる。
及びｎ型Alx Ga1-x As層９を順次エピタキシャル成長さ
せる。この場合、このｎ型Alx Ga1-x As層９のエピタキ
シャル成長の開始時には、ＭＯＣＶＤ炉内に供給する原
料の圧力を故意に変動させる。この結果、このｎ型GaAs
層８とｎ型Alx Ga1-x As層９とのヘテロ界面は、Al組成
の不均一及び／又は凹凸が存在する粗悪な界面となる。
【００２１】次に、電流狭窄層７を構成するｎ型Alx Ga
1-x As層９及びｎ型GaAs層８の所定部分を例えばウエッ
トエッチング法によりエッチング除去してストライプ状
の開口部７ａを形成する。このエッチングは、ｎ型GaAs
層８を完全に除去するために、図１において一点鎖線で
示すように、多少オーバーエッチング気味に行われる。
1-x As層９及びｎ型GaAs層８の所定部分を例えばウエッ
トエッチング法によりエッチング除去してストライプ状
の開口部７ａを形成する。このエッチングは、ｎ型GaAs
層８を完全に除去するために、図１において一点鎖線で
示すように、多少オーバーエッチング気味に行われる。
【００２２】次に、ＭＯＣＶＤ法により、ｐ型クラッド
層１０及びキャップ層１１を順次エピタキシャル成長さ
せる。この後、キャップ層１１上に電極１２を形成する
とともに、ｎ型GaAs基板１の裏面に電極１３を形成し
て、目的とする半導体レーザーを完成させる。
層１０及びキャップ層１１を順次エピタキシャル成長さ
せる。この後、キャップ層１１上に電極１２を形成する
とともに、ｎ型GaAs基板１の裏面に電極１３を形成し
て、目的とする半導体レーザーを完成させる。
【００２３】以上のように、この第１実施例によれば、
電流狭窄層７を構成するｎ型GaAs層８とｎ型Alx Ga1-x
As層９とのヘテロ界面がAl組成の不均一及び／又は凹凸
が存在する粗悪な界面となっているので、この粗悪な界
面がキャリアのキラーセンターとして働き、この電流狭
窄層７を通ってキャリアが流れるのが阻止される。これ
によって、この電流狭窄層７の電流制限能力が向上し、
この電流狭窄層７を流れる無効電流を減少させることが
できることから、しきい値電流Ｉth及び動作電流Ｉopを
大幅に低減させることができる。また、電流狭窄層７の
電流制限能力が向上することにより、この電流狭窄層７
の厚さは小さくて済むので、その上に成長されるｐ型ク
ラッド層１０及びキャップ層１１の厚さをあまり大きく
しないでも、電流狭窄層７のストライプ状の開口７ａを
十分に埋めることができる。このため、レーザー構造を
形成する層のエピタキシャル成長に要する時間を短くす
ることができ、成長原料の消費量も少なくすることがで
きる。
電流狭窄層７を構成するｎ型GaAs層８とｎ型Alx Ga1-x
As層９とのヘテロ界面がAl組成の不均一及び／又は凹凸
が存在する粗悪な界面となっているので、この粗悪な界
面がキャリアのキラーセンターとして働き、この電流狭
窄層７を通ってキャリアが流れるのが阻止される。これ
によって、この電流狭窄層７の電流制限能力が向上し、
この電流狭窄層７を流れる無効電流を減少させることが
できることから、しきい値電流Ｉth及び動作電流Ｉopを
大幅に低減させることができる。また、電流狭窄層７の
電流制限能力が向上することにより、この電流狭窄層７
の厚さは小さくて済むので、その上に成長されるｐ型ク
ラッド層１０及びキャップ層１１の厚さをあまり大きく
しないでも、電流狭窄層７のストライプ状の開口７ａを
十分に埋めることができる。このため、レーザー構造を
形成する層のエピタキシャル成長に要する時間を短くす
ることができ、成長原料の消費量も少なくすることがで
きる。
【００２４】この第１実施例においては、電流狭窄層７
中に粗悪な界面が一層だけ形成されているが、図２に示
すようにこの粗悪な界面を二層形成したり、図３に示す
ようにこの粗悪な界面を三層以上形成することも可能で
ある。
中に粗悪な界面が一層だけ形成されているが、図２に示
すようにこの粗悪な界面を二層形成したり、図３に示す
ようにこの粗悪な界面を三層以上形成することも可能で
ある。
【００２５】次に、この発明の第２実施例による半導体
レーザーについて説明する。図４に示すように、この第
２実施例による半導体レーザーにおいては、電流狭窄層
７は、ｎ型GaAs層８とｎ型Alx Ga1-x As層９との間にｎ
型Aly Ga1-y As層１４が挟まれた構造を有する。このｎ
型Aly Ga1-y As層１４のAl組成比ｙは、ｎ型Alx Ga1-x
As層９のAl組成比ｘに比べて十分に大きな値に選ばれ
る。例えば、ｘ＝０．３に対してｙ＝０．７である。こ
の場合、ｎ型Aly Ga1-y As層１４のエネルギーギャップ
はｎ型Alx Ga1-x As層９のエネルギーギャップよりも大
きく、従ってｎ型Aly Ga1-y As層１４によるポテンシャ
ル障壁の高さはｎ型Alx Ga1-x As層９によるポテンシャ
ル障壁の高さよりも大きい。このｎ型Aly Ga1-y As層１
４の厚さは、このｎ型Aly Ga1-y As層１４の厚さ方向に
トンネル電流が実質的に流れないようにするために、例
えば１５０〜２００Å以上の厚さに設定される。その他
の構成は第１実施例による半導体レーザーと同様である
ので、説明を省略する。
レーザーについて説明する。図４に示すように、この第
２実施例による半導体レーザーにおいては、電流狭窄層
７は、ｎ型GaAs層８とｎ型Alx Ga1-x As層９との間にｎ
型Aly Ga1-y As層１４が挟まれた構造を有する。このｎ
型Aly Ga1-y As層１４のAl組成比ｙは、ｎ型Alx Ga1-x
As層９のAl組成比ｘに比べて十分に大きな値に選ばれ
る。例えば、ｘ＝０．３に対してｙ＝０．７である。こ
の場合、ｎ型Aly Ga1-y As層１４のエネルギーギャップ
はｎ型Alx Ga1-x As層９のエネルギーギャップよりも大
きく、従ってｎ型Aly Ga1-y As層１４によるポテンシャ
ル障壁の高さはｎ型Alx Ga1-x As層９によるポテンシャ
ル障壁の高さよりも大きい。このｎ型Aly Ga1-y As層１
４の厚さは、このｎ型Aly Ga1-y As層１４の厚さ方向に
トンネル電流が実質的に流れないようにするために、例
えば１５０〜２００Å以上の厚さに設定される。その他
の構成は第１実施例による半導体レーザーと同様である
ので、説明を省略する。
【００２６】この第２実施例による半導体レーザーの製
造方法は、ｐ型クラッド層６上にｎ型GaAs層８、ｎ型Al
y Ga1-y As層１４及びｎ型Alx Ga1-x As層９を順次エピ
タキシャル成長させた後にこれらの所定部分をエッチン
グ除去することによりストライプ状の開口７ａを形成す
ることを除いて、上述の第１実施例で述べた製造方法と
同様である。
造方法は、ｐ型クラッド層６上にｎ型GaAs層８、ｎ型Al
y Ga1-y As層１４及びｎ型Alx Ga1-x As層９を順次エピ
タキシャル成長させた後にこれらの所定部分をエッチン
グ除去することによりストライプ状の開口７ａを形成す
ることを除いて、上述の第１実施例で述べた製造方法と
同様である。
【００２７】この第２実施例によれば、電流狭窄層７が
ｎ型GaAs層８とｎ型Alx Ga1-x As層９との間にAl組成比
ｙが十分に大きいｎ型Aly Ga1-y As層１４を挟んだ構造
を有するので、このｎ型Aly Ga1-y As層１４によりｎ型
GaAs層８に対して高さが十分に大きいポテンシャル障壁
が形成される。これによって、電流狭窄層７を通ってキ
ャリアが流れるのが阻止されることから、電流狭窄層７
を流れる無効電流を減少させることができる。このた
め、第１実施例と同様に、電流狭窄層７の電流制限能力
が大幅に向上し、しきい値電流Ｉth及び動作電流Ｉopを
大幅に低減させることができるとともに、レーザー構造
を形成する層のエピタキシャル成長に要する時間を短く
することができ、成長原料の消費量も少なくすることが
できる。
ｎ型GaAs層８とｎ型Alx Ga1-x As層９との間にAl組成比
ｙが十分に大きいｎ型Aly Ga1-y As層１４を挟んだ構造
を有するので、このｎ型Aly Ga1-y As層１４によりｎ型
GaAs層８に対して高さが十分に大きいポテンシャル障壁
が形成される。これによって、電流狭窄層７を通ってキ
ャリアが流れるのが阻止されることから、電流狭窄層７
を流れる無効電流を減少させることができる。このた
め、第１実施例と同様に、電流狭窄層７の電流制限能力
が大幅に向上し、しきい値電流Ｉth及び動作電流Ｉopを
大幅に低減させることができるとともに、レーザー構造
を形成する層のエピタキシャル成長に要する時間を短く
することができ、成長原料の消費量も少なくすることが
できる。
【００２８】次に、この発明の第３実施例による半導体
レーザーについて説明する。図５に示すように、この第
３実施例による半導体レーザーにおいては、電流狭窄層
７は、GaAs層８とAlx Ga1-x As層９とを交互に積層した
Alx Ga1-x As／GaAs超格子層により形成されている。こ
の超格子層を形成するGaAs層８及びAlx Ga1-x As層９の
厚さは、この厚さ方向にトンネル電流が実質的に流れな
いようにするために、比較的大きな値に選ばれる。その
他の構成は第１実施例による半導体レーザーと同様であ
るので、説明を省略する。
レーザーについて説明する。図５に示すように、この第
３実施例による半導体レーザーにおいては、電流狭窄層
７は、GaAs層８とAlx Ga1-x As層９とを交互に積層した
Alx Ga1-x As／GaAs超格子層により形成されている。こ
の超格子層を形成するGaAs層８及びAlx Ga1-x As層９の
厚さは、この厚さ方向にトンネル電流が実質的に流れな
いようにするために、比較的大きな値に選ばれる。その
他の構成は第１実施例による半導体レーザーと同様であ
るので、説明を省略する。
【００２９】この第３実施例による半導体レーザーの製
造方法は、ｐ型クラッド層６上にGaAs層８及びAlx Ga
1-x As層９を交互にエピタキシャル成長させることによ
りAlx Ga1-x As／GaAs超格子層から成る電流狭窄層７を
形成した後にこの電流狭窄層７の所定部分をエッチング
除去して開口７ａを形成することを除いて、上述の第１
実施例で述べた製造方法と同様である。
造方法は、ｐ型クラッド層６上にGaAs層８及びAlx Ga
1-x As層９を交互にエピタキシャル成長させることによ
りAlx Ga1-x As／GaAs超格子層から成る電流狭窄層７を
形成した後にこの電流狭窄層７の所定部分をエッチング
除去して開口７ａを形成することを除いて、上述の第１
実施例で述べた製造方法と同様である。
【００３０】この第３実施例によれば、トンネル電流が
実質的に流れない程度の比較的厚いGaAs層８及びAlx Ga
1-x As層９から成るAlx Ga1-x As／GaAs超格子層により
電流狭窄層７が構成されているので、電流狭窄層７の電
流制限能力が向上し、この電流狭窄層７を流れる無効電
流を減少させることができる。これによって、第１実施
例と同様に、しきい値電流Ｉth及び動作電流Ｉopを大幅
に低減させることができるとともに、レーザー構造を形
成する層のエピタキシャル成長に要する時間を短くする
ことができ、成長原料の消費量も少なくすることができ
る。
実質的に流れない程度の比較的厚いGaAs層８及びAlx Ga
1-x As層９から成るAlx Ga1-x As／GaAs超格子層により
電流狭窄層７が構成されているので、電流狭窄層７の電
流制限能力が向上し、この電流狭窄層７を流れる無効電
流を減少させることができる。これによって、第１実施
例と同様に、しきい値電流Ｉth及び動作電流Ｉopを大幅
に低減させることができるとともに、レーザー構造を形
成する層のエピタキシャル成長に要する時間を短くする
ことができ、成長原料の消費量も少なくすることができ
る。
【００３１】次に、この発明の第４実施例による半導体
レーザーについて説明する。この第４実施例は、この発
明をＳＤＨ（Separated Double Hetero)レーザーと呼ば
れる半導体レーザーに適用した実施例である。図６に示
すように、この第４実施例による半導体レーザーにおい
ては、ｎ型GaAs基板１に、台形状の断面形状を有するス
トライプ状の凸部１ａが形成されている。そして、この
凸部１ａの上に、ｎ型バッファ層２、ｎ型クラッド層
４、活性層５及びｐ型クラッド層６が全体として三角柱
状の形状をなすように設けられている。この場合、凸部
１ａの上に設けられた全体として三角柱状の形状をなす
ｎ型クラッド層４、活性層５及びｐ型クラッド層６によ
り、基本的なレーザー構造が形成されている。
レーザーについて説明する。この第４実施例は、この発
明をＳＤＨ（Separated Double Hetero)レーザーと呼ば
れる半導体レーザーに適用した実施例である。図６に示
すように、この第４実施例による半導体レーザーにおい
ては、ｎ型GaAs基板１に、台形状の断面形状を有するス
トライプ状の凸部１ａが形成されている。そして、この
凸部１ａの上に、ｎ型バッファ層２、ｎ型クラッド層
４、活性層５及びｐ型クラッド層６が全体として三角柱
状の形状をなすように設けられている。この場合、凸部
１ａの上に設けられた全体として三角柱状の形状をなす
ｎ型クラッド層４、活性層５及びｐ型クラッド層６によ
り、基本的なレーザー構造が形成されている。
【００３２】この第４実施例による半導体レーザーにお
いて、電流狭窄層７は、凸部１ａの上の部分の活性層５
の両外側にこの活性層５を両側から挟むように設けられ
ている。そして、レーザー発振を行わせるために流され
る電流の通路は、この電流狭窄層７により、凸部１ａの
上の部分の活性層５を通るものに制限される。
いて、電流狭窄層７は、凸部１ａの上の部分の活性層５
の両外側にこの活性層５を両側から挟むように設けられ
ている。そして、レーザー発振を行わせるために流され
る電流の通路は、この電流狭窄層７により、凸部１ａの
上の部分の活性層５を通るものに制限される。
【００３３】この場合、この電流狭窄層７は、第１実施
例におけると同様に、例えばｎ型GaAs層８とその上に積
層されたｎ型Alx Ga1-x As層９とから成り、このｎ型Ga
As層８とｎ型Alx Ga1-x As層９とのヘテロ界面はAl組成
比ｘの不均一及び／又は凹凸が存在する粗悪な界面とな
っている。
例におけると同様に、例えばｎ型GaAs層８とその上に積
層されたｎ型Alx Ga1-x As層９とから成り、このｎ型Ga
As層８とｎ型Alx Ga1-x As層９とのヘテロ界面はAl組成
比ｘの不均一及び／又は凹凸が存在する粗悪な界面とな
っている。
【００３４】この第４実施例によれば、ＳＤＨレーザー
において、電流狭窄層７の電流制限能力を向上させるこ
とができ、従ってこの電流狭窄層７を流れる無効電流を
減少させることができることにより、しきい値電流Ｉth
及び動作電流Ｉopを低減させることができるとともに、
電流狭窄層７の厚さを小さくすることができることによ
り、レーザー構造を形成する層のエピタキシャル成長に
要する時間を短くすることができ、成長原料の消費量も
減少させることができる。
において、電流狭窄層７の電流制限能力を向上させるこ
とができ、従ってこの電流狭窄層７を流れる無効電流を
減少させることができることにより、しきい値電流Ｉth
及び動作電流Ｉopを低減させることができるとともに、
電流狭窄層７の厚さを小さくすることができることによ
り、レーザー構造を形成する層のエピタキシャル成長に
要する時間を短くすることができ、成長原料の消費量も
減少させることができる。
【００３５】次に、この発明の第５実施例による半導体
レーザーについて説明する。図７に示すように、この第
５実施例による半導体レーザーにおいては、ｎ型GaAs基
板１上に、例えば第１実施例におけると同様な構造を有
する電流狭窄層７が設けられている。そして、この電流
狭窄層７のストライプ状の開口７ａの部分のｎ型GaAs基
板１とこの電流狭窄層７との上に、ｎ型クラッド層４、
活性層５及びｐ型クラッド層６及びキャップ層１０が順
次設けられている。この第５実施例によっても、電流狭
窄層７に粗悪な界面が形成されていることにより、第１
実施例と同様な利点を得ることができる。
レーザーについて説明する。図７に示すように、この第
５実施例による半導体レーザーにおいては、ｎ型GaAs基
板１上に、例えば第１実施例におけると同様な構造を有
する電流狭窄層７が設けられている。そして、この電流
狭窄層７のストライプ状の開口７ａの部分のｎ型GaAs基
板１とこの電流狭窄層７との上に、ｎ型クラッド層４、
活性層５及びｐ型クラッド層６及びキャップ層１０が順
次設けられている。この第５実施例によっても、電流狭
窄層７に粗悪な界面が形成されていることにより、第１
実施例と同様な利点を得ることができる。
【００３６】以上、この発明の実施例につき具体的に説
明したが、この発明は、上述の実施例に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。例えば、上述の第１実施例において、電流
狭窄層７とその下地のｐ型クラッド層６との界面も粗悪
な界面とすることが可能である。なお、この場合、この
粗悪な界面は、電流狭窄層７の成長終了時点では、レー
ザー発振を行わせるために流される電流の通路となる部
分を含む全面に形成されているが、すでに述べたよう
に、電流狭窄層７のストライプ状の開口７ａを形成する
ためのエッチング時にオーバーエッチングが行われるの
で、この電流通路となる部分における電流狭窄層７とｐ
型クラッド層７との間の粗悪な界面はこのエッチング時
に除去される。
明したが、この発明は、上述の実施例に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。例えば、上述の第１実施例において、電流
狭窄層７とその下地のｐ型クラッド層６との界面も粗悪
な界面とすることが可能である。なお、この場合、この
粗悪な界面は、電流狭窄層７の成長終了時点では、レー
ザー発振を行わせるために流される電流の通路となる部
分を含む全面に形成されているが、すでに述べたよう
に、電流狭窄層７のストライプ状の開口７ａを形成する
ためのエッチング時にオーバーエッチングが行われるの
で、この電流通路となる部分における電流狭窄層７とｐ
型クラッド層７との間の粗悪な界面はこのエッチング時
に除去される。
【００３７】また、上述の第４実施例においては、電流
狭窄層７を第１実施例におけると同様な構造としている
が、この電流狭窄層７は、第２実施例のようにｎ型GaAs
層８とｎ型Aly Ga1-y As層１４とｎ型Alx Ga1-x As層９
とを積層した構造とすることも可能であり、第３実施例
のようにGaAs層８及びAlx Ga1-xAs層９を交互に積層し
たAlx Ga1-x As／GaAs超格子層により形成することも可
能である。
狭窄層７を第１実施例におけると同様な構造としている
が、この電流狭窄層７は、第２実施例のようにｎ型GaAs
層８とｎ型Aly Ga1-y As層１４とｎ型Alx Ga1-x As層９
とを積層した構造とすることも可能であり、第３実施例
のようにGaAs層８及びAlx Ga1-xAs層９を交互に積層し
たAlx Ga1-x As／GaAs超格子層により形成することも可
能である。
【００３８】
【発明の効果】以上述べたように、この発明によれば、
しきい値電流及び動作電流を大幅に低減させることがで
きるとともに、レーザー構造を形成する層のエピタキシ
ャル成長に要する時間を短くすることができ、成長原料
の消費量も少なくすることができる。
しきい値電流及び動作電流を大幅に低減させることがで
きるとともに、レーザー構造を形成する層のエピタキシ
ャル成長に要する時間を短くすることができ、成長原料
の消費量も少なくすることができる。
【図１】この発明の第１実施例による半導体レーザーを
示す断面図である。
示す断面図である。
【図２】この発明の第１実施例による半導体レーザにお
ける電流狭窄層中に粗悪な界面を二層形成した例を示す
部分断面図である。
ける電流狭窄層中に粗悪な界面を二層形成した例を示す
部分断面図である。
【図３】この発明の第１実施例による半導体レーザにお
ける電流狭窄層中に粗悪な界面を三層以上形成した例を
示す部分断面図である。
ける電流狭窄層中に粗悪な界面を三層以上形成した例を
示す部分断面図である。
【図４】この発明の第２実施例による半導体レーザーを
示す断面図である。
示す断面図である。
【図５】この発明の第３実施例による半導体レーザーを
示す断面図である。
示す断面図である。
【図６】この発明の第４実施例による半導体レーザーを
示す断面図である。
示す断面図である。
【図７】この発明の第５実施例による半導体レーザーを
示す断面図である。
示す断面図である。
【図８】従来のＳＡＮレーザーを示す断面図である。
１ ｎ型GaAs基板 ４ ｎ型クラッド層 ５ 活性層 ６、１０ ｐ型クラッド層 ７ 電流狭窄層 ７ａ 開口 ８ ｎ型GaAs層 ９ ｎ型Alx Ga1-x As層 １０ ｐ型クラッド層 １１ キャップ層 １２、１３ 電極 １４ ｎ型Aly Ga1-y As層
Claims (3)
- 【請求項１】 化合物半導体基板と、 上記化合物半導体基板上に設けられた第１導電型の第１
のクラッド層と、 上記第１のクラッド層上に設けられた活性層と、 上記活性層上に設けられた第２導電型の第２のクラッド
層と、 レーザー発振を行わせるために流される電流の通路を制
限するための電流狭窄層とを具備する半導体レーザーに
おいて、 上記電流狭窄層中に組成不均一面及び／又は凹凸面が設
けられていることを特徴とする半導体レーザー。 - 【請求項２】 化合物半導体基板と、 上記化合物半導体基板上に設けられた第１導電型の第１
のクラッド層と、 上記第１のクラッド層上に設けられた活性層と、 上記活性層上に設けられた第２導電型の第２のクラッド
層と、 レーザー発振を行わせるために流される電流の通路を制
限するための電流狭窄層とを具備する半導体レーザーに
おいて、 上記電流狭窄層が、第１の化合物半導体層とこの第１の
化合物半導体層に対して第１の高さのポテンシャル障壁
を形成する第２の化合物半導体層との間に上記第１の化
合物半導体層に対して上記第１の高さよりも大きい第２
の高さのポテンシャル障壁を形成する第３の化合物半導
体層が設けられた構造を有することを特徴とする半導体
レーザー。 - 【請求項３】 化合物半導体基板と、 上記化合物半導体基板上に設けられた第１導電型の第１
のクラッド層と、 上記第１のクラッド層上に設けられた活性層と、 上記活性層上に設けられた第２導電型の第２のクラッド
層と、 レーザー発振を行わせるために流される電流の通路を制
限するための電流狭窄層とを具備する半導体レーザーに
おいて、 上記電流狭窄層が超格子層により形成されていることを
特徴とする半導体レーザー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31359191A JPH05129722A (ja) | 1991-10-31 | 1991-10-31 | 半導体レーザー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31359191A JPH05129722A (ja) | 1991-10-31 | 1991-10-31 | 半導体レーザー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129722A true JPH05129722A (ja) | 1993-05-25 |
Family
ID=18043162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31359191A Pending JPH05129722A (ja) | 1991-10-31 | 1991-10-31 | 半導体レーザー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129722A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230496A (ja) * | 1999-12-10 | 2001-08-24 | Furukawa Electric Co Ltd:The | 半導体レーザ素子 |
| JP2002305355A (ja) * | 2001-04-05 | 2002-10-18 | Furukawa Electric Co Ltd:The | 半導体レーザ素子 |
-
1991
- 1991-10-31 JP JP31359191A patent/JPH05129722A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230496A (ja) * | 1999-12-10 | 2001-08-24 | Furukawa Electric Co Ltd:The | 半導体レーザ素子 |
| JP2002305355A (ja) * | 2001-04-05 | 2002-10-18 | Furukawa Electric Co Ltd:The | 半導体レーザ素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05243669A (ja) | 半導体レーザ素子 | |
| US6140142A (en) | Semiconductor laser and a method for producing the same | |
| US7453102B2 (en) | Nitride-based semiconductor laser device | |
| JP2007019399A (ja) | 半導体レーザ装置 | |
| JPH06125133A (ja) | 半導体レーザ装置 | |
| JP2000058981A (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
| US7215691B2 (en) | Semiconductor laser device and method for fabricating the same | |
| JPH07226566A (ja) | 量子井戸半導体レーザおよびその製造方法 | |
| JP2004022630A (ja) | 化合物半導体及びその製造方法並びに半導体発光装置及びその製造方法 | |
| US6411637B1 (en) | Semiconductor laser and method of manufacturing the same | |
| JPH05129722A (ja) | 半導体レーザー | |
| JPH077232A (ja) | 光半導体装置 | |
| JPH09237933A (ja) | 半導体レーザ，及びその製造方法 | |
| JP4497606B2 (ja) | 半導体レーザ装置 | |
| JPS622716B2 (ja) | ||
| JP2833962B2 (ja) | 半導体レーザおよびその製法 | |
| JP3328933B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JP2006005130A (ja) | 半導体レーザ素子 | |
| JPH0728093B2 (ja) | 半導体レ−ザ素子 | |
| JPH05160509A (ja) | 量子井戸構造埋め込み半導体レーザ | |
| JP3422365B2 (ja) | リッジストライプ型半導体レーザ装置 | |
| JP3206573B2 (ja) | 半導体レーザおよびその作製方法 | |
| JPH0728094B2 (ja) | 半導体レ−ザ素子 | |
| JPS61135181A (ja) | 半導体発光装置 |