JPH05136473A - ジヨセフソン素子の製造方法 - Google Patents
ジヨセフソン素子の製造方法Info
- Publication number
- JPH05136473A JPH05136473A JP3078230A JP7823091A JPH05136473A JP H05136473 A JPH05136473 A JP H05136473A JP 3078230 A JP3078230 A JP 3078230A JP 7823091 A JP7823091 A JP 7823091A JP H05136473 A JPH05136473 A JP H05136473A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- josephson
- temperature gradient
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【目的】 ジョセフソン接合の形成位置及び数の制御を
可能とするとともに、ジョセフソン接合の特性のばらつ
きを抑える。 【構成】 単結晶製基板1の中央部を境界としてブロッ
クヒータを分割し(図1(a) ,(b) :分割ヒー4a,4
b)、基板1の中央部(基準温度850℃)から左右に
温度勾配(例えば5℃/mm)をもたせた状態で、スパ
ッタ法で超電導体薄膜2を成膜する。これにより、超電
導体薄膜2は基板中央部に粒界5を有する双結晶の膜と
なる(図1(c) )。次いで、化学エッチング等によって
中央部にブリッジ部3を形成すれば(図1(d) )、粒界
利用ブリッジ型ジョセフソン接合が形成される。2つの
ブリッジ部3a,3bを設ければ(図1(e) )、2つの
接合をもつDCジョセフソン接合が形成される。
可能とするとともに、ジョセフソン接合の特性のばらつ
きを抑える。 【構成】 単結晶製基板1の中央部を境界としてブロッ
クヒータを分割し(図1(a) ,(b) :分割ヒー4a,4
b)、基板1の中央部(基準温度850℃)から左右に
温度勾配(例えば5℃/mm)をもたせた状態で、スパ
ッタ法で超電導体薄膜2を成膜する。これにより、超電
導体薄膜2は基板中央部に粒界5を有する双結晶の膜と
なる(図1(c) )。次いで、化学エッチング等によって
中央部にブリッジ部3を形成すれば(図1(d) )、粒界
利用ブリッジ型ジョセフソン接合が形成される。2つの
ブリッジ部3a,3bを設ければ(図1(e) )、2つの
接合をもつDCジョセフソン接合が形成される。
Description
【0001】
【産業上の利用分野】本発明は、ブリッジ型ジョセフソ
ン接合を有するジョセフソン素子の製造方法に関するも
のである。
ン接合を有するジョセフソン素子の製造方法に関するも
のである。
【0002】
【従来の技術】薄膜によるジョセフソン接合としては、
従来、トンネル型とブリッジ型がある。このうち、トン
ネル型は、二つの超電導体の間に、非超電導材料からな
る数十Åのトンネルバリア層を形成したもので、多層膜
構造をとる必要がある。
従来、トンネル型とブリッジ型がある。このうち、トン
ネル型は、二つの超電導体の間に、非超電導材料からな
る数十Åのトンネルバリア層を形成したもので、多層膜
構造をとる必要がある。
【0003】一方、ブリッジ型は、二つの超電導領域を
ブリッジ部によって弱く結合したものであり、ブリッジ
部の膜厚及び長さは、コヒーレンス長(超電導電子が互
いに関連しあって運動する範囲の長さ)ξ、あるいはξ
の3〜5倍程度にする必要がある。
ブリッジ部によって弱く結合したものであり、ブリッジ
部の膜厚及び長さは、コヒーレンス長(超電導電子が互
いに関連しあって運動する範囲の長さ)ξ、あるいはξ
の3〜5倍程度にする必要がある。
【0004】上記のトンネル型とブリッジ型のジョセフ
ソン接合を比較すると、何れもコヒーレンス長ξ(〜1
nm)程度の微細加工を必要とするため、ジョセフソン
接合の実現は非常に困難とされている。しかし、ブリッ
ジ型の接合では、トンネル型のように多層膜構造をとる
必要がないため、ジョセフソン素子の製造がある程度可
能となっている。
ソン接合を比較すると、何れもコヒーレンス長ξ(〜1
nm)程度の微細加工を必要とするため、ジョセフソン
接合の実現は非常に困難とされている。しかし、ブリッ
ジ型の接合では、トンネル型のように多層膜構造をとる
必要がないため、ジョセフソン素子の製造がある程度可
能となっている。
【0005】従来のブリッジ型接合の代表的なものとし
て、図3(b) に示すような粒界利用マイクロブリッジ型
のジョセフソン接合がある。この粒界利用マイクロブリ
ッジ型接合を形成するには、まず、MgO,SrTiO
3等の基板101をヒータ104で均一に加熱し(図3
(a) )、例えばスパッタ法等によって基板101上に
0.5〜1μmの厚さの酸化物超電導体薄膜102を形
成する。この超電導体薄膜102は、通常、多結晶構造
となり、図3(b) に示されるように多数の粒界105が
存在する。
て、図3(b) に示すような粒界利用マイクロブリッジ型
のジョセフソン接合がある。この粒界利用マイクロブリ
ッジ型接合を形成するには、まず、MgO,SrTiO
3等の基板101をヒータ104で均一に加熱し(図3
(a) )、例えばスパッタ法等によって基板101上に
0.5〜1μmの厚さの酸化物超電導体薄膜102を形
成する。この超電導体薄膜102は、通常、多結晶構造
となり、図3(b) に示されるように多数の粒界105が
存在する。
【0006】次いで、化学的エッチング法等によって超
電導体薄膜102の略中央部に幅1μm,長さ1μmの
ブリッジ部103を形成する。そして、このブリッジ部
103に位置する粒界105を利用することで、超電導
領域同志が弱く結合され、(ブリッジ部103の粒界1
05が超電導電流のバリヤとなる)、ジョセフソン接合
が実現される。
電導体薄膜102の略中央部に幅1μm,長さ1μmの
ブリッジ部103を形成する。そして、このブリッジ部
103に位置する粒界105を利用することで、超電導
領域同志が弱く結合され、(ブリッジ部103の粒界1
05が超電導電流のバリヤとなる)、ジョセフソン接合
が実現される。
【0007】
【発明が解決しようとする課題】しかし、上記のような
従来のブリッジ型ジョセフソン接合の形成技術において
は、超電導体薄膜が構造欠陥を有していたり、多結晶で
あることが多く、超電導体薄膜中に存在する多数の粒界
のうち偶然ブリッジ部に位置する粒界を利用してジョセ
フソン接合を形成しているため、ジョセフソン接合の数
や特性を制御することが困難であり、場合によってはジ
ョセフソン接合とならないこともあった。
従来のブリッジ型ジョセフソン接合の形成技術において
は、超電導体薄膜が構造欠陥を有していたり、多結晶で
あることが多く、超電導体薄膜中に存在する多数の粒界
のうち偶然ブリッジ部に位置する粒界を利用してジョセ
フソン接合を形成しているため、ジョセフソン接合の数
や特性を制御することが困難であり、場合によってはジ
ョセフソン接合とならないこともあった。
【0008】つまり、従来の方法では、超電導体薄膜の
粒界を所望の位置につくることができないため、ブリッ
ジ部を形成した箇所に粒界が存在しなかったり、あるい
は1つのブリッジ部に複数の粒界が入り乱れて存在した
りするということが起こり、所望の位置に所望の数のジ
ョセフソン接合を形成することが事実上不可能であっ
た。
粒界を所望の位置につくることができないため、ブリッ
ジ部を形成した箇所に粒界が存在しなかったり、あるい
は1つのブリッジ部に複数の粒界が入り乱れて存在した
りするということが起こり、所望の位置に所望の数のジ
ョセフソン接合を形成することが事実上不可能であっ
た。
【0009】また、二つの超電導領域のバリアとなる粒
界の状態がそのつど変化してしまうことから、ジョセフ
ソン接合の特性のばらつきが非常に大きく、従来法で
は、一定の特性のジョセフソン素子を製造することが困
難であった。
界の状態がそのつど変化してしまうことから、ジョセフ
ソン接合の特性のばらつきが非常に大きく、従来法で
は、一定の特性のジョセフソン素子を製造することが困
難であった。
【0010】この発明は、かかる点に鑑みてなされたも
のであり、粒界ジョセフソン接合の形成位置や数、特性
を制御することの可能なジョセフソン素子の製造方法を
提供することを目的とするものである。
のであり、粒界ジョセフソン接合の形成位置や数、特性
を制御することの可能なジョセフソン素子の製造方法を
提供することを目的とするものである。
【0011】
【課題を解決するための手段】本発明では、単結晶製基
板上に形成した超電導体薄膜の結晶粒界を利用してブリ
ッジ型ジョセフソン接合を形成する工程を含むジョセフ
ソン素子の製造方法において、前記基板上に超電導体薄
膜を成膜する際に、前記単結晶製基板に所定の温度勾配
をもたせることによって、上記の課題を達成している。
板上に形成した超電導体薄膜の結晶粒界を利用してブリ
ッジ型ジョセフソン接合を形成する工程を含むジョセフ
ソン素子の製造方法において、前記基板上に超電導体薄
膜を成膜する際に、前記単結晶製基板に所定の温度勾配
をもたせることによって、上記の課題を達成している。
【0012】
【作用】スパッタ法等で基板上に超電導体の薄膜を形成
するにあたっては、一般に基板全体を均一に加熱するこ
とが行なわれるが、本発明では、所定の温度勾配をもつ
ように単結晶基板の加熱を行なう。このような温度勾配
をもつ基板上に超電導体を堆積させ薄膜を形成させる
と、温度の高い部分からc軸配向した単結晶が成長し、
温度の低い部分からはa,b軸配向した単結晶が成長
し、これらの先端に粒界が生じることになり、超電導体
薄膜は双結晶(同一物質の2以上の結晶固体が互いに密
着しあって一体を構成し、各固体の結晶学的方向の間に
一定の関係が成立しているものをいう)として成膜され
る。
するにあたっては、一般に基板全体を均一に加熱するこ
とが行なわれるが、本発明では、所定の温度勾配をもつ
ように単結晶基板の加熱を行なう。このような温度勾配
をもつ基板上に超電導体を堆積させ薄膜を形成させる
と、温度の高い部分からc軸配向した単結晶が成長し、
温度の低い部分からはa,b軸配向した単結晶が成長
し、これらの先端に粒界が生じることになり、超電導体
薄膜は双結晶(同一物質の2以上の結晶固体が互いに密
着しあって一体を構成し、各固体の結晶学的方向の間に
一定の関係が成立しているものをいう)として成膜され
る。
【0013】後述する実施例(図1)のように基板の両
端から中央部に向って温度が高くなるような温度勾配を
もたせると、温度の高い中央部でc軸配向結晶が、温度
の低い両端部でa,b軸配向結晶がそれぞれ成長し、温
度勾配の変化する中央部にc軸配向結晶同志の粒界が形
成される。この際、温度勾配の途中には、c軸配向結晶
とa,b軸配向結晶との粒界が形成されるが、図1の実
施例では、温度勾配の途中にできる粒界はエッチングに
よって除去し、中央部のc軸配向結晶同志の粒界をジョ
セフソン接合の形成に用いている。
端から中央部に向って温度が高くなるような温度勾配を
もたせると、温度の高い中央部でc軸配向結晶が、温度
の低い両端部でa,b軸配向結晶がそれぞれ成長し、温
度勾配の変化する中央部にc軸配向結晶同志の粒界が形
成される。この際、温度勾配の途中には、c軸配向結晶
とa,b軸配向結晶との粒界が形成されるが、図1の実
施例では、温度勾配の途中にできる粒界はエッチングに
よって除去し、中央部のc軸配向結晶同志の粒界をジョ
セフソン接合の形成に用いている。
【0014】即ち、本発明では、単結晶製基板に温度勾
配をもたせることによって所望の位置に粒界を有する双
結晶の薄膜を成膜し、この双結晶粒界を利用してジョセ
フソン接合を形成するので、接合形成位置の制御が可能
となっている。
配をもたせることによって所望の位置に粒界を有する双
結晶の薄膜を成膜し、この双結晶粒界を利用してジョセ
フソン接合を形成するので、接合形成位置の制御が可能
となっている。
【0015】また、ランダムに入り乱れて存在する粒界
を利用していた従来法では、得られるジョセフソン接合
の特性のばらつきが非常に大きいものであったが、本発
明では上述したように双結晶の粒界を利用するので、特
性のばらつきも従来法に比べて格段に小さくなる。
を利用していた従来法では、得られるジョセフソン接合
の特性のばらつきが非常に大きいものであったが、本発
明では上述したように双結晶の粒界を利用するので、特
性のばらつきも従来法に比べて格段に小さくなる。
【0016】本発明において、単結晶製基板に設ける温
度勾配は、具体的には2℃/mm〜10℃/mmとする
ことが好ましい。
度勾配は、具体的には2℃/mm〜10℃/mmとする
ことが好ましい。
【0017】
【実施例】次に図面を参照して本発明の実施例を説明す
る。図1は、本実施例の製造工程を説明するための概念
図である。本実施例では、20mm×20mm,厚さ1
mmのSrTiO3 (100)単結晶製基板1を9枚用
意した。これらの基板1について、各3枚ずつ異なる条
件で加熱して、スパッタ法によって、約0.5μmの厚
さのY1 Ba2 Cu3 O7- x からなる超電導体薄膜2を
前記基板1上に成膜した(図1(c) ,粒界5については
後述)。スパッタリングには、RFスパッタ装置を用
い、酸素とアルゴンの混合ガス圧65mTorrのもと
で実施した。
る。図1は、本実施例の製造工程を説明するための概念
図である。本実施例では、20mm×20mm,厚さ1
mmのSrTiO3 (100)単結晶製基板1を9枚用
意した。これらの基板1について、各3枚ずつ異なる条
件で加熱して、スパッタ法によって、約0.5μmの厚
さのY1 Ba2 Cu3 O7- x からなる超電導体薄膜2を
前記基板1上に成膜した(図1(c) ,粒界5については
後述)。スパッタリングには、RFスパッタ装置を用
い、酸素とアルゴンの混合ガス圧65mTorrのもと
で実施した。
【0018】まず、3枚の基板については、図1(a) の
ように基板1の中央部を境界として2分割したブロック
ヒータ(分割ヒータ4a)を用い、図1(f) の如く基板
中央部の基準温度850℃に対して左右に5℃/mmの
温度勾配をもつように基板1を加熱して成膜した。
ように基板1の中央部を境界として2分割したブロック
ヒータ(分割ヒータ4a)を用い、図1(f) の如く基板
中央部の基準温度850℃に対して左右に5℃/mmの
温度勾配をもつように基板1を加熱して成膜した。
【0019】また、別の3枚については、図1(b) のよ
うに基板1の中央部を境界として4分割したブロックヒ
ータ(分割ヒータ4b)を用い、図1(g) の如く基板中
央部の基準温度850℃に対して左右に10℃/mmの
温度勾配をもつように加熱して成膜した。
うに基板1の中央部を境界として4分割したブロックヒ
ータ(分割ヒータ4b)を用い、図1(g) の如く基板中
央部の基準温度850℃に対して左右に10℃/mmの
温度勾配をもつように加熱して成膜した。
【0020】更に、別の3枚については、分割しないブ
ロックヒータを用いて(図示せず)、基板1全体が基準
温度850℃(温度勾配0℃/mm)となるように加熱
して成膜した。
ロックヒータを用いて(図示せず)、基板1全体が基準
温度850℃(温度勾配0℃/mm)となるように加熱
して成膜した。
【0021】次いで、各加熱条件の基板のうち各々1枚
について超電導体薄膜2のX線分析を行なったところ、
何れも基板1表面に垂直な方向に結晶軸が強く配向して
いた。また、各々の超電導体薄膜2について、臨界温度
及び臨界電流密度を測定したところ、表1の結果が得ら
れ、何れも超電導性を示した。
について超電導体薄膜2のX線分析を行なったところ、
何れも基板1表面に垂直な方向に結晶軸が強く配向して
いた。また、各々の超電導体薄膜2について、臨界温度
及び臨界電流密度を測定したところ、表1の結果が得ら
れ、何れも超電導性を示した。
【0022】
【表1】
【0023】続いて、各加熱条件で作った基板の各々2
枚ずつについて、超電導体薄膜2のフォトリソグラフィ
/化学エッチング工程を行ない、ジョセフソン接合を実
現すべくブリッジ部3を形成した(図1(d) )。接合は
基板1の中央部に設定し、温度勾配の傾斜方向(ブロッ
クヒータの分割方向)と平行にブリッジ部3を設け、幅
及び長さは何れも約1μmとした。化学エッチングには
5%リン酸水溶液を用いた。
枚ずつについて、超電導体薄膜2のフォトリソグラフィ
/化学エッチング工程を行ない、ジョセフソン接合を実
現すべくブリッジ部3を形成した(図1(d) )。接合は
基板1の中央部に設定し、温度勾配の傾斜方向(ブロッ
クヒータの分割方向)と平行にブリッジ部3を設け、幅
及び長さは何れも約1μmとした。化学エッチングには
5%リン酸水溶液を用いた。
【0024】各基板のブリッジ部3を走査型電子顕微鏡
で観察したところ、基板に温度勾配をもたせて成膜した
ものについては、図1(d) のようにブリッジ部3に粒界
が観察されたが、温度勾配なしの基板上に形成した超電
導体薄膜では、粒界が観察されなかった。これは、基板
1に図1(f) ,(g)のような温度勾配をもたせた場合、
超電導体薄膜2が、左右の温度勾配の境界に沿って粒界
5をもつ双結晶の薄膜として成膜されるためと考えられ
る。
で観察したところ、基板に温度勾配をもたせて成膜した
ものについては、図1(d) のようにブリッジ部3に粒界
が観察されたが、温度勾配なしの基板上に形成した超電
導体薄膜では、粒界が観察されなかった。これは、基板
1に図1(f) ,(g)のような温度勾配をもたせた場合、
超電導体薄膜2が、左右の温度勾配の境界に沿って粒界
5をもつ双結晶の薄膜として成膜されるためと考えられ
る。
【0025】上記のようにして形成した各接合につい
て、温度55Kで、周波数100GHzの電磁波を照射
し、4端子法でV−I特性を測定した。この測定結果を
表2に示す。
て、温度55Kで、周波数100GHzの電磁波を照射
し、4端子法でV−I特性を測定した。この測定結果を
表2に示す。
【0026】
【表2】
【0027】表2に示されるように、基板に温度勾配を
もたせて成膜したものは、何れも電磁波の照射によつて
一定のステップ電圧応答(このステップ電圧の値は理論
的に照射した電磁波の周波数に比例する)が得られてい
る。
もたせて成膜したものは、何れも電磁波の照射によつて
一定のステップ電圧応答(このステップ電圧の値は理論
的に照射した電磁波の周波数に比例する)が得られてい
る。
【0028】これに対し、温度勾配をつけずに成膜した
ものは、2枚の基板のうち、1枚についてはステップ電
圧応答が得られておらず、ジョセフソン接合が実現され
ていないことがわかる。
ものは、2枚の基板のうち、1枚についてはステップ電
圧応答が得られておらず、ジョセフソン接合が実現され
ていないことがわかる。
【0029】以上の結果から、基板1に所定の温度勾配
をもたせて超電導体薄膜2を成膜することによって、温
度勾配に応じた位置(上記の実施例の場合、温度勾配の
変化する基板中央部)に確実にジョセフソン接合を形成
することができることが明らかである。上記の実施例で
基板に温度勾配もたせて作製したジョセフソン素子は、
電磁波の照射に対して安定した応答を示すので、例えば
高信頼性の電磁波検出器、電圧標準等として好ましく使
用される。
をもたせて超電導体薄膜2を成膜することによって、温
度勾配に応じた位置(上記の実施例の場合、温度勾配の
変化する基板中央部)に確実にジョセフソン接合を形成
することができることが明らかである。上記の実施例で
基板に温度勾配もたせて作製したジョセフソン素子は、
電磁波の照射に対して安定した応答を示すので、例えば
高信頼性の電磁波検出器、電圧標準等として好ましく使
用される。
【0030】また、図1(d) では、1枚の基板1上にジ
ョセフソン接合を1つだけ設けているが、図1(e) のよ
うにエッチング工程においてブリッジ部を二つ(3a,
3b)形成すれば、並列する二つのジョセフソン接合を
形成することも可能である。上記の実施例では、左右の
温度勾配の境界に沿って粒界が形成されるので、境界線
を横切るように設けたブリッジ部の数に応じた数のジョ
セフソン接合を得ることができる。
ョセフソン接合を1つだけ設けているが、図1(e) のよ
うにエッチング工程においてブリッジ部を二つ(3a,
3b)形成すれば、並列する二つのジョセフソン接合を
形成することも可能である。上記の実施例では、左右の
温度勾配の境界に沿って粒界が形成されるので、境界線
を横切るように設けたブリッジ部の数に応じた数のジョ
セフソン接合を得ることができる。
【0031】次に、温度勾配の設け方について、別の例
を図2を用いて説明する。図1の実施例では、基板1を
載置するブロックヒータを2又は4に等分割している
が、図2(a) では、基板1中央を境にして左右にそれぞ
れ二つずつ配置する分割ヒータ4c,4dのうち、内側
の分割ヒータ4dを小さく、外側の分割ヒータ4cを大
きくしている。このように、大きさの異なる(熱量の異
なる)分割ヒータを用いることで、温度勾配をより滑ら
かな傾斜とすることが可能である。
を図2を用いて説明する。図1の実施例では、基板1を
載置するブロックヒータを2又は4に等分割している
が、図2(a) では、基板1中央を境にして左右にそれぞ
れ二つずつ配置する分割ヒータ4c,4dのうち、内側
の分割ヒータ4dを小さく、外側の分割ヒータ4cを大
きくしている。このように、大きさの異なる(熱量の異
なる)分割ヒータを用いることで、温度勾配をより滑ら
かな傾斜とすることが可能である。
【0032】また、図2(b) の例では、基板1の一端
(紙面右)から他端(紙面左)に向けて、大きさが順に
大きくなる4つの分割ヒータ4e,4f,4g,4hを
配置している。この場合の温度勾配は、基板右端から左
端に向けて左上がりの傾斜となり、この状態で成膜する
と基板の左端よりc軸配向の結晶が、右端からa,b軸
配向の結晶がそれぞれ成長し、ほぼ中央に粒界を生じ
る。
(紙面右)から他端(紙面左)に向けて、大きさが順に
大きくなる4つの分割ヒータ4e,4f,4g,4hを
配置している。この場合の温度勾配は、基板右端から左
端に向けて左上がりの傾斜となり、この状態で成膜する
と基板の左端よりc軸配向の結晶が、右端からa,b軸
配向の結晶がそれぞれ成長し、ほぼ中央に粒界を生じ
る。
【0033】更に、図2(c) は、基板1の中央を境に左
右に配置する分割ヒータ4jの他に、基板1全体を加熱
するためのブロックヒータ4iを設けている。このよう
にすれば、温度勾配をもたせるとともに、分割ヒータの
境界で基板1温度の段層ができるのを防ぐことができ
る。
右に配置する分割ヒータ4jの他に、基板1全体を加熱
するためのブロックヒータ4iを設けている。このよう
にすれば、温度勾配をもたせるとともに、分割ヒータの
境界で基板1温度の段層ができるのを防ぐことができ
る。
【0034】なお、上記の実施例においてはSrTiO
3 基板を使用しているが、本発明で用いる基板はSrT
iO3 製に限定されるものではなく、他の任意の単結晶
製基板上にジョセフソン接合を形成することができる。
3 基板を使用しているが、本発明で用いる基板はSrT
iO3 製に限定されるものではなく、他の任意の単結晶
製基板上にジョセフソン接合を形成することができる。
【0035】
【発明の効果】以上のように、本発明においては、所定
の温度勾配をもつように単結晶製基板を加熱して超電導
体薄膜を形成するので、温度勾配に応じた位置に粒界を
有する双結晶の薄膜として成膜される。
の温度勾配をもつように単結晶製基板を加熱して超電導
体薄膜を形成するので、温度勾配に応じた位置に粒界を
有する双結晶の薄膜として成膜される。
【0036】このため、本発明では、所望の位置に、確
実に、粒界利用ブリッジ型ジョセフソン接合を形成する
ことができ、ジョセフソン接合の位置及び数の制御が可
能となる。また、本発明では、従来のようにランダムに
存在する粒界を利用するのではなく、双結晶の粒界を利
用してジョセフソン接合を形成するので、超電導特性の
ばらつきが従来に比べて格段に小さくなる。
実に、粒界利用ブリッジ型ジョセフソン接合を形成する
ことができ、ジョセフソン接合の位置及び数の制御が可
能となる。また、本発明では、従来のようにランダムに
存在する粒界を利用するのではなく、双結晶の粒界を利
用してジョセフソン接合を形成するので、超電導特性の
ばらつきが従来に比べて格段に小さくなる。
【0037】本発明によれば、接合が1個のACジョセ
フソン接合、接合が2個のDCジョセフソン接合を任意
に形成することができ、得られたジョセフソン素子は、
電磁波検出器、電圧標準、ジョセフソンミクサ、ヘテロ
ダイン受信器、超電導量子干渉装置等各種の分野に有用
される。
フソン接合、接合が2個のDCジョセフソン接合を任意
に形成することができ、得られたジョセフソン素子は、
電磁波検出器、電圧標準、ジョセフソンミクサ、ヘテロ
ダイン受信器、超電導量子干渉装置等各種の分野に有用
される。
【図1】図1(a) 〜(e) は本発明実施例におけるジョセ
フソン素子の製造工程を説明するための概念図、図1
(f) 〜(G) は実施例における基板の温度勾配を示す概念
図である。
フソン素子の製造工程を説明するための概念図、図1
(f) 〜(G) は実施例における基板の温度勾配を示す概念
図である。
【図2】図2(a) 〜(c) は別の実施例における基板の加
熱方法を示す概念図である。
熱方法を示す概念図である。
【図3】図3(a) は従来の基板の加熱方法を示す概念
図、図3(b)は従来法により製造されたジョセフソン素
子の模式的な斜視図である。
図、図3(b)は従来法により製造されたジョセフソン素
子の模式的な斜視図である。
1 単結晶製基板 2 超電導体薄膜 3,3a,3b ブリッジ部 4a,4b,4c,4d,4e,4f,4g,4h,4
i,4j 分割ヒータ 5 粒界
i,4j 分割ヒータ 5 粒界
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 潔 東京都千代田区丸の内二丁目6番1号 古 河電気工業株式会社内
Claims (1)
- 【請求項1】 単結晶製基板上に形成した超電導体薄膜
の結晶粒界を利用してブリッジ型ジョセフソン接合を形
成する工程を含むジョセフソン素子の製造方法におい
て、前記基板上に超電導体薄膜を成膜する際に、前記単
結晶製基板に所定の温度勾配をもたせることを特徴とす
るジョセフソン素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3078230A JPH05136473A (ja) | 1991-03-19 | 1991-03-19 | ジヨセフソン素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3078230A JPH05136473A (ja) | 1991-03-19 | 1991-03-19 | ジヨセフソン素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136473A true JPH05136473A (ja) | 1993-06-01 |
Family
ID=13656247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3078230A Pending JPH05136473A (ja) | 1991-03-19 | 1991-03-19 | ジヨセフソン素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136473A (ja) |
-
1991
- 1991-03-19 JP JP3078230A patent/JPH05136473A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0280308B1 (en) | Superconducting device | |
| KR970007137B1 (ko) | 고온 초전도체 필름에 있어서의 그레인 경계 접합(Grain Boundary Junction) | |
| JP3278638B2 (ja) | 高温超伝導ジョセフソン接合およびその製造方法 | |
| US5439875A (en) | Process for preparing Josephson junction device having weak link of artificial grain boundary | |
| US5446016A (en) | Method for forming a patterned oxide superconductor thin film | |
| EP0325765B1 (en) | Josephson device having a josephson junction structure suitable for an oxide superconductor | |
| EP0446146B1 (en) | Stacked Josephson junction device composed of oxide superconductor material | |
| JPH05335638A (ja) | ジョセフソン接合構造体およびその作製方法 | |
| US5354734A (en) | Method for manufacturing an artificial grain boundary type Josephson junction device | |
| EP0573340B1 (en) | Josephson junction device formed of oxide superconductor | |
| JP3189403B2 (ja) | 超電導接合を有する素子およびその作製方法 | |
| JPH05136473A (ja) | ジヨセフソン素子の製造方法 | |
| US5612290A (en) | Josephson junction device formed of oxide superconductor | |
| EP0534811A2 (en) | Method of manufacturing superconducting thin film formed of oxide superconductor having non superconducting region in it, and method of manufacturing superconducting device utilizing the superconducting thin film | |
| JPH05136474A (ja) | ジヨセフソン素子の製造方法 | |
| EP0524862A1 (en) | Josephson junction device of oxide superconductor and process for preparing the same | |
| JP3739436B2 (ja) | 超伝導デバイス装置及びその製造方法 | |
| EP0557207B1 (en) | Josephson junction device of oxide superconductor and process for preparing the same | |
| EP0476617A2 (en) | Superconductor junction structure and process for fabricating the same | |
| JP2774576B2 (ja) | 超伝導体装置及びその製造方法 | |
| JPH1174573A (ja) | 超伝導素子回路とその製造方法および超伝導デバイス | |
| JP3570418B2 (ja) | 超伝導デバイス | |
| JPH05160448A (ja) | 階段型ジョセフソン素子 | |
| JPH05136472A (ja) | ジヨセフソン素子の製造方法 | |
| JPH04318984A (ja) | ジョセフソン接合素子およびその製造方法 |