JPH0513908A - 電子部品実装基板 - Google Patents
電子部品実装基板Info
- Publication number
- JPH0513908A JPH0513908A JP3162731A JP16273191A JPH0513908A JP H0513908 A JPH0513908 A JP H0513908A JP 3162731 A JP3162731 A JP 3162731A JP 16273191 A JP16273191 A JP 16273191A JP H0513908 A JPH0513908 A JP H0513908A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- detection
- mounting
- tester
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 各種電子機器などに用いる電子部品実装基板
において、基板と実装した電子部品の導通検査などを実
装時の半田溶融後のフラックスの残渣の影響を受けるこ
となく、容易にかつ安定して検査でき、高密度実装にも
対応できることを目的とする。 【構成】 基板１の周囲の電子部品５を実装しない所定
の周囲部２に検出ランド３を設けた構成により、検出ラ
ンド３は半田付けされないので、フラックスの残渣で膜
が形成されない。したがって、インサーキットテスター
によりテスターピン４を検出ランド３に接触させてもテ
スターピン４は容易に接触し、かつその表面が汚れるこ
となく安定して検査できる。また、検出ランド３は電子
部品５の実装部に設けていないので高密度実装にも対応
できる。
において、基板と実装した電子部品の導通検査などを実
装時の半田溶融後のフラックスの残渣の影響を受けるこ
となく、容易にかつ安定して検査でき、高密度実装にも
対応できることを目的とする。 【構成】 基板１の周囲の電子部品５を実装しない所定
の周囲部２に検出ランド３を設けた構成により、検出ラ
ンド３は半田付けされないので、フラックスの残渣で膜
が形成されない。したがって、インサーキットテスター
によりテスターピン４を検出ランド３に接触させてもテ
スターピン４は容易に接触し、かつその表面が汚れるこ
となく安定して検査できる。また、検出ランド３は電子
部品５の実装部に設けていないので高密度実装にも対応
できる。
Description
【０００１】
【産業上の利用分野】本発明は、各種電子機器などに用
いる基板において、電子部品の実装後に電気的検出を行
う電子部品実装基板に関する。
いる基板において、電子部品の実装後に電気的検出を行
う電子部品実装基板に関する。
【０００２】
【従来の技術】従来の電子部品実装基板において、基板
に電子部品を実装し半田付けした後、半田接合により導
通・電気特性が正確に行われているか否かを確認するた
めに導通検査をする際や電気特性の調整を行う際に、イ
ンサーキットテスター等により、図２に示すように複数
個の部品５の検出ランド６にテスターピン４を矢印ｂお
よびｃで示した方向に移動させて、順次接触させて検出
していた。
に電子部品を実装し半田付けした後、半田接合により導
通・電気特性が正確に行われているか否かを確認するた
めに導通検査をする際や電気特性の調整を行う際に、イ
ンサーキットテスター等により、図２に示すように複数
個の部品５の検出ランド６にテスターピン４を矢印ｂお
よびｃで示した方向に移動させて、順次接触させて検出
していた。
【０００３】また、ＩＣなど複数個の接合部７を有する
場合や実装密度が高い場合は、検出箇所が多いため検出
ランド６の面積が多くなり高密度実装の妨げになるので
検出ランド６は設けず、接合部７に直接テスターピン４
を接触させて検出していた。
場合や実装密度が高い場合は、検出箇所が多いため検出
ランド６の面積が多くなり高密度実装の妨げになるので
検出ランド６は設けず、接合部７に直接テスターピン４
を接触させて検出していた。
【０００４】
【発明が解決しようとする課題】しかしながら上記の従
来の導通検査などでは、テスターピン４を接合部７に直
接接触させて検出を行う際に、電子部品５を基板に実装
した時の半田溶融後のフラックスの残渣が膜を形成して
いて、接合半田とテスターピン４が接触せず導通が検出
されないことがあり、フラックスの残渣の膜を破るため
にテスターピン４を何度も突き刺す操作が必要となる。
このためにテスターピン４が曲折したり、テスターピン
４の表面がフラックスの残渣によって汚れて検出不可能
となり、インサーキットテスターに対するメンテナンス
も頻繁に行う必要が生じ、無人化することが困難である
という問題点、また電子部品の高密度実装化が進む中
で、基板上に検出ランド６を設けるスペースが少なくな
り、接合部７による検出方法を用いないと検出できな
く、かつ、超高密度実装になるとテスターピン４を接合
部７に入れる隙間がなくなり検出が困難になるという問
題点を有していた。
来の導通検査などでは、テスターピン４を接合部７に直
接接触させて検出を行う際に、電子部品５を基板に実装
した時の半田溶融後のフラックスの残渣が膜を形成して
いて、接合半田とテスターピン４が接触せず導通が検出
されないことがあり、フラックスの残渣の膜を破るため
にテスターピン４を何度も突き刺す操作が必要となる。
このためにテスターピン４が曲折したり、テスターピン
４の表面がフラックスの残渣によって汚れて検出不可能
となり、インサーキットテスターに対するメンテナンス
も頻繁に行う必要が生じ、無人化することが困難である
という問題点、また電子部品の高密度実装化が進む中
で、基板上に検出ランド６を設けるスペースが少なくな
り、接合部７による検出方法を用いないと検出できな
く、かつ、超高密度実装になるとテスターピン４を接合
部７に入れる隙間がなくなり検出が困難になるという問
題点を有していた。
【０００５】本発明は上記従来の問題点を解決するもの
で、基板と実装した電子部品の導通検査などをフラック
スの残渣の影響を受けることなく、容易にかつ安定して
検査でき、高密度実装にも対応できる電子部品実装基板
を提供することを目的とする。
で、基板と実装した電子部品の導通検査などをフラック
スの残渣の影響を受けることなく、容易にかつ安定して
検査でき、高密度実装にも対応できる電子部品実装基板
を提供することを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の電子部品実装基板は、基板の周囲の電子部品
を実装しない非実装部に検出ランドを設けた構成を有し
ている。
に本発明の電子部品実装基板は、基板の周囲の電子部品
を実装しない非実装部に検出ランドを設けた構成を有し
ている。
【０００７】
【作用】この構成によって、検出ランドは半田付けされ
ないのでフラックスの残渣がないこととなる。
ないのでフラックスの残渣がないこととなる。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【０００９】図１に示すように、基板１は電子部品５と
の接合部にクリーム半田を印刷し複数の電子部品５を装
着しリフロー炉により半田接合されている。図中６は基
板の周辺部を除去する際の切り溝である。
の接合部にクリーム半田を印刷し複数の電子部品５を装
着しリフロー炉により半田接合されている。図中６は基
板の周辺部を除去する際の切り溝である。
【００１０】基板１の所定の周囲部２には複数個の検出
ランド３が設けられており、検出ランド３の銅が酸化し
ないように半田めっきが施されているが、クリーム半田
は電子部品５と基板１の接合部のみに印刷されており、
検出ランド３上がフラックスの残渣で膜を形成すること
がない。したがって、インサーキットテスターによりテ
スターピン４を矢印ａで示した方向に移動させて検出ラ
ンド３に接触させて半田接合により導通しているか否か
を調べる導通検査を行っても、テスターピン４は容易に
接触し、かつテスターピン４の表面がフラックスの残渣
により汚れることがない。
ランド３が設けられており、検出ランド３の銅が酸化し
ないように半田めっきが施されているが、クリーム半田
は電子部品５と基板１の接合部のみに印刷されており、
検出ランド３上がフラックスの残渣で膜を形成すること
がない。したがって、インサーキットテスターによりテ
スターピン４を矢印ａで示した方向に移動させて検出ラ
ンド３に接触させて半田接合により導通しているか否か
を調べる導通検査を行っても、テスターピン４は容易に
接触し、かつテスターピン４の表面がフラックスの残渣
により汚れることがない。
【００１１】また、基板１は多層基板であるので、接合
部と検出ランド３は基板１の中で配線処理されており接
合部の導通状態を検出ランド３においても検出すること
ができ、テスターピン４を検出ランド３に接触させるこ
とにより、安定した基板１の導通検査を行うことができ
る。そのため、インサーキットテスターのメンテナンス
を頻繁に行う必要がなくなり、長時間連続稼働すること
ができ操作の無人化も計ることができる。
部と検出ランド３は基板１の中で配線処理されており接
合部の導通状態を検出ランド３においても検出すること
ができ、テスターピン４を検出ランド３に接触させるこ
とにより、安定した基板１の導通検査を行うことができ
る。そのため、インサーキットテスターのメンテナンス
を頻繁に行う必要がなくなり、長時間連続稼働すること
ができ操作の無人化も計ることができる。
【００１２】また、検出ランド３は電子部品５の実装部
に設けていないので高密度実装に対応することができ、
背高の部品が隣合った場合や超高密度に実装された場合
にテスターピン４が入る隙間がなくても、検出ランド３
で常に検出することができる。また、接合部に直接接触
していないので、接合部に応力をかけることもなく電子
部品５の接合状態に悪影響を及ぼさないようにできる。
に設けていないので高密度実装に対応することができ、
背高の部品が隣合った場合や超高密度に実装された場合
にテスターピン４が入る隙間がなくても、検出ランド３
で常に検出することができる。また、接合部に直接接触
していないので、接合部に応力をかけることもなく電子
部品５の接合状態に悪影響を及ぼさないようにできる。
【００１３】さらに、２次的効果として、実装部と非実
装部とのつながりが強化されるので基板１のそりが少な
くなり、印刷や部品装着を安定して行うことができる。
装部とのつながりが強化されるので基板１のそりが少な
くなり、印刷や部品装着を安定して行うことができる。
【００１４】導通検査が終了すれば非実装部の基板周囲
部２は切り溝６により取り外されるが、導通検査などが
終了しているので検出ランド３も必要とせず問題は生じ
ない。
部２は切り溝６により取り外されるが、導通検査などが
終了しているので検出ランド３も必要とせず問題は生じ
ない。
【００１５】なお、実施例では電気的検出を基板１の導
通検査としたが、電気特性検査や調整時における検出操
作も同様に行うことができる。
通検査としたが、電気特性検査や調整時における検出操
作も同様に行うことができる。
【００１６】
【発明の効果】以上のように本発明は、基板の周囲の電
子部品を実装しない非実装部に検出ランドを設けた構成
により、フラックスの残渣の影響をうけることなく、容
易にかつ安定して基板と実装した電子部品の導通検査な
どを実施することができ、高密度実装にも対応できる優
れた電子部品実装基板を実現できるものである。
子部品を実装しない非実装部に検出ランドを設けた構成
により、フラックスの残渣の影響をうけることなく、容
易にかつ安定して基板と実装した電子部品の導通検査な
どを実施することができ、高密度実装にも対応できる優
れた電子部品実装基板を実現できるものである。
【図１】本発明の一実施例の電子部品実装基板とテスタ
ーピンの導通検査時の状態を示した斜面略図
ーピンの導通検査時の状態を示した斜面略図
【図２】従来の基板に実装した電子部品とテスターピン
の導通検査時の状態を示した斜面略図
の導通検査時の状態を示した斜面略図
１ 基板 ２ 周囲部 ３ 検出ランド
Claims (1)
- 【特許請求の範囲】 【請求項１】基板の周囲の電子部品を実装しない非実装
部に検出ランドを設けた電子部品実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162731A JPH0513908A (ja) | 1991-07-03 | 1991-07-03 | 電子部品実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162731A JPH0513908A (ja) | 1991-07-03 | 1991-07-03 | 電子部品実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513908A true JPH0513908A (ja) | 1993-01-22 |
Family
ID=15760200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162731A Pending JPH0513908A (ja) | 1991-07-03 | 1991-07-03 | 電子部品実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513908A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027169A (ja) * | 2005-07-12 | 2007-02-01 | Aisin Aw Co Ltd | 基板 |
-
1991
- 1991-07-03 JP JP3162731A patent/JPH0513908A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027169A (ja) * | 2005-07-12 | 2007-02-01 | Aisin Aw Co Ltd | 基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442299A (en) | Printed circuit board test fixture and method | |
| JP5911899B2 (ja) | 基板検査装置及び部品実装装置 | |
| US20090058425A1 (en) | Method and apparatus to test electrical continuity and reduce loading parasitics on high-speed signals | |
| US5966020A (en) | Method and apparatus for facilitating detection of solder opens of SMT components | |
| JPH0513908A (ja) | 電子部品実装基板 | |
| KR101055507B1 (ko) | 패턴부의 리페어 구조 및 리페어 방법 | |
| JPH11121648A (ja) | 電子部品実装体およびこれを構成する基板 | |
| JP2008171992A (ja) | 半導体部品の実装方法 | |
| JP2000164772A (ja) | エリアアレイパッケージｉｃ用の補助プリント配線板、ｉｃのテスト方法およびプリント配線板の修復方法 | |
| KR100801899B1 (ko) | 인쇄회로기판 검사방법 | |
| JP3224952B2 (ja) | 回路基板のコネクタ取付構造 | |
| JPH05283840A (ja) | プリント基板及びその検査方法 | |
| JPH0337466B2 (ja) | ||
| JP2842201B2 (ja) | プリント基板及び電子部品の接合方法 | |
| JP6333877B2 (ja) | 基板検査方法及びプリント基板の製造方法 | |
| KR101019101B1 (ko) | Ｂｇａ형 부품의 납땜 불량 시 대처 방법 | |
| JP2008028213A (ja) | 回路基板及びその検査方法 | |
| JP2002043711A (ja) | 回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法 | |
| JP2778602B2 (ja) | 半田ブリッジの検出方法及び装置 | |
| Oresjo | Test and Inspection as part of the lead-free manufacturing process | |
| JP2000196228A (ja) | ボールグリッドアレイパッケージ用実装基板およびボールグリッドアレイパッケージの実装方法 | |
| JPS60262482A (ja) | プリント配線板 | |
| JPS62293793A (ja) | プリント基板 | |
| JP2002246741A (ja) | プリント基板 | |
| JPH07176857A (ja) | 印刷配線板の電極接続部構造 |