JPH05143284A - Ｍｐｕ・ｐｌａ内蔵ｉｃ - Google Patents
Ｍｐｕ・ｐｌａ内蔵ｉｃInfo
- Publication number
- JPH05143284A JPH05143284A JP3335688A JP33568891A JPH05143284A JP H05143284 A JPH05143284 A JP H05143284A JP 3335688 A JP3335688 A JP 3335688A JP 33568891 A JP33568891 A JP 33568891A JP H05143284 A JPH05143284 A JP H05143284A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- pla
- mpu
- eeprom
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】従来の長所を維持しつつ新たなアプリケーショ
ンにも素早く対応できるＭＰＵ・ＰＬＡ内蔵ＩＣを実現
する。 【構成】論理積マトリックス１０６ａと論理和マトリッ
クス１０６ｂをＥＥＰＲＯＭで構成して汎用性を高め、
書込み制御回路１０５を設けてピン互換性をも維持する
構成とする。そうすれば、書換えプログラム１０４を一
旦実行してＥＥＰＲＯＭの記憶内容を書換えるだけで、
素早く、ＰＬＡ１０６を新たなアプリケーションに対応
させることができる。
ンにも素早く対応できるＭＰＵ・ＰＬＡ内蔵ＩＣを実現
する。 【構成】論理積マトリックス１０６ａと論理和マトリッ
クス１０６ｂをＥＥＰＲＯＭで構成して汎用性を高め、
書込み制御回路１０５を設けてピン互換性をも維持する
構成とする。そうすれば、書換えプログラム１０４を一
旦実行してＥＥＰＲＯＭの記憶内容を書換えるだけで、
素早く、ＰＬＡ１０６を新たなアプリケーションに対応
させることができる。
Description
【０００１】
【産業上の利用分野】この発明は、ＭＰＵ・ＰＬＡ内蔵
ＩＣに関し、詳しくは、ＭＰＵのみならずＰＬＡをも内
蔵するＩＣ、具体的には、内蔵するＰＬＡを介すること
で周辺素子や外部機器へのアクセス等が容易な構成のワ
ンチップマイコンに関する。
ＩＣに関し、詳しくは、ＭＰＵのみならずＰＬＡをも内
蔵するＩＣ、具体的には、内蔵するＰＬＡを介すること
で周辺素子や外部機器へのアクセス等が容易な構成のワ
ンチップマイコンに関する。
【０００２】
【従来の技術】図２は、従来のＰＬＡ内蔵ワンチップマ
イコンの一例である。ここで、１はワンチップマイコ
ン、２はインターフェイス（ＩＦ）、３はＭＰＵ、４は
メモリ、５はラッチ、６はＰＬＡ、７は周辺素子として
のセブンセグメントのインジケータである。メモリ４に
は、制御処理や結果表示等を行うアプリケーションプロ
グラム４ａが記憶されており、ＭＰＵ３により実行され
る。
イコンの一例である。ここで、１はワンチップマイコ
ン、２はインターフェイス（ＩＦ）、３はＭＰＵ、４は
メモリ、５はラッチ、６はＰＬＡ、７は周辺素子として
のセブンセグメントのインジケータである。メモリ４に
は、制御処理や結果表示等を行うアプリケーションプロ
グラム４ａが記憶されており、ＭＰＵ３により実行され
る。
【０００３】アプリケーションプログラム４ａは、イン
ターフェイス２を介して外部の制御対象の装置の状態等
を受け、その状態をインジケータ７に例えば数字で表示
する。このとき、表示したい数値をバイナリデータでラ
ッチ５へ送る。一方、ＰＬＡ６を構成する論理積マトリ
ックス６ａ，論理和マトリックス６ｂは、ＩＣ１の設計
時に定められた縦横接続関係を示すパターンを記憶する
ＲＯＭで構成されている。このパターンはインジケータ
７の仕様に合わせられている。そして、ラッチ５に保持
された複数ビットのデータは、そのパターンに従って、
複数の論理積が生成され、さらに、その複数の論理積に
対する複数の論理和が生成されて出力される。標準的な
機能と構成のＰＬＡである。
ターフェイス２を介して外部の制御対象の装置の状態等
を受け、その状態をインジケータ７に例えば数字で表示
する。このとき、表示したい数値をバイナリデータでラ
ッチ５へ送る。一方、ＰＬＡ６を構成する論理積マトリ
ックス６ａ，論理和マトリックス６ｂは、ＩＣ１の設計
時に定められた縦横接続関係を示すパターンを記憶する
ＲＯＭで構成されている。このパターンはインジケータ
７の仕様に合わせられている。そして、ラッチ５に保持
された複数ビットのデータは、そのパターンに従って、
複数の論理積が生成され、さらに、その複数の論理積に
対する複数の論理和が生成されて出力される。標準的な
機能と構成のＰＬＡである。
【０００４】例えば、アプリケーションプログラム４ａ
から“２”という値のバイナリデータがラッチ５へ送ら
れたとすると、このバイナリデータがＰＬＡ６により変
換されて“１１０１１０１”（２進数）となり、これを
受けたインジケータ７では“１”のビットに対応するセ
グメント７ａ，７ｂ，７ｄ，７ｅ，７ｇが点灯して
“２”の形を表示する。同様に、アプリケーションプロ
グラム４ａから“４”という値のバイナリデータがラッ
チ５へ送られたとすると、このバイナリデータがＰＬＡ
６により変換されて“００１１０１１”（２進数）とな
り、これを受けたインジケータ７では“１”のビットに
対応するセグメント７ｃ，７ｄ，７ｆ，７ｇが点灯して
“４”の形を表示するといった具合である。
から“２”という値のバイナリデータがラッチ５へ送ら
れたとすると、このバイナリデータがＰＬＡ６により変
換されて“１１０１１０１”（２進数）となり、これを
受けたインジケータ７では“１”のビットに対応するセ
グメント７ａ，７ｂ，７ｄ，７ｅ，７ｇが点灯して
“２”の形を表示する。同様に、アプリケーションプロ
グラム４ａから“４”という値のバイナリデータがラッ
チ５へ送られたとすると、このバイナリデータがＰＬＡ
６により変換されて“００１１０１１”（２進数）とな
り、これを受けたインジケータ７では“１”のビットに
対応するセグメント７ｃ，７ｄ，７ｆ，７ｇが点灯して
“４”の形を表示するといった具合である。
【０００５】
【発明が解決しようとする課題】このように、ＰＬＡを
内蔵したワンチップマイコンでは、出力データの変換等
の処理をＰＬＡに任せることができるので、ＭＰＵの負
荷が軽い。そればかりでなくプログラムの開発負担も軽
い。そのため、このＩＣは、その特徴を生かして高速応
答を要求される制御処理や小形の装置等に採用されてい
る。しかし、従来は、ＰＬＡ内の論理積マトリックスと
論理和マトリックスがＲＯＭあるいは配線接続等によっ
て構成されていたため、新たなアプリケーションに対処
するときにはＩＣの設計からやり直す必要がある。
内蔵したワンチップマイコンでは、出力データの変換等
の処理をＰＬＡに任せることができるので、ＭＰＵの負
荷が軽い。そればかりでなくプログラムの開発負担も軽
い。そのため、このＩＣは、その特徴を生かして高速応
答を要求される制御処理や小形の装置等に採用されてい
る。しかし、従来は、ＰＬＡ内の論理積マトリックスと
論理和マトリックスがＲＯＭあるいは配線接続等によっ
て構成されていたため、新たなアプリケーションに対処
するときにはＩＣの設計からやり直す必要がある。
【０００６】このため、このＩＣでは、仕様の確定した
装置向けの量産性には優れているが、新たな装置を試作
開発しようとするときには、ＩＣが供給されるまで相当
の時間を要し、回路やプログラムのデバックの遅れを助
長するという問題がある。この発明の目的は、このよう
な従来技術の問題点を解決するためのものであって、従
来の長所を維持しつつ新たなアプリケーションにも素早
く対応できるＭＰＵ・ＰＬＡ内蔵ＩＣを実現することで
ある。
装置向けの量産性には優れているが、新たな装置を試作
開発しようとするときには、ＩＣが供給されるまで相当
の時間を要し、回路やプログラムのデバックの遅れを助
長するという問題がある。この発明の目的は、このよう
な従来技術の問題点を解決するためのものであって、従
来の長所を維持しつつ新たなアプリケーションにも素早
く対応できるＭＰＵ・ＰＬＡ内蔵ＩＣを実現することで
ある。
【０００７】
【課題を解決するための手段】この目的を達成するため
のこの発明のＭＰＵ・ＰＬＡ内蔵ＩＣの構成は、ＭＰＵ
と、少なくとも何れか一方がＥＥＰＲＯＭからなる論理
積マトリックス及び論理和マトリックスを有するＰＬＡ
と、前記マイクロプロセッサからの制御に従って前記Ｅ
ＥＰＲＯＭの記憶内容を書き換える書込み制御回路とを
備えるものである。
のこの発明のＭＰＵ・ＰＬＡ内蔵ＩＣの構成は、ＭＰＵ
と、少なくとも何れか一方がＥＥＰＲＯＭからなる論理
積マトリックス及び論理和マトリックスを有するＰＬＡ
と、前記マイクロプロセッサからの制御に従って前記Ｅ
ＥＰＲＯＭの記憶内容を書き換える書込み制御回路とを
備えるものである。
【０００８】
【作用】このような構成のＰＬＡ内蔵ワンチップマイコ
ンでは、アプリケーションプログラムとともに記憶され
た書換えプログラムをアプリケーションプログラムの実
行前に実行させる。そうすると、書換えプログラムがア
プリケーション対応のパターンを書換手順に従ってＭＰ
Ｕを介して送出し、ＭＰＵの制御を受けた書込み制御回
路がＥＥＰＲＯＭの記憶内容をそのパターンに書換え
る。その後で、アプリケーションプログラムを実行させ
れば、ＰＬＡは既にアプリケーション対応になっている
ので、所望の処理を行なうことができる。
ンでは、アプリケーションプログラムとともに記憶され
た書換えプログラムをアプリケーションプログラムの実
行前に実行させる。そうすると、書換えプログラムがア
プリケーション対応のパターンを書換手順に従ってＭＰ
Ｕを介して送出し、ＭＰＵの制御を受けた書込み制御回
路がＥＥＰＲＯＭの記憶内容をそのパターンに書換え
る。その後で、アプリケーションプログラムを実行させ
れば、ＰＬＡは既にアプリケーション対応になっている
ので、所望の処理を行なうことができる。
【０００９】しかも、この構成では、ＩＣのピン数やピ
ン配置等が従来品との互換性を有するので、従来通りの
ＲＯＭ製ＰＬＡ内蔵のＩＣが必要な場合でもそのＩＣ設
計を周辺回路やアプリケーションプログラム等のデバッ
ク完了後にすることができる。したがって、このような
汎用性，互換性を有することから、回路の仕様等が確定
する以前にＩＣを予め量産しておくことができ、新たな
装置の試作開発時には直ちにそのＩＣを用いて新たな装
置に対応した回路やプログラムの開発，デバック等を素
早く行うことができる。
ン配置等が従来品との互換性を有するので、従来通りの
ＲＯＭ製ＰＬＡ内蔵のＩＣが必要な場合でもそのＩＣ設
計を周辺回路やアプリケーションプログラム等のデバッ
ク完了後にすることができる。したがって、このような
汎用性，互換性を有することから、回路の仕様等が確定
する以前にＩＣを予め量産しておくことができ、新たな
装置の試作開発時には直ちにそのＩＣを用いて新たな装
置に対応した回路やプログラムの開発，デバック等を素
早く行うことができる。
【００１０】
【実施例】以下、この発明の一実施例について、図面を
参照しながら詳細に説明する。図１は、この発明のＭＰ
Ｕ・ＰＬＡ内蔵ＩＣの一実施例としてのＰＬＡ内蔵ワン
チップマイコンのブロック図であり、従来例の図２に対
応するものである。ここで、１はワンチップマイコン、
２はインターフェイス（ＩＦ）、３はＭＰＵ、４はメモ
リ、５はラッチ、１０４は書換えプログラム、１０５は
書込み制御回路、１０６はＰＬＡ、１０６ａは論理積マ
トリックス、１０６ｂは論理和マトリックス、７は周辺
素子としてのセブンセグメントのインジケータである。
参照しながら詳細に説明する。図１は、この発明のＭＰ
Ｕ・ＰＬＡ内蔵ＩＣの一実施例としてのＰＬＡ内蔵ワン
チップマイコンのブロック図であり、従来例の図２に対
応するものである。ここで、１はワンチップマイコン、
２はインターフェイス（ＩＦ）、３はＭＰＵ、４はメモ
リ、５はラッチ、１０４は書換えプログラム、１０５は
書込み制御回路、１０６はＰＬＡ、１０６ａは論理積マ
トリックス、１０６ｂは論理和マトリックス、７は周辺
素子としてのセブンセグメントのインジケータである。
【００１１】ＰＬＡ１０６は、論理積マトリックス１０
６ａと論理和マトリックス１０６ｂを主体として構成さ
れる。この例では、論理積マトリックス１０６ａ，論理
和マトリックス１０６ｂは共にＥＥＰＲＯＭから成って
おり、書換え可能である。書込み制御回路１０５は、Ｍ
ＰＵからの制御を受けて、論理積マトリックス１０６ａ
と論理和マトリックス１０６ｂのＥＥＰＲＯＭの記憶内
容を書換える回路である。書込み用の高電圧発生回路等
を含むこともある。ＥＥＰＲＯＭの記憶容量が大きくな
いこと等から高速書込みの必要がないので、この書込み
制御回路１０５は小さなサイズの回路に収めることが可
能である。よって、ＩＣのピン等を増やす必要もなく、
従来ＩＣとの互換性が維持できる。
６ａと論理和マトリックス１０６ｂを主体として構成さ
れる。この例では、論理積マトリックス１０６ａ，論理
和マトリックス１０６ｂは共にＥＥＰＲＯＭから成って
おり、書換え可能である。書込み制御回路１０５は、Ｍ
ＰＵからの制御を受けて、論理積マトリックス１０６ａ
と論理和マトリックス１０６ｂのＥＥＰＲＯＭの記憶内
容を書換える回路である。書込み用の高電圧発生回路等
を含むこともある。ＥＥＰＲＯＭの記憶容量が大きくな
いこと等から高速書込みの必要がないので、この書込み
制御回路１０５は小さなサイズの回路に収めることが可
能である。よって、ＩＣのピン等を増やす必要もなく、
従来ＩＣとの互換性が維持できる。
【００１２】メモリ４には、アプリケーションプログラ
ム４ａの他に、書換えプログラム１０４が記憶されてお
り、アプリケーションプログラム４ａの実行の前に書換
えプログラム１０４がＭＰＵ３により実行される。書換
えプログラム１０４は、ＭＰＵ３によって実行される
と、書込み制御回路１０５をＭＰＵ３を介して制御し、
インターフェイス２を介して与えられたアドレスデータ
と書込みデータにより論理積マトリックス１０６ａと論
理和マトリックス１０６ｂのＥＥＰＲＯＭの記憶内容を
アプリケーション対応のパターンに書換える。その書換
手順は、例えば、１ビットづつ順に現在の値と書換え希
望の値とを比較し、同じであればそのままにして次のビ
ットに移る。異なるときには、そのビットの値が反転す
る向きに書込み（所定量の正負電荷注入等）をし、読出
し確認を行い、書込み不足であればさらに書込み読出し
確認を繰り返し、確実に書込んでから次のビットに移
る。この手順を全ビットに対して行う。
ム４ａの他に、書換えプログラム１０４が記憶されてお
り、アプリケーションプログラム４ａの実行の前に書換
えプログラム１０４がＭＰＵ３により実行される。書換
えプログラム１０４は、ＭＰＵ３によって実行される
と、書込み制御回路１０５をＭＰＵ３を介して制御し、
インターフェイス２を介して与えられたアドレスデータ
と書込みデータにより論理積マトリックス１０６ａと論
理和マトリックス１０６ｂのＥＥＰＲＯＭの記憶内容を
アプリケーション対応のパターンに書換える。その書換
手順は、例えば、１ビットづつ順に現在の値と書換え希
望の値とを比較し、同じであればそのままにして次のビ
ットに移る。異なるときには、そのビットの値が反転す
る向きに書込み（所定量の正負電荷注入等）をし、読出
し確認を行い、書込み不足であればさらに書込み読出し
確認を繰り返し、確実に書込んでから次のビットに移
る。この手順を全ビットに対して行う。
【００１３】なお、ＥＥＰＲＯＭは不揮発性であるか
ら、書換えプログラム１０４の実行はアプリケーション
プログラム４ａの実行に先だって、一度行われるだけで
よく、毎回繰り返す必要はない。よって、メモリ４がＲ
ＡＭ等の書換可能なメモリの場合には、書換えプログラ
ム１０４はアプリケーションプログラム４ａと併存する
必要がなく、書換えプログラム１０４は実行終了後消去
されてもよいし、アプリケーションプログラム４ａによ
り上書きされてもよい。また、バンク切換え等によって
オーバーレイされていてもよいこのようにして書換えプ
ログラム１０４がＥＥＰＲＯＭの記憶内容を書換えた後
は、ＰＬＡ１０６がアプリケーションプログラム４ａ対
応になっている。なお、書込みデータは、外部からイン
ターフェイス２を介してメモリに記憶されたデータを用
いてもよいし、書換えプログラム１０４の一部として例
えば定数テーブルとして定められて書換えプログラム１
０４と共に記憶されてもよい。
ら、書換えプログラム１０４の実行はアプリケーション
プログラム４ａの実行に先だって、一度行われるだけで
よく、毎回繰り返す必要はない。よって、メモリ４がＲ
ＡＭ等の書換可能なメモリの場合には、書換えプログラ
ム１０４はアプリケーションプログラム４ａと併存する
必要がなく、書換えプログラム１０４は実行終了後消去
されてもよいし、アプリケーションプログラム４ａによ
り上書きされてもよい。また、バンク切換え等によって
オーバーレイされていてもよいこのようにして書換えプ
ログラム１０４がＥＥＰＲＯＭの記憶内容を書換えた後
は、ＰＬＡ１０６がアプリケーションプログラム４ａ対
応になっている。なお、書込みデータは、外部からイン
ターフェイス２を介してメモリに記憶されたデータを用
いてもよいし、書換えプログラム１０４の一部として例
えば定数テーブルとして定められて書換えプログラム１
０４と共に記憶されてもよい。
【００１４】そこで、この状態で、制御処理や結果表示
等を行うアプリケーションプログラム４ａを実行させれ
ば、所望の処理を行なわせることができる。例えば、ア
プリケーションプログラム４ａが従来と同様の場合、装
置の状態等を示す内部データ形式のバイナリデータをラ
ッチ５へ送るだけで、ＰＬＡの働きにより、その状態が
インジケータ７に外部形式の数字パターンで表示され
る。したがって、このような汎用性を有するワンチップ
マイコン１０１では、書換えプログラム１０４に希望の
パターンのデータを供するだけで、新たなアプリケーシ
ョンに素早く対応することができる。
等を行うアプリケーションプログラム４ａを実行させれ
ば、所望の処理を行なわせることができる。例えば、ア
プリケーションプログラム４ａが従来と同様の場合、装
置の状態等を示す内部データ形式のバイナリデータをラ
ッチ５へ送るだけで、ＰＬＡの働きにより、その状態が
インジケータ７に外部形式の数字パターンで表示され
る。したがって、このような汎用性を有するワンチップ
マイコン１０１では、書換えプログラム１０４に希望の
パターンのデータを供するだけで、新たなアプリケーシ
ョンに素早く対応することができる。
【００１５】なお、実施例では、論理積マトリックス１
０６ａと論理和マトリックス１０６ｂを共にＥＥＰＲＯ
Ｍで構成しているが、何れか一方だけでもよい。また、
ピン配置までの互換性を維持するために書込み制御回路
１０５を内蔵しているが、ピン数に余裕があるときなど
には、書込み制御回路１０５を内蔵せずに外部から書込
み制御してもよい。この例では、ＰＬＡは周辺素子の制
御に用いられているが、例えばフリップフロップ等と組
み合わされて特殊演算やＭＰＵ等の制御などに用いられ
ることもある。この発明の構成は、ワンチップマイコン
に限られるものではなく、ＭＰＵ、メモリ、ＰＬＡ等が
異なるＩＣで組み合わされている場合であっても応用可
能である。
０６ａと論理和マトリックス１０６ｂを共にＥＥＰＲＯ
Ｍで構成しているが、何れか一方だけでもよい。また、
ピン配置までの互換性を維持するために書込み制御回路
１０５を内蔵しているが、ピン数に余裕があるときなど
には、書込み制御回路１０５を内蔵せずに外部から書込
み制御してもよい。この例では、ＰＬＡは周辺素子の制
御に用いられているが、例えばフリップフロップ等と組
み合わされて特殊演算やＭＰＵ等の制御などに用いられ
ることもある。この発明の構成は、ワンチップマイコン
に限られるものではなく、ＭＰＵ、メモリ、ＰＬＡ等が
異なるＩＣで組み合わされている場合であっても応用可
能である。
【００１６】
【発明の効果】以上の説明のとおり、この発明の構成の
ＭＰＵ・ＰＬＡ内蔵ＩＣは、互換性により従来の長所を
維持し、しかも、汎用性により新たなアプリケーション
にも素早く対応可能である。その結果、この発明にあっ
ては、ワンチップマイコン自体の生産性向上、および、
これを利用する回路，装置等の開発効率，生産性の向上
にも貢献するという効果がある。
ＭＰＵ・ＰＬＡ内蔵ＩＣは、互換性により従来の長所を
維持し、しかも、汎用性により新たなアプリケーション
にも素早く対応可能である。その結果、この発明にあっ
ては、ワンチップマイコン自体の生産性向上、および、
これを利用する回路，装置等の開発効率，生産性の向上
にも貢献するという効果がある。
【図１】この発明のＭＰＵ・ＰＬＡ内蔵ＩＣの一実施例
としてのＰＬＡ内蔵ワンチップマイコンのブロック図で
ある。
としてのＰＬＡ内蔵ワンチップマイコンのブロック図で
ある。
【図２】従来のＰＬＡ内蔵ワンチップマイコンのブロッ
ク図である。
ク図である。
１ ワンチップマイコン ２ インターフェイス ３ ＭＰＵ ４ メモリ ４ａ アプリケーションプログラム ５ ラッチ ６ ＰＬＡ ６ａ 論理積マトリックス ６ｂ 論理和マトリックス ７ インジケータ ７ａ〜７ｇ セグメント １０１ ワンチップマイコン １０４ 書換えプログラム １０５ 書込み制御プログラム １０６ ＰＬＡ １０６ａ 論理積マトリックス １０６ｂ 論理和マトリックス
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/82 Ｈ０３Ｋ 19/173 １０１ 7827−5Ｊ 19/177 7827−5Ｊ 9169−4Ｍ Ｈ０１Ｌ 21/82 Ｃ
Claims (1)
- 【請求項１】マイクロプロセッサ（ＭＰＵ）と、少なく
とも何れか一方がＥＥＰＲＯＭからなる論理積マトリッ
クス及び論理和マトリックスを有するプログラマブルロ
ジックアレイと、前記マイクロプロセッサからの制御に
従って前記ＥＥＰＲＯＭの記憶内容を書き換える書込み
制御回路と、を備えることを特徴とするＭＰＵ・ＰＬＡ
内蔵ＩＣ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3335688A JPH05143284A (ja) | 1991-11-25 | 1991-11-25 | Ｍｐｕ・ｐｌａ内蔵ｉｃ |
| KR1019920021840A KR930010718A (ko) | 1991-11-25 | 1992-11-20 | 마이크로프로세서와 프로그래머블 로직 어레이를 내장한 ic 및 원칩 마이크로 컴퓨터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3335688A JPH05143284A (ja) | 1991-11-25 | 1991-11-25 | Ｍｐｕ・ｐｌａ内蔵ｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143284A true JPH05143284A (ja) | 1993-06-11 |
Family
ID=18291389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3335688A Pending JPH05143284A (ja) | 1991-11-25 | 1991-11-25 | Ｍｐｕ・ｐｌａ内蔵ｉｃ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH05143284A (ja) |
| KR (1) | KR930010718A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015188210A (ja) * | 2014-03-07 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010108756A (ko) * | 2000-05-31 | 2001-12-08 | 박종섭 | 원-칩 오디오 시스템 프로세서 |
-
1991
- 1991-11-25 JP JP3335688A patent/JPH05143284A/ja active Pending
-
1992
- 1992-11-20 KR KR1019920021840A patent/KR930010718A/ko not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015188210A (ja) * | 2014-03-07 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930010718A (ko) | 1993-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940002754B1 (ko) | 반도체 집적회로 장치의 제어방법 | |
| JP2597153B2 (ja) | 書込み保護装置 | |
| KR100375217B1 (ko) | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 | |
| KR890005622A (ko) | 단일칩 마이크로 컴퓨터 | |
| JPH06325185A (ja) | マイクロプロセッサ、メモリ及び内部構成可能な周辺装置を備える集積回路 | |
| US4460972A (en) | Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip | |
| JP2784550B2 (ja) | 半導体記憶装置 | |
| US6584540B1 (en) | Flash memory rewriting circuit for microcontroller | |
| JPH05143284A (ja) | Ｍｐｕ・ｐｌａ内蔵ｉｃ | |
| JPH0944467A (ja) | マイクロコンピュータ | |
| JPH0431981A (ja) | ワンチップマイクロコンピュータ | |
| JP3398788B2 (ja) | クロック発生回路 | |
| US5396611A (en) | Microprocessor use in in-circuit emulator having function of discriminating user's space and in-circuit emulator space | |
| EP0020972B1 (en) | Program controlled microprocessing apparatus | |
| JPH0210417A (ja) | カウンタ回路 | |
| JPH1139212A (ja) | マイクロコンピュータ | |
| JP2590172B2 (ja) | シングルチップマイクロコンピュータ | |
| JP2659147B2 (ja) | 評価用マイクロコンピュータ | |
| US6338100B1 (en) | Microcontroller having SRAM for storing program instructions and program interface for obtaining the program instructions from an external source | |
| JPH04115337A (ja) | 半導体集積回路 | |
| JPS608557B2 (ja) | プログラマブル・リードオンリー・メモリを有する計算機 | |
| JP2847367B2 (ja) | Ｅ▲上２▼ｐｒｏｍ装置 | |
| JPS642177Y2 (ja) | ||
| JP2906680B2 (ja) | マイクロコンピュータ | |
| KR890002324B1 (ko) | 프로그램 가능 메모리 보호회로 |