JPH05145083A

JPH05145083A - 量子電界効果素子

Info

Publication number: JPH05145083A
Application number: JP3194337A
Authority: JP
Inventors: Marion E Cavanaugh; ユージーンキヤヴアノーマリオン
Original assignee: Individual
Current assignee: Individual
Priority date: 1990-08-03
Filing date: 1991-08-02
Publication date: 1993-06-11
Also published as: US5105247A; EP0469807A2; EP0469807A3

Abstract

(57)【要約】（修正有）【目的】電子伝導領域を量子トンネル接合に置換えた
素子を提供する。【構成】少なくとも三つの端子とＰＮ接合とを有し、
主伝導モードに関し量子効果トンネル動作を使用し、ゲ
ート３２と３４、ドレイン２８と３０、ソース２４と２
６とを有し、関連ウェルタップにより一方向性モードに
おいて、あるいは、通過ゲートに対し双方向性モードに
おいて動作することが出来る半導体素子である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的には、電子素
子、特に集積回路要素より成る半導体素子に関し、具体
的には、導電状態における量子効果キャリア移動現象を
取り入れて製作された素子に関する。

【０００２】

【従来の技術】現代生活の最も重要な面の一つは、商
業、軍事、個人向の用途において、電子素子が広範囲に
使用されていることである。一の例は、すべてを含んで
はいないが、コンピュータの用途である。電子素子の大
抵の用途では、素子が導電状態から不導電状態への遷移
する速度が、優先的重要性でないにしても、大きい。

【０００３】最初の電子素子には、電子管あるいは電子
バルブがあり、これには、大きさ、速度、電力消費、及
びコストの点で欠点があった。バイポーラトランジスタ
の開発により、より小型で、低電力、低コストの要素が
実現可能になった。バイポーラトランジスタは、一般的
用途で高い速度を提供し、最初の集積回路（ＩＣ）とな
り、これは、バイポーラトランジスタよりも、一層小型
で、低電力、低コストの要素を提供した。

【０００４】バイポーラトランジスタの開発後、比較的
に間もなく開発されたのが、ＭＯＳ素子（金属酸化物半
導体素子）である。バイポーラ技術の素子よりも、遅
く、信頼性に劣るが、ＭＯＳトランジスタは低コストと
低電力とにより、その用途が着実に見つけ出された。次
に、ＭＯＳ素子は、全く実用的なＬＳＩ（大規模集積回
路）とＶＬＳＩ（超大規模集積回路）になり、これは、
十分な速度と組合せで低電力と低コストの新しい標準を
設定した。

【０００５】ＭＥＳＦＥＴ素子（金属半導体ＦＥＴ素
子）は、電力とコストの点からあまり引きつけられるも
のではなかった、また現在でもそうであるにしても、速
度問題を第一に処理するために開発された。非常に高速
度の素子を必要とする用途に主に使用されている第二次
技術をそのまま残している。将来の開発がより小型化の
方向にあり、“尺度構成”すなわちサイズ低減が、ＭＯ
Ｓ技術の最も重要な点となり、小型化を、最も一般的で
重要な用途を選択する技術とすることは、明らかになっ
た。

【０００６】電荷の伝導は、二の方法、電気的と電子的
の一つで行われる。電気的伝導は、ボールで満された台
上のビリアードのボールを打ち出すこと似っている。ボ
ールは、どれも、あまり遠くへ進まない。衝撃が、台上
のボールからボールへ伝達されて、台の離れた端へかな
り速く達する。電子的伝導は、ほかにボールのない台上
にボールを射ち出すようなものであるが、台上には多く
の緩衝体がある。ボールは、最後に離れた側端に当るま
で、無作為にバンドして転がる（台上の普通の移動）。

【０００７】前述の半導体素子は、すべて、キャリア移
動速度（電子的衝撃）が非常に低下する電子的伝導領域
に依存している。これは、キャリアが、材料内のイオン
域（緩衝体）を通るキャリヤの制限速度が正常な電気的
伝導により伝達される電気的衝撃よりもかなり小さい状
態で、材料内の電気的伝導領域を通過しなければならな
いからである。“流動”キャリアがイオン域と衝撃する
不純物の散乱と呼ばれる周知の現象により、キャリヤ移
動速度が低下する。半導体素子に関するキャリアの活動
度については、１０²⁰個の原子／cm³より非常に低いド
ーピングレベルの材料は、十分な電子的性質を有してい
る。すなわち、そのレベルの濃度以上では、電気的性質
が優勢である。

【０００８】けい素の場合、微量ドープの材料内の制限
速度は、非常に多くドーピングされた（１０²⁰個原子／
cm³）半導体及び金属などの同様な導電体内の電気的速
度より室温において遅く約１／３０００程度である。ガ
リウムひ素ＨＥＭＴ（ひ化ガリウム高電子移動度トラン
ジスタ）の場合でも、電子伝導の制限速度は、電気伝導
速度の約１／１０であり、これは多くの点で余り望まし
くない技術である。多く研究が、半導体素子の大きさを
縮小しまたその速度を高めるために、行われたが、電圧
操作と電力の必要条件などのそのほかの電気的必要条件
により、大きさ縮小量は制限された。

【０００９】その上、従来の技術は、１ボルト程度の非
常に低い電圧において、利得が制限され、多くのＭＯＳ
素子などのいくつかの技術は、その動作点において処理
関連の不明確さの影響を低減し、これによって、素子の
電力必要条件を増大し、さらに制限速度を高めるため
に、５ボルトなどの高い電圧を必要としている。半導体
の接合領域は、適切な割合い（約１０¹⁹個原子／cm³以
上の濃度、けい素とひ化ガリウムは、約１０²³個原子／
cm³を有することが知られている）で半導体材料と適確
に組み合せて、ほう素、ひ素、あるいは、ほかの材料な
どの不純物と共に高濃度にドーピングすることが出来
る。このような高濃度の接合領域は、量子トンネルと呼
ばれる効果を呈することが知られている。量子トンネル
では、原子のまわりの軌道を回っている励起された電子
の平均自由行路は、電子が、接合障壁の両側に存在すこ
とが確率理論で示されている接合障壁あるいは空乏領域
の厚さと比較して、十分に大きい。

【００１０】従って、この比較的狭い障壁は伝導性であ
り、数百オイグストロームの幅に対し、百オイグストロ
ームよりも小さい。これらの例は、最も一般な使用条件
において最も一般的な材料を使用しており、この場合、
１オイグストロームが、大きさで１０^-10メートルであ
ることは広く知られている。本発明では、接合障壁ある
いは空乏領域は、制御手段に応答して、広がりまた狭ま
る。この手段は、一般に、外部装置により誘起された電
圧ストレスなどの、材料へ印加された電界である。

【００１１】量子トンネルは、多年の間知られており、
江崎あるいはトンネルダイオードの基礎である。これ
は、江崎レオ博士により１９３０年代に最初に提示さ
れ、本分野ではよく知られている。バックダイオードと
呼ばれている、比較的微細な伝導特性を有する、さらに
微量ドープのトンネルダイオードが、同じ時期か、その
近くで開発された。トンネルダイオードとバックダイオ
ードは、本発明の伝導モードと不伝導モードを一緒に示
している。しかし、トンネルダイオードとバックダイオ
ードは、別個の制御端子を備えていないので、本発明と
同様に使用することが出来ない。次の節は、本発明の理
論と動作を説明している。

【００１２】

【発明の要約】本特許出願に記載された発明は、量子Ｆ
ＥＴ素子（ＱＦＥＴ）であり、ここでは、量子トンネル
効果を制御し、その利点を生かした方法が発明されてい
る。本発明では、量子トンネルは、接合の一つの側の濃
度を変えるために、静電界を半導体に印加することによ
って制御される。この調節は、接合幅を変えて、電子の
平均自由行程が接合障壁幅より大きくなるようにして、
その結果、電子は接合障害の両側に存在する。この調節
では、この濃度領域を非常に強い電界に当てることが必
要され、さらに、トンネル領域の大きさは、十分な値の
電圧が印加されるように非常に小さいことが必要であ
る。

【００１３】次の式は、この関係を表す。電界強度＝電圧／距離前部で説明した強い静電界は、本発明の素子の動作と信
頼性のいずれにも不利な影響を与えるものてはない。し
かし、強い電界（ミクロン程度の非常に大きい場合では
さらに）は、“熱電子”効果などのいくつかの現象によ
り、ＭＯＳ素子には有害である。熱電子の効果では、
“電子の風”（electron wind)が原子の構造を物理的に
変えてＭＯＳ素子の信頼性を低下する電子伝導領域とそ
の付近で、電子の風は、このような力で原子構造に衝撃
を与える。

【００１４】さらに、基板材とゲートへの１次と２次の
放射が、ＭＯＳ素子の性能に不利な衝撃を与えることは
知られている。その結果、一般のＦＥＴには、ゲート
に、あるいは電子伝導長に０．２から０．５ミクロンの
下側の寸法限界があるように見える。本発明では、本素
子の寸法は、同じ製造方法と予防処置により０．１ミク
ロンより小さいことが可能であり、これによって、１桁
の大きさ以上に、寸法を非常に大きく縮小することが出
来る。

【００１５】濃度がそのように変えられる半導体の領域
は、一般に、約１００オイグストロームの厚さであり、
電界が印加される誘電領域は、２０オイグストローム程
度で非常に薄い。この誘電領域は、分離した誘電層（図
１Ｂの１４）か、あるいは、半導体表面の空乏領域（図
３Ｂの１６）である。本発明は、縮小された大きさとそ
の結果のコストと速度の改善という明らかな利点を提供
する。この大きさの縮小は、本発明による素子が単一接
合（素子内の多重接合も可能であるが）により制御され
るので、可能である。また、伝導領域は、従来技術のよ
うな電子領域よりもむしろ電気領域に限定されるので、
本発明は、速度を制限するか、あるいは、有害な熱電子
の影響を受けない。

【００１６】前述の問題と制約に示されているように、
一般の、最新の半導体は、大きさ、速度、電力の制約を
受ける。量子素子は非常に長い間知られているが、本発
明以前にこのような制約を解決する意味で使用されなか
った。本発明の制限事項ではないが、通常、半導体には
四つの領域がある。・半導体の本体領域・制御電界により十分に調節するために、高濃度にド
ーピングされたソース接続領域・同様に、制御電界により十分に調節するために、高
濃度にドーピングされたドレイン接続領域・拡張されたソース領域、ソース接続領域に非常に接
近した制御ゲートを有する半導体の表面である。

【００１７】拡張されたソースの濃度は、制御ゲートに
より調節される。この調節によって、ソース領域とドレ
イン領域との間の接合は、広がりまた狭くなり、従っ
て、接合障壁を通る量子トンネルは、印加電界により存
在するか、あるいは、存在しない。本発明は、空乏素子
あるいは強化素子のいずれかを見込んでいる。空乏素子
は、正常中状態でオンであり、逆の極性電圧によりオフ
になり、この電圧はドレイン電圧の極性と逆である。強
化素子は、正常な状態でオフであり、順方向の極性によ
りオンになり、これはドレイン電圧の極性と同じであ
る。

【００１８】相補型素子の場合、ドーピングの局部領域
は、タブ（tub)あるいはウェル（well）と呼ばれること
もあり、本発明の説明には示されていない。この領域に
より、基板が電極の一つの極性を呈することが可能にな
り、さらに低濃度（約１０¹⁶原子／cm³）では、ドレイ
ンが基板と短絡するのを防止し、素子の間を絶縁する。
タブとウェルが想定される半導体の分野では非常に周知
のことである。

【００１９】以上の点から、本発明の目的と利点は次の
通りである。（イ）電子伝導の領域を除去し、それにより素子の大き
さを縮小しまた素子の速度を増加することであり、従っ
て、すべての伝導は、電気的手段（電子的手段よりはむ
しろ）と量子トンネル（すなわち、“移動キャリアより
はむしろ衝撃）による。

【００２０】（ロ）電子伝導領域を量子トンネル接合に
置換えることより、電子伝導領域を除去することであ
り、従って、大きさの低減は、伝導領域の電気的必要条
件に依存しない。（ハ）印加電圧が、性能を低下することなく、非常に小
さい（１ボルト以下）素子を提供することである。従来
技術の素子は、通常、約５ボルトで動作する。

【００２１】（ニ）小型素子の固有のコストと速度の利
点を享受する方法を提供することである。（ホ）素子内の電気伝導の固有な高速度（電子伝導と反
対）の大きな利点を提供することである。トンネル電流を流すか、あるいは阻止するかにより伝導
を制御する分離ゲートとの単一接合により、従来の方法
より優れた、顕著な改善が具体化される。従来技術の伝
導制御の主な方法は、すべて、接合の間に電子伝導領域
を有する二つの接合を使用しており、より大きくまたよ
り遅い動作を必要とした。本発明は、ＭＯＳ素子に見ら
れる“熱電子”の有害な影響を受けることなく、薄い接
合と小さい寸法を使用している。さらに、本発明は、低
コストで、周知のシリコン技術を使用し、ガリウムひ素
形素子などのＭＥＳＦＥＴ技術と十分に両立している。

【００２２】そのほかの目的と利点は、次の説明と図面
を考察することにより、明らかになるであろう。

【００２３】

【実施例】本発明の代表的実施例が、図１Ａと図１Ｂと
に示されている。図１Ａ（Ｎ型基板あるいは穴を有する
Ｎ型素子）において、素子のソースは、Ｎ型ドープ領域
１２であり、素子のドレインは、Ｐ型領域１０である。
あるいは、Ｐ型素子の場合、基板あるいはウェルがＰ型
である。素子のソースはＰ型ドープの領域１０である。
素子のドレインはＮ型ドープの領域１２である。図１Ｂ
はＮ型素子１０の断面図であり、ゲート部の下のＮ型ド
ープの伝導領域１８を有するソースとドレインとの間の
表面上のゲート部２０を示す。Ｐ型素子については、Ｐ
型ドープの伝導領域が使用されている。酸化けい素の絶
縁層１４は、ゲート２０と領域１８を分離している。

【００２４】トンネル状態にある接合面を通るコンダク
タンスは、接合幅を変化することにより制御される。接
合部に隣接した領域のドープ剤が増加するにつれて、接
合部は狭くなり、トンネル動作が始まる。これと逆に、
ドープ剤が減少すると、現存のトンネル動作は抑制され
るようになる。ゲートのバイアスは、静電気作用によ
り、ゲート直下のドープ剤レベルを増加するか減少し、
材料の極性を微量のドープ剤により逆にする。これは、
従来技術のＭＯＳ素子とＭＥＳＦＥＴ素子の基礎であ
る。

【００２５】本発明では、従来技術と異なり、ゲートの
バイアスの直接効果は、二次的に重要である。その代
り、ドープ剤レベルのこの変化の効果は、ＰＮ接合の幅
を制御するために使用され、これにより、接合部を通る
トンネル動作を制御し、素子のコンダクタンスを制御す
る。製造段階が行われている間、イオン注入、拡散、蒸
着、熱処理、あるいは、ＭＢＥ（分子線エピタキシャル
成長）が、化学的、熱的、機械的なほか方法と一緒に、
本発明の構造体を具体化するために使用される。これら
のプロセスと方法は、本技術分野の精通者にはよく知ら
れている。本発明のひ化ガリウムの変形の場合、ＭＢＥ
は、実際の素子を具体化する好適な方法であろう。

【００２６】本発明の素子を製作する代表的段階は次の
通りである。最も重要な段階だけが、示されている。本
技術分野で周知であり、また、かなりの変更することが
ある中間段階は、省略される。１．適切な主材料を選定する。この材料は、通常、薄く
（普通、厚さ０．０２インチ）円形（普通、直径２〜８
インチ）の半導体ウェーハの形で販売業者により納入さ
れる。

【００２７】２．比較的低濃度のドープ剤（１０¹⁶個の
原子／cm³）を有する半導体の本体（図１の２２）の領
域を選定するか、あるいは形成する。これはウェーハバ
ルクか、あるいは、タブまたはウェルであり、ＣＯＭＳ
技術として広く知られいる。３．通常、ドープ剤（１０²⁰個原子／cm³）で濃度が高
く、表面の相互接続した材料へ、またはバルク材に滲透
して、良好な導電特性を付与するソース領域を形成す
る。ＣＭＯＳあるいはほかのＭＯＳ、またはＭＥＳＦＥ
Ｔの構造では、ソース材料は基板あるいはウェル（本
体）に対し反対の伝導形であるが、本発明では、それ
は、同じ伝導形である。ソース領域の深さは、１０００
オイグストローム程度である。

【００２８】４．反対の伝導形あるいはドーピングであ
るが、同様な濃度により、第３段階で説明したようなソ
ースに非常に接近したドレイン領域（図１の１２）を形
成する。同様に、ドレイン領域は、１０００オイグスト
ローム程度である。５．シリコンゲートあるいは耐溶解性の金属ゲートなど
のゲート材料（第１図の２０）をドープ剤注入に対する
マスクとして使用し、ソースとドレインの端部を能動的
素子端部に一層明確に形成している。ゲートは、薄い誘
電体（１０〜１００オイグストロームの酸化けい素、あ
るいは、ガラス）上に形成され、一般に、１０００オイ
グストロームよりも薄く、正確に境界を形成することが
出来る。また、ゲートは、ＭＢＥ、すなわち分子線エピ
タキシャルを使用して形成される比較的低濃度ドープ剤
材料上に蒸着され、誘電体上に形成されるよりも、素子
変調のショットキー障壁ダイオードを形成する。

【００２９】６．イオン注入によって、ゲート直下の薄
い（１００オイグストローム）ソースあるいはドレイン
伸張材（図１の１８）を、ゲートが蒸着される前か、蒸
着を通して、形成する。このソース伸張部は、正確なド
ープ剤濃度（１０¹⁹個原子／cm³）を有し、バック、す
なわち、トンネルダイオードを形成する。トンネル動作
による伝導は、次に、ゲート上のバイアスにより制御さ
れ、ソース伸張部の濃度を制御する。このソース伸張部
は、接合幅と接合部の各側のドープ剤濃度を制御する。
従来の技術において、ゲートのバイアスは、溝あるいは
ベース領域を通る伝導を制御するために使用される。本
発明では、バイアスは、ＰＮ接合部の一つの側のドープ
剤分布を制御して、かなり小さい幾何学的配置を使用す
ることを可能にしている。

【００３０】７．残りの層と材料（図示せず）を加え
て、素子を完成する。図２Ａと図２Ｂは、単一電子の
“雲”、つまり軌道をまわる電子の平均自由行程を理想
化することにより、接合の拡がりと狭ばりをの概念を示
しており、これは本発明の基礎的動作モードである。伝
導を可能にする電界が印加されると、制御された領域の
伝導率が増大し、接合障壁は小さく、つまり薄くなる。
電子は、接合障壁の両側で確率関数（存在する）を有す
る。伝導を不能にする電界が印加されると、接合障壁は
厚く、つまり大きくなり、電子は、接合障壁の一つの側
で確率関数（存在しない）を持っていない。このよう
に、電気伝導は、印加される制御電界に従って、存在す
るか、あるいは、存在しない（僅かな漏洩電流を除い
て）。

【００３１】図３は、二つのＰ型ドレイン１２が、Ｎ型
ソースとＰ型ドレインよりむしろ、Ｎ型基板つまりウェ
ルに形成される。Ｎ型ソース領域１８は、両方のドレイ
ン１２とＰＮ接合を形成する。ＱＦＥＴ（Ｎ型とＰ型の
いずれも）が、逆方向で短絡回路であるので、これによ
り、“背向素子”（back to back device)の作用が可能
になる。この構成では、ＭＯＳ技術において一般的な双
方向性のパスゲート（ｐａｓｓｇａｔｅ）の製作が容易
になる。

【００３２】図４は、ショットキーゲート（ショットキ
ーダイオードを形成するゲート）が、薄い誘電体上のゲ
ートの代りに、伸張したソースのコングクタンスを変え
るために使用されることを除いて、図１の構造と類似し
た構造を示す。これは、一般的に、ひ化ガリウムの好適
な構成法であり、この場合、薄い誘電体は製作が困難で
ある。この変形には、図１Ｂの絶縁層の除去による要素
の低減と同じ効果がある。これは、絶縁層が所要の品質
レベルで実施するに困難であるひ素ガリウムの場合に重
要である。

【００３３】図５は、相補モードに配置された本発明の
素子の構成図を示す。ＰＱＦＥＴ（Ｐ型量子ＦＥＴ）と
ＮＱＦＥＴ（Ｎ型量子ＦＥＴ）は、標準入力電圧が常に
その二つのうちの一つをオンにし、ほかの一つをオフに
するように配置されている。駆動電圧と電流は、素子の
出力側に形成されるが、ほかの素子を通過する経路はな
い。従って、電力は浪費することなく、いずれの素子に
も同時に流れる。これは、大規模集積回路の場合最も有
用な構成であり、多くの場合電力消費が必ず低減するこ
とを明らかにした。

【００３４】例えば、０．３ボルトの電圧が、ＰＱＦＥ
Ｔ素子のソース２４へ印加される。接地は、ＮＱＦＥＴ
素子のソース２６に接続している。二つの素子のドレイ
ン２８と３０は共に結合し、ゲート３２と３４も同様で
ある。大きさ０．３ボルトで、０．３ボルトの高電位状
態から０ボルトつまり接地状態に移行する入力信号が、
ゲート接地へ送られる。入力側が高電位状態にある場
合、出力側は、低電位つまり接地状態にある。

【００３５】これと逆に、入力側が低電位つまり接地状
態にある場合、出力側は高電位つまり０．３ボルトの状
態にある。この点で、機能的動作は、現在の集積回路の
一般的用途では、ＣＭＯＳ（相補型金属酸化物半導体）
素子と差はない。しかし、本発明では、入力と出力との
時間遅れが、電気伝導と電流制限キャパシタンスにより
見られるだけである。これは従来技術と対照的で、従来
技術では、同じ制約があるが、そのほかに顕著な移行時
間（電子伝導）の遅れが見られる。

【００３６】このように、本発明は、かなりの高速度と
低電圧の使用（これは電力消費と速度に著しく影響す
る）を可能している点で、従来技術と外面的に異なり、
また、電子伝導メカニズムよりはむしろ、量子トンネル
動作より成っている点で、内面的に異なる。概要従って、伝導路のほかに、第３の制御電極を加えること
により、本発明は、よく知られているが、これまで制御
不可能な物理現象を活して、敏速な動作が可能であり、
また現在使用されている一般的素子よりも非常に小さく
小型化することが一層容易である素子を可能にする。ま
た、本発明は、以下に述べる多くの利点を提供する。

【００３７】・本発明は、いくつかの非常に重大な問
題を解消する。第一に、熱電子の作用としてよく知られ
いる問題であり、これは素子の大きさの現在の限界内で
信頼性と動作性に悪い影響を与える。本改良は多重接合
よりはむしろ、単一接合の伝導によるものである。・本発明は、電子伝導と反対に、電気的衝撃が非常に
速く進行する排他的電気伝導を可能にする。

【００３８】・本発明により、小さいサイズ、つまり
大幅な小型化が可能になる。・各段階を種々に使用するが、本発明は、電流処理技
術の使用を可能にする。例えば、Ｎ型とＰ型の不純物
は、ＭＯＳとＭＥＳＦＥＴと反対に、各量子ＦＥＴ素子
に使用され、ＭＯＳとＭＥＳＦＥＴの場合、同じ型の拡
散は、ソースとドレインとの接続に使用されるが、相補
素子の間で反対の極性を有する。

【００３９】・従来技術のＣＭＳＯ設計入力使用され
る回路の実施を可能にする。“ウェル・タップ”（well
taps)と、より小さいウェルあるいはタブを包含するこ
とについての必要条件は、同様であるか、または、多分
転減されるであろう。・本発明は、小さい幾何学的配置の強電界において動
作と信頼性に対し有害であることが知られている“熱電
子”の作用を防止する。

【００４０】前述の説明には、いくつかの実施例が示さ
れているが、この説明は本発明の範囲を限定するもので
なく、本発明の現在の好適な用途のいくかを図示してい
るに過ぎない。例えば、一つの素子のソースまたはドレ
インとして使用されるＰあるいはＮの領域は、並列のＭ
ＯＳとＭＥＳＦＥＴの、周知の“ＯＲ結合”接続のほか
の類似の素子により共有される。また、ソースは、基板
と同じ極性であることも出来るので、適切な場合には、
ＣＭＯＳのウェル領域の“ウェル・タップ”バイアス端
子は、余分な接続を取り入れて、設計を複雑にしてお
り、単純で効率的な配置を形成するために、除去するこ
とが出来る。

【００４１】従って、変形、修正、及び適用は、添付の
特許請求の範囲により定義されているように、本発明の
本来の精神と範囲から逸脱することなく、本技術分野の
当業者には想起されるものである。

【図面の簡単な説明】

【図１】図１Ａと図１Ｂは形態図とその断面図を示して
おり、本発明の一実施例の垂直構造の代表的詳細を明示
している。

【図２】図２Ａと図２Ｂは本発明の量子効果の基礎物理
的機構を示す原子レベルのトンネル動作の図である。

【図３】図３Ａと図３Ｂは形態図とその断面図を示して
おり、本発明のほかの実施例の垂直構造の代表的詳細を
明示している。

【図４】図４Ａと図４Ｂは形態図とその断面図を示して
おり、本発明のほかの実施例の垂直構造の代表的詳細を
明示している。

【図５】本発明の一般的適用例の図であり、シリコン製
で、二つの伝導型式、Ｎ型とＰ型の素子を有し、Ｃ型、
すなわち相補型として一般に知られている構成を形成し
ている。

【符号の説明】

１０Ｐ型ドープ領域１２Ｎ型ドープ領域１４絶縁層１６表面空乏領域１８ＰまたはＮの伝導性変調領域２０電界導入のゲート部２２基板、あるいはウェルまたはタブ材料２４Ｐ型量子ＦＥＴ２６Ｎ型量子ＦＥＴ２８Ｐ型量子ＦＥＴのドレイン３０Ｎ型量子ＦＥＴのドレイン３２Ｐ型量子ＦＥＴのゲート３４Ｎ型量子ＦＥＴのゲート３６電子雲３８接合障壁４０量子トンネル動作の確率関数

Claims

【特許請求の範囲】

【請求項１】量子電界効果トランジスタ素子にして、第１伝導型の半導体の本体と、前記第１伝導型の前記本体内のソース領域と、１０²⁰個の原子／cm³程度のドープ剤濃度を有する前記
ソース領域と、前記第１伝導型と反対の第２伝導型の前記本体内のドレ
イン領域、１０²⁰個の原子／cm³程度のドープ剤濃度を
有する前記ドレイン領域、前記ドレイン領域と接触しま
たＰＮ接合を形成する１０¹⁹個の原子／cm³程度のドー
プ剤濃度を有するソース伸張部より成る前記ソース領域
と、前記ＰＮ接合に隣接したゲートと、前記ＰＮ接合を順方向にバイアスする手段と、前記ゲートを電圧バイアスする手段にして、前記ソース
領域の伝導率を変調し、これにより、前記ＰＮ接合を通
過するキャリアのトンネル動作が、前記ソース領域と順
方向バイアスされた前記ＰＮ接合を有する前記ドレイン
領域との間で制御されるように、前記ＰＮ接合の幅を変
調する前記手段とより成ることを特徴とする前記量子電
界効果トランジスタ素子。
【請求項２】前記ソース領域が１０００オイグストロ
ーム程度の深さの浅いドープ剤領域であり、前記ドレイ
ン領域が１０００オイグストローム程度の深さの浅いド
ープ剤領域であり、前記ソース伸張部が約１００オイグ
ストロームの深さの浅いドープ剤領域であり、また前記
半導体の本体の前記表面へ隣接しており、前記ゲートが
１０００オイグストローム程度の深さの薄い層であるこ
とを特徴とする請求項１記載の素子。
【請求項３】前記本体が０．５ミクロン程度の深さの
浅い領域であり、その表面寸法が少なくとも前記ドレイ
ン領域を有するに十分に大きいことを特徴とする請求項
１に記載の素子。
【請求項４】前記ゲートと前記ソース伸張部との間の
領域が、絶縁層でありまた１０から５０オイグストロー
ムの厚さを有することを特徴とする請求項１に記載の素
子。
【請求項５】前記ゲートと前記ソース伸張部との間の
領域が、ショットキー・ダイオードが前記ソース伸張部
の上に形成されまた前記ソース伸張部を変調するに十分
な、１０から２００オイグストローム程度の薄さの空乏
領域を形成するような半導体領域であることを特徴とす
る請求項１に記載の素子。
【請求項６】前記ソース伸張部が、前記素子が空乏モ
ード型でありまた前記ゲートと前記ソースとが同一電圧
にあることきに伝導性であるようなドープ剤濃度を有す
ることを特徴とする請求項１に記載の素子。
【請求項７】前記素子が、ドレイン供給電圧とは反対
の極性の適切な電圧で前記ゲートをバイアスすることに
より、低い伝導性になることを特徴とする請求項１に記
載の素子。
【請求項８】電子電界効果トランジスタ素子にして、第１伝導型の半導体の本体と、前記第１伝導型と反対の第２伝導型の第１ドレイン領域
と、前記第２伝導型の第２ドレイン領域、前記第１ドレイン
領域から間隔をおいた前記第２ドレイン領域、１０²⁰個
の原子／cm³程度のドープ剤濃度を有する前記ドレイン
領域と前記ドレイン領域と、前記第１伝導型の前記本体内にありまた前記第１ドレイ
ン領域と第２ドレイン領域とでＰＮ接合を形成している
ソース領域、１０²⁰個の原子／cm³程度のドープ剤濃度
を有する前記ソース領域、１０¹⁹個の原子／cm³程度の
ドープ剤濃度を有するソース伸張部より成りまた前記ド
レイン領域と接触し前記ＰＮ接合を形成する前記ソース
領域と、前記ＰＮ接合を順方向にバイアスする手段と、前記ソース領域と前記ＰＮ接合とに隣接するゲードと、前記ゲートに電圧をバイアスしまた前記ＰＮ接合を順方
向に電圧をバイアスする手段にして、前記ソース領域の
伝導率を変調し、これにより、前記ＰＮ接合を通るキャ
リアトンネル動作が、前記ソース領域と前記第１ドレイ
ン領域と前記第２ドレイン領域の間で順方向バイアスさ
れた前記ＰＮ接合により制御されるように、前記ＰＮ接
合の幅を変調する前記手段とより成ることを特徴とする
前記量子電界効果トランジスタ素子。
【請求項９】前記ソース領域が１０００オイグストロ
ーム程度の深さの浅いドープ剤領域であり、前記第１ド
レイン領域と前記第２ドレイン領域が１０００オイグス
トローム程度の深さの浅いドープ剤領域であり、前記ソ
ース伸張部が約１００オイグストローム程度の深さの浅
いドープ剤領域でありまた前記半導体の本体の前記表面
へ隣接しており、前記ゲートが１０００オイグストロー
ム程度の深さの薄い層であることを特徴とする請求項８
に記載の素子。
【請求項１０】前記本体が、０．５ミクロン程度の深
さの浅い領域であるウェル領域を有し、表面の寸法が、
少なくとも前記ドレイン領域を有するに十分に大きいこ
とを特徴とする請求項８に記載の素子。
【請求項１１】前記ゲートと前記ソース伸張部との間
の領域が、絶縁層であり、１０から５０オイグストロー
ムの厚さを有することを特徴とする請求項８に記載の素
子。
【請求項１２】前記ゲートと前記ソース伸張部との間
の領域が、ショットキー・ダイオードが前記ソース伸張
部上に形成されまた前記ソース伸張部を変調するに十分
な、１０から２００オイグストローム程度の空乏領域を
形成するような半導体領域であることを特徴とする請求
項８に記載の素子。
【請求項１３】前記ソース伸張部が、前記素子が空乏
モード型であり、また、前記ゲートと前記ソース領域が
同一電圧にあるときに伝導性であるようなドープ剤濃度
を有することを特徴とする請求項８に記載の素子。
【請求項１４】前記素子が、ドレイン供給電圧とは反
対の極性の適切な電圧により前記ゲートをバイアスする
ことにより、低い伝導性になることを特徴とする請求項
８に記載の素子。