JPH05145512A - 多重変換装置 - Google Patents
多重変換装置Info
- Publication number
- JPH05145512A JPH05145512A JP30803791A JP30803791A JPH05145512A JP H05145512 A JPH05145512 A JP H05145512A JP 30803791 A JP30803791 A JP 30803791A JP 30803791 A JP30803791 A JP 30803791A JP H05145512 A JPH05145512 A JP H05145512A
- Authority
- JP
- Japan
- Prior art keywords
- low
- speed
- signal
- interface circuit
- low speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 10
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 不必要な低速インタフェース回路を実装せず
コストダウンを計ることができ、かつ品質劣化および遅
延量の増加を防止することができる。 【構成】 自装置で使用する低速インタフェース回路3
を実装する。実装状態識別回路5は低速インタフェース
回路3の実装状態に基づき切替信号を出力し、選択回路
4は低速インタフェース回路3からの低速信号を一方の
入力に入力し、分離部1からの低速信号を他方の入力に
入力し、切替信号に基づき選択して多重部2に出力す
る。
コストダウンを計ることができ、かつ品質劣化および遅
延量の増加を防止することができる。 【構成】 自装置で使用する低速インタフェース回路3
を実装する。実装状態識別回路5は低速インタフェース
回路3の実装状態に基づき切替信号を出力し、選択回路
4は低速インタフェース回路3からの低速信号を一方の
入力に入力し、分離部1からの低速信号を他方の入力に
入力し、切替信号に基づき選択して多重部2に出力す
る。
Description
【0001】
【産業上の利用分野】本発明は、データ伝送の多重変換
装置に利用する。特に、受信した高速信号の一部の低速
信号を使用し、他の低速信号は通過させる複数個多段接
続された多重変換装置に関するものである。
装置に利用する。特に、受信した高速信号の一部の低速
信号を使用し、他の低速信号は通過させる複数個多段接
続された多重変換装置に関するものである。
【0002】
【従来の技術】図2は従来例の多重変換装置のブロック
構成図である。図3は従来例の多重変換装置が複数個多
段接続されたデータ伝送装置のブロック構成図である。
構成図である。図3は従来例の多重変換装置が複数個多
段接続されたデータ伝送装置のブロック構成図である。
【0003】従来、多重変換装置は、図2に示すよう
に、複数の低速信号とこれらを多重化した高速信号との
相互変換を行う構成になっていた。図2において、1は
受信した高速信号を複数の低速信号に分離するための分
離部、2は複数の低速信号を多重化し送信高速信号を生
成する多重部および3は多重部2および分離部1と装置
外とのインタフェース変換などの所定の処理を行う低速
インタフェース回路を示している。ここで、通常低速イ
ンタフェース回路3は常にすべての低速信号が使用され
ることがなく、また、各種の低速信号を選択できるよう
に、信号単位に物理的な別々のパッケージとして作成さ
れている。
に、複数の低速信号とこれらを多重化した高速信号との
相互変換を行う構成になっていた。図2において、1は
受信した高速信号を複数の低速信号に分離するための分
離部、2は複数の低速信号を多重化し送信高速信号を生
成する多重部および3は多重部2および分離部1と装置
外とのインタフェース変換などの所定の処理を行う低速
インタフェース回路を示している。ここで、通常低速イ
ンタフェース回路3は常にすべての低速信号が使用され
ることがなく、また、各種の低速信号を選択できるよう
に、信号単位に物理的な別々のパッケージとして作成さ
れている。
【0004】次に動作について説明する。受信した高速
信号は分離部1にて、複数の低速信号に分離される。分
離部1の出力は、低速インタフェース回路3へ送出され
る。低速インタフェース回路3でインタフェース変換な
どの所定の処理が加えられ装置外に出力される。逆に、
装置外から低速インタフェース回路3に入力された信号
は、同様にインタフェース変換などの所定の処理が加え
られ多重部2へ送信される。多重部2で多重化した後
に、送信高速信号を生成し送出される。
信号は分離部1にて、複数の低速信号に分離される。分
離部1の出力は、低速インタフェース回路3へ送出され
る。低速インタフェース回路3でインタフェース変換な
どの所定の処理が加えられ装置外に出力される。逆に、
装置外から低速インタフェース回路3に入力された信号
は、同様にインタフェース変換などの所定の処理が加え
られ多重部2へ送信される。多重部2で多重化した後
に、送信高速信号を生成し送出される。
【0005】ここで、複数個多段接続して使用する場合
に、図3のようになる。図3において、6〜8は多重変
換装置、9は線路および10〜12は低速信号を示す。
多重変換装置6と多重変換装置8との間では、低速信号
10、11により通信を行っている。多重変換装置7に
とっては低速信号11、12は不必要な信号であるが、
多重変換装置6と多重変換装置8との通信には必要な信
号であるために、通過させる必要がある。
に、図3のようになる。図3において、6〜8は多重変
換装置、9は線路および10〜12は低速信号を示す。
多重変換装置6と多重変換装置8との間では、低速信号
10、11により通信を行っている。多重変換装置7に
とっては低速信号11、12は不必要な信号であるが、
多重変換装置6と多重変換装置8との通信には必要な信
号であるために、通過させる必要がある。
【0006】すなわち、多重変換装置7では、自局で使
用しない低速信号に対応する低速インタフェース回路3
を実装して低速側で折返しを行うことにより、その局を
通過させる必要があった。
用しない低速信号に対応する低速インタフェース回路3
を実装して低速側で折返しを行うことにより、その局を
通過させる必要があった。
【0007】
【発明が解決しようとする課題】しかし、このような従
来例の多重変換装置では、複数個多段接続して使用する
場合に、自多重変換装置で使用しない低速信号に対応す
る低速インタフェース回路を実装して低速側で折返しを
行ってその局を通過させる必要があり、低速インタフェ
ース回路には折返し時には不必要な高価な回路が実装さ
れており、コストアップを招く欠点があった。また、折
返すのに低速インタフェース回路が多段に接続されるた
めに、伝送する信号の品質劣化や遅延量増加などの欠点
があった。
来例の多重変換装置では、複数個多段接続して使用する
場合に、自多重変換装置で使用しない低速信号に対応す
る低速インタフェース回路を実装して低速側で折返しを
行ってその局を通過させる必要があり、低速インタフェ
ース回路には折返し時には不必要な高価な回路が実装さ
れており、コストアップを招く欠点があった。また、折
返すのに低速インタフェース回路が多段に接続されるた
めに、伝送する信号の品質劣化や遅延量増加などの欠点
があった。
【0008】本発明は上記の欠点を解決するもので、不
必要な低速インタフェース回路を実装せずコストダウン
を計ることかでき、かつ伝送信号の品質劣化および遅延
量の増加を防止できる多重変換装置を提供することを目
的とする。
必要な低速インタフェース回路を実装せずコストダウン
を計ることかでき、かつ伝送信号の品質劣化および遅延
量の増加を防止できる多重変換装置を提供することを目
的とする。
【0009】
【課題を解決するための手段】本発明は、複数の低速信
号を入力し多重化して送信高速信号を生成する多重部
と、受信高速信号を入力し複数の低速信号に分離する分
離部と、この分離部からの低速信号に所定の処理を行う
複数の低速インタフェース回路とを備えた多重変換装置
において、自装置で使用する低速インタフェース回路が
実装され、低速インタフェース回路の実装状態に基づき
切替信号を出力する実装状態識別回路と、上記低速イン
タフェース回路からの低速信号を一方の入力に入力し上
記分離部からの低速信号を他方の入力に入力し上記切替
信号に基づき選択して上記多重部に出力する選択回路と
を備えたことを特徴とする。
号を入力し多重化して送信高速信号を生成する多重部
と、受信高速信号を入力し複数の低速信号に分離する分
離部と、この分離部からの低速信号に所定の処理を行う
複数の低速インタフェース回路とを備えた多重変換装置
において、自装置で使用する低速インタフェース回路が
実装され、低速インタフェース回路の実装状態に基づき
切替信号を出力する実装状態識別回路と、上記低速イン
タフェース回路からの低速信号を一方の入力に入力し上
記分離部からの低速信号を他方の入力に入力し上記切替
信号に基づき選択して上記多重部に出力する選択回路と
を備えたことを特徴とする。
【0010】
【作用】自装置で使用する低速インタフェース回路が実
装される。実装状態識別回路は低速インタフェース回路
の実装状態に基づき切替信号を出力し、選択回路は低速
インタフェース回路からの低速信号を一方の入力に入力
し分離部からの低速信号を他方の入力に入力し切替信号
に基づき選択して多重部に出力する。
装される。実装状態識別回路は低速インタフェース回路
の実装状態に基づき切替信号を出力し、選択回路は低速
インタフェース回路からの低速信号を一方の入力に入力
し分離部からの低速信号を他方の入力に入力し切替信号
に基づき選択して多重部に出力する。
【0011】以上により不必要な低速インタフェース回
路は実装せずコストダウンを計ることができ、かつ伝送
信号の品質劣化および遅延量の増加を防止できる。
路は実装せずコストダウンを計ることができ、かつ伝送
信号の品質劣化および遅延量の増加を防止できる。
【0012】
【実施例】本発明の実施例について図面を参照して説明
する。
する。
【0013】図1において、多重変換装置は、複数の低
速信号を入力し多重化して送信高速信号を生成する多重
部2と、高速信号を受信し複数の低速信号に分離する分
離部1と、分離部1からの低速信号に所定の処理を行う
複数の低速インタフェース回路3とを備える。
速信号を入力し多重化して送信高速信号を生成する多重
部2と、高速信号を受信し複数の低速信号に分離する分
離部1と、分離部1からの低速信号に所定の処理を行う
複数の低速インタフェース回路3とを備える。
【0014】ここで本発明の特徴とするところは、自装
置で使用する低速インタフェース回路3が実装され、低
速インタフェース回路3の実装状態に基づき切替信号を
出力する実装状態識別回路5と、低速インタフェース回
路3からの低速信号を一方の入力に入力し分離部1から
の低速信号を他方の入力に入力し上記切替信号に基づき
選択して多重部2に出力する選択回路4とを備えたこと
にある。
置で使用する低速インタフェース回路3が実装され、低
速インタフェース回路3の実装状態に基づき切替信号を
出力する実装状態識別回路5と、低速インタフェース回
路3からの低速信号を一方の入力に入力し分離部1から
の低速信号を他方の入力に入力し上記切替信号に基づき
選択して多重部2に出力する選択回路4とを備えたこと
にある。
【0015】このような構成の多重変換装置の動作につ
いて説明する。
いて説明する。
【0016】図1において、低速インタフェース回路3
が実装されている場合には、低速インタフェース回路3
より実装状態を示す地気情報が各低速インタフェース回
路3ごとに設けられた実装状態識別回路5に入力され
る。実装状態識別回路5は、低速インタフェース回路3
の実装状態を示す「LOW」レべルの切替信号を選択回
路4に出力し、選択回路4は、この切替信号に基づき通
常状態の低速インタフェース回路3からの低速信号を入
力する。多重部2は装置外から低速インタフェース回路
3に入力された低速信号を多重化して高速信号として送
信する。
が実装されている場合には、低速インタフェース回路3
より実装状態を示す地気情報が各低速インタフェース回
路3ごとに設けられた実装状態識別回路5に入力され
る。実装状態識別回路5は、低速インタフェース回路3
の実装状態を示す「LOW」レべルの切替信号を選択回
路4に出力し、選択回路4は、この切替信号に基づき通
常状態の低速インタフェース回路3からの低速信号を入
力する。多重部2は装置外から低速インタフェース回路
3に入力された低速信号を多重化して高速信号として送
信する。
【0017】低速インタフェース回路3が実装されてい
ない場合には、実装状態識別回路5の入力が開放とな
り、実装状態識別回路5は、低速インタフェース回路3
の未実装状態を示す「HIGH」レベルの切替信号を選
択回路4に出力し、選択回路4は、この切替信号に基づ
き折返状態の分離部1からの低速信号を選択する。多重
部2は、折返された分離部1からの低速信号を多重化し
て高速信号として送信する。
ない場合には、実装状態識別回路5の入力が開放とな
り、実装状態識別回路5は、低速インタフェース回路3
の未実装状態を示す「HIGH」レベルの切替信号を選
択回路4に出力し、選択回路4は、この切替信号に基づ
き折返状態の分離部1からの低速信号を選択する。多重
部2は、折返された分離部1からの低速信号を多重化し
て高速信号として送信する。
【0018】上述のように本実施例は不必要な低速イン
タフェース回路を未実装とし、折返し可能とすることに
より、コストダウンを計ることかでき、かつ品質劣化お
よび遅延量などの増加を防止できる。
タフェース回路を未実装とし、折返し可能とすることに
より、コストダウンを計ることかでき、かつ品質劣化お
よび遅延量などの増加を防止できる。
【0019】
【発明の効果】以上説明したように、本発明は、不必要
な低速インタフェース回路は実装せずコストダウンを計
ることができ、かつ伝送信号の品質劣化および遅延量の
増加を防止できる優れた効果がある。
な低速インタフェース回路は実装せずコストダウンを計
ることができ、かつ伝送信号の品質劣化および遅延量の
増加を防止できる優れた効果がある。
【図1】本発明一実施例多重変換装置のブロック構成
図。
図。
【図2】従来例の多重変換装置のブロック構成図。
【図3】従来例の多重変換装置が複数個多段に接続され
たデータ伝送装置のブロック構成図。
たデータ伝送装置のブロック構成図。
1 分離部 2 多重部 3 低速インタフェース回路 4 選択回路 5 実装状態識別回路 6〜8 多重変換装置 9 線路 10〜12 低速信号
Claims (1)
- 【請求項1】 複数の低速信号を入力し多重化して送信
高速信号を生成する多重部と、受信高速信号を入力し複
数の低速信号に分離する分離部と、この分離部からの低
速信号に所定の処理を行う複数の低速インタフェース回
路とを備えた多重変換装置において、 自装置で使用する低速インタフェース回路が実装され、 低速インタフェース回路の実装状態に基づき切替信号を
出力する実装状態識別回路と、上記低速インタフェース
回路からの低速信号を一方の入力に入力し上記分離部か
らの低速信号を他方の入力に入力し上記切替信号に基づ
き選択して上記多重部に出力する選択回路とを備えたこ
とを特徴とする多重変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30803791A JPH05145512A (ja) | 1991-11-22 | 1991-11-22 | 多重変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30803791A JPH05145512A (ja) | 1991-11-22 | 1991-11-22 | 多重変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05145512A true JPH05145512A (ja) | 1993-06-11 |
Family
ID=17976131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30803791A Pending JPH05145512A (ja) | 1991-11-22 | 1991-11-22 | 多重変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05145512A (ja) |
-
1991
- 1991-11-22 JP JP30803791A patent/JPH05145512A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950013098A (ko) | 1이상의 저속 인터페이스회로를 버스접속한 다중화장치 | |
| JPH07135673A (ja) | クロスコネクト装置 | |
| US6031767A (en) | Integrated circuit I/O interface that uses excess data I/O pin bandwidth to input control signals or output status information | |
| JP3434149B2 (ja) | フレーム同期信号検出装置 | |
| US5450440A (en) | Monitor system for digital communication apparatus | |
| US20030103533A1 (en) | Parallel signal dividing and signal processing in multiplex devices with a high ordinal number | |
| US5260613A (en) | Real-data FFT buffer | |
| US5339308A (en) | Signal size judging apparatus | |
| KR920009154B1 (ko) | 광 전송장치의 절체 제어데이터 송수신 회로 및 방법 | |
| KR930008052B1 (ko) | 애드-드롭 전송장비의 데이타 버스 선택회로 | |
| JP2707584B2 (ja) | 多重化装置 | |
| JP3109317B2 (ja) | フレーム振り分け多重化装置 | |
| KR960003030B1 (ko) | 디지탈 데이터를 이용한 음성신호 모니터링 장치 | |
| JP2679184B2 (ja) | ループ形多重化装置 | |
| JP2616695B2 (ja) | 回線切替装置 | |
| KR930006558B1 (ko) | 인터모듈 호연결이 가능한 타임스위치 장치 | |
| JPH0687570B2 (ja) | デ−タ回線終端装置の試験折返し制御回路 | |
| KR970006787B1 (ko) | 데이타 다중화 장치 | |
| JPH01213043A (ja) | 高速データ多重化伝送方式 | |
| HK142296A (en) | Data switching nodes | |
| JPH02149141A (ja) | 回線編集装置 | |
| JPH04357725A (ja) | プリント板ユニット間信号伝送方式 | |
| JP2008182540A (ja) | 光伝送システム集積回路 | |
| JPH05236066A (ja) | パス監視方式 | |
| JPH06350555A (ja) | Sdh受信パス状態判定方式 |