JPH05146145A - スイツチングレギユレータの制御回路 - Google Patents
スイツチングレギユレータの制御回路Info
- Publication number
- JPH05146145A JPH05146145A JP33246591A JP33246591A JPH05146145A JP H05146145 A JPH05146145 A JP H05146145A JP 33246591 A JP33246591 A JP 33246591A JP 33246591 A JP33246591 A JP 33246591A JP H05146145 A JPH05146145 A JP H05146145A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- constant
- control circuit
- switching regulator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000032683 aging Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 ノイズや温度変化、経年変化による変動が少
なく、安定した出力が得られるスイッチングレギュレー
タの制御回路を提供する。 【構成】 スイッチングレギュレータの制御回路を、入
力された電圧をディジタル信号に変換するＡ／Ｄコンバ
ータと、このＡ／Ｄコンバータの出力信号と外部から入
力された目標データとの差を演算し係数倍するための誤
差増幅器と、この誤差増幅器の出力信号をパルス幅に変
換するためのシャノン・ラック方式のＤ／Ａコンバータ
とから構成した。誤差増幅器は、定数加算器及び定数乗
算器からなり、それぞれ外部から入力・設定された定数
に基づいて演算を行う。
なく、安定した出力が得られるスイッチングレギュレー
タの制御回路を提供する。 【構成】 スイッチングレギュレータの制御回路を、入
力された電圧をディジタル信号に変換するＡ／Ｄコンバ
ータと、このＡ／Ｄコンバータの出力信号と外部から入
力された目標データとの差を演算し係数倍するための誤
差増幅器と、この誤差増幅器の出力信号をパルス幅に変
換するためのシャノン・ラック方式のＤ／Ａコンバータ
とから構成した。誤差増幅器は、定数加算器及び定数乗
算器からなり、それぞれ外部から入力・設定された定数
に基づいて演算を行う。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチングレギュレ
ータの制御回路に関し、特にＰＷＭ制御方式を用いたス
イッチングレギュレータの制御回路に関する。
ータの制御回路に関し、特にＰＷＭ制御方式を用いたス
イッチングレギュレータの制御回路に関する。
【０００２】
【従来の技術】従来のスイッチングレギュレータ用制御
回路は、図３に示すように、誤差増幅器３１、基準電圧
発生器３２、三角波発生器３５、ＰＷＭコンパレータ３
４、及び利得設定用の外部抵抗３３とで構成されてい
た。例えばＤＣ−ＤＣコンバータの出力を制御する場
合、ＤＣ−ＤＣコンバータの出力電圧は誤差増幅器３１
に入力され、この入力信号と基準電圧発生器３２で発生
した基準電圧との差が検出され、さらに係数倍される。
この係数は外部抵抗３３によって決定される。
回路は、図３に示すように、誤差増幅器３１、基準電圧
発生器３２、三角波発生器３５、ＰＷＭコンパレータ３
４、及び利得設定用の外部抵抗３３とで構成されてい
た。例えばＤＣ−ＤＣコンバータの出力を制御する場
合、ＤＣ−ＤＣコンバータの出力電圧は誤差増幅器３１
に入力され、この入力信号と基準電圧発生器３２で発生
した基準電圧との差が検出され、さらに係数倍される。
この係数は外部抵抗３３によって決定される。
【０００３】係数倍された誤差信号はＰＷＭコンパレー
タ３４に入力され、三角波発生器３５で生成された三角
波と電圧比較される。そして、この結果に基づいて制御
パルス幅が決定される。すなわち、プラスの誤差が生じ
ている場合には制御パルスの幅が狭くなり、マイナスの
誤差が生じている場合には制御パルスの幅が広くなるよ
うに制御される。この制御パルスはＤＣ−ＤＣコンパレ
ータ内のスイッチングトランジスタに入力され、このス
イッチングトランジスタをＯＮ−ＯＦＦさせることによ
りスイッチングレギュレータの出力電圧の制御を行う。
タ３４に入力され、三角波発生器３５で生成された三角
波と電圧比較される。そして、この結果に基づいて制御
パルス幅が決定される。すなわち、プラスの誤差が生じ
ている場合には制御パルスの幅が狭くなり、マイナスの
誤差が生じている場合には制御パルスの幅が広くなるよ
うに制御される。この制御パルスはＤＣ−ＤＣコンパレ
ータ内のスイッチングトランジスタに入力され、このス
イッチングトランジスタをＯＮ−ＯＦＦさせることによ
りスイッチングレギュレータの出力電圧の制御を行う。
【０００４】
【発明が解決しようとする課題】上記のような従来のス
イッチングレギュレータの制御回路は、その制御の目標
値として基準電圧発生器を用いているので、この基準電
圧発生器の発生する基準電圧の変動がそのままスイッチ
ングレギュレータの出力電圧の変動となり、出力電圧が
変動しやすいという問題があった。また、制御系そのも
のがアナログ回路なのでノイズに弱く、温度変化及び経
年変化も大きい。従って、これらの外乱により、基準電
圧発生器の出力する基準電圧、増幅率を決定する外部抵
抗、三角波発生器の発振周波数等の値が変動してしま
い、スイッチングレギュレータの特性が悪化するという
問題があった。
イッチングレギュレータの制御回路は、その制御の目標
値として基準電圧発生器を用いているので、この基準電
圧発生器の発生する基準電圧の変動がそのままスイッチ
ングレギュレータの出力電圧の変動となり、出力電圧が
変動しやすいという問題があった。また、制御系そのも
のがアナログ回路なのでノイズに弱く、温度変化及び経
年変化も大きい。従って、これらの外乱により、基準電
圧発生器の出力する基準電圧、増幅率を決定する外部抵
抗、三角波発生器の発振周波数等の値が変動してしま
い、スイッチングレギュレータの特性が悪化するという
問題があった。
【０００５】
【発明の目的】そこで本発明の目的は、ノイズや温度変
化、経年変化による変動が少なく、安定した出力が得ら
れるスイッチングレギュレータの制御回路を提供するこ
とにある。
化、経年変化による変動が少なく、安定した出力が得ら
れるスイッチングレギュレータの制御回路を提供するこ
とにある。
【０００６】
【課題を解決するための手段】本発明のスイッチングレ
ギュレータの制御回路は、入力された電圧をディジタル
信号に変換するＡ／Ｄコンバータと、このＡ／Ｄコンバ
ータの出力信号と外部から入力された目標データとの差
を演算し係数倍するための誤差増幅器と、この誤差増幅
器の出力信号をパルス幅に変換するためのシャノン・ラ
ック方式のＤ／Ａコンバータとを備えたことにより、上
記問題点を解決した。
ギュレータの制御回路は、入力された電圧をディジタル
信号に変換するＡ／Ｄコンバータと、このＡ／Ｄコンバ
ータの出力信号と外部から入力された目標データとの差
を演算し係数倍するための誤差増幅器と、この誤差増幅
器の出力信号をパルス幅に変換するためのシャノン・ラ
ック方式のＤ／Ａコンバータとを備えたことにより、上
記問題点を解決した。
【０００７】前記誤差増幅器としては、定数加算器と定
数乗算器とからなり、定数加算器は前記Ａ／Ｄコンバー
タの出力信号と外部から入力された目標データとの差を
演算し、定数乗算器は定数加算器の出力を外部から入力
設定された定数分だけ乗算し、この結果を前記Ｄ／Ａコ
ンバータに出力するものが採用できる。
数乗算器とからなり、定数加算器は前記Ａ／Ｄコンバー
タの出力信号と外部から入力された目標データとの差を
演算し、定数乗算器は定数加算器の出力を外部から入力
設定された定数分だけ乗算し、この結果を前記Ｄ／Ａコ
ンバータに出力するものが採用できる。
【０００８】また、前記誤差増幅器は、定数加算器と定
数乗算器とからなり、定数乗算器は前記Ａ／Ｄコンバー
タの出力信号を外部から入力設定された定数分だけ乗算
し、定数加算器は定数乗算器の出力と外部から入力され
た目標データとの差を演算し、この結果を前記Ｄ／Ａコ
ンバータに出力するものとしてもよい。
数乗算器とからなり、定数乗算器は前記Ａ／Ｄコンバー
タの出力信号を外部から入力設定された定数分だけ乗算
し、定数加算器は定数乗算器の出力と外部から入力され
た目標データとの差を演算し、この結果を前記Ｄ／Ａコ
ンバータに出力するものとしてもよい。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図１は本発明の一実施例を示すブロッ
ク図である。本実施例の制御回路は、Ａ／Ｄコンバータ
１１、Ａ／Ｄコンバータ１１の出力を入力とするディジ
タル誤差増幅器１５、ディジタル誤差増幅器１５の出力
を入力とするシャノン・ラック方式のＤ／Ａコンバータ
１４とから構成されている。ディジタル誤差増幅器１５
は、Ａ／Ｄコンバータ１１の出力を入力とする定数加算
器１２と、定数加算器１２の出力を入力とする定数乗算
器１３とから構成されている。定数加算記１２及び定数
乗算器１３は、データ設定端子ｄａｔａ１及びｄａｔａ
２からそれぞれ所定の定数を入力することにより定数設
定を行うことができる。
ながら説明する。図１は本発明の一実施例を示すブロッ
ク図である。本実施例の制御回路は、Ａ／Ｄコンバータ
１１、Ａ／Ｄコンバータ１１の出力を入力とするディジ
タル誤差増幅器１５、ディジタル誤差増幅器１５の出力
を入力とするシャノン・ラック方式のＤ／Ａコンバータ
１４とから構成されている。ディジタル誤差増幅器１５
は、Ａ／Ｄコンバータ１１の出力を入力とする定数加算
器１２と、定数加算器１２の出力を入力とする定数乗算
器１３とから構成されている。定数加算記１２及び定数
乗算器１３は、データ設定端子ｄａｔａ１及びｄａｔａ
２からそれぞれ所定の定数を入力することにより定数設
定を行うことができる。
【００１０】上記構成の制御回路において、例えばＤＣ
−ＤＣコンバータより入力端子Ｖｉｎに入力された入力
信号は、Ａ／Ｄコンバータ１１においてＡ／Ｄ変換され
た後にディジタル誤差増幅器１５に入力される。ディジ
タル変換された入力信号は、定数加算器１２により、デ
ータ設定端子ｄａｔａ１から入力・設定された定数と比
較され、その差が算出される。その結果について、さら
に定数乗算器１３により、データ設定端子ｄａｔａ２か
ら入力・設定された定数との乗算が行われる。この結果
はディジタル誤差増幅器１５の出力として最終段のシャ
ノン・ラック方式のＤ／Ａコンバータ１４に入力され、
これに基づいて制御パルス幅が決定される。
−ＤＣコンバータより入力端子Ｖｉｎに入力された入力
信号は、Ａ／Ｄコンバータ１１においてＡ／Ｄ変換され
た後にディジタル誤差増幅器１５に入力される。ディジ
タル変換された入力信号は、定数加算器１２により、デ
ータ設定端子ｄａｔａ１から入力・設定された定数と比
較され、その差が算出される。その結果について、さら
に定数乗算器１３により、データ設定端子ｄａｔａ２か
ら入力・設定された定数との乗算が行われる。この結果
はディジタル誤差増幅器１５の出力として最終段のシャ
ノン・ラック方式のＤ／Ａコンバータ１４に入力され、
これに基づいて制御パルス幅が決定される。
【００１１】いま、データ設定端子ｄａｔａ１及びｄａ
ｔａ２にそれぞれ定数としてＶｒｅｆ及びＡｖを設定し
た場合、ディジタル誤差増幅器１５の出力Ｖａｍｐは、 Ｖａｍｐ＝ａｄｃ（Ａｖ・（Ｖｉｎ−Ｖｒｅｆ）） となる。但し、Ｖｉｎは入力信号、ａｄｃ（ｘ）はｘの
ディジタルコードを示す。
ｔａ２にそれぞれ定数としてＶｒｅｆ及びＡｖを設定し
た場合、ディジタル誤差増幅器１５の出力Ｖａｍｐは、 Ｖａｍｐ＝ａｄｃ（Ａｖ・（Ｖｉｎ−Ｖｒｅｆ）） となる。但し、Ｖｉｎは入力信号、ａｄｃ（ｘ）はｘの
ディジタルコードを示す。
【００１２】このように、ディジタル誤差増幅器１５の
設定データ（ｄａｔａ１，ｄａｔａ２）は外部から電気
信号で与えられるため、ノイズや温度変化及び経年変化
に無関係である。従って、これらの外乱に対して極めて
強いことがわかる。
設定データ（ｄａｔａ１，ｄａｔａ２）は外部から電気
信号で与えられるため、ノイズや温度変化及び経年変化
に無関係である。従って、これらの外乱に対して極めて
強いことがわかる。
【００１３】次に、本実施例と従来のスイッチングレギ
ュレータの制御回路について、出力の変動を比較する。
図３の従来のスイッチングレギュレータの制御回路にお
いて、誤差増幅器３１及び基準電圧発生器３２の出力の
ノイズや経年変化分を含む変動をそれぞれδｃ１及びδ
ｃ２とし、ＰＷＭコンパレータ３４と三角波発生器３５
とで構成されるＰＷＭコンバータの変換誤差を含む変動
分をδｃ３とすると、この制御回路の出力Ｖｏｃは、 Ｖｏｃ＝Ｋｐ・Ａｖ（１＋δｃ１）｛Ｖｉｎ−Ｖｒ（１＋δｃ２）｝＋δｃ３ （ａ１） となる。但し、ＫｐはＰＷＭコンバータの変換係数、Ａ
ｖは誤差増幅器のゲイン、Ｖｒは基準電圧、及びＶｉｎ
は入力電圧である。いま、式（ａ１）においてＶｉｎ＝
Ｖｒと置くと、この制御回路の変動分Δｃが次式で算出
できる。ここで、簡単のためＫｐ＝１とする。 ｜Δｃ｜＝Ａｖ・Ｖｒ・δｃ２＋Ａｖ・Ｖｒ・δｃ１・δｃ２＋δｃ３ （ａ２）
ュレータの制御回路について、出力の変動を比較する。
図３の従来のスイッチングレギュレータの制御回路にお
いて、誤差増幅器３１及び基準電圧発生器３２の出力の
ノイズや経年変化分を含む変動をそれぞれδｃ１及びδ
ｃ２とし、ＰＷＭコンパレータ３４と三角波発生器３５
とで構成されるＰＷＭコンバータの変換誤差を含む変動
分をδｃ３とすると、この制御回路の出力Ｖｏｃは、 Ｖｏｃ＝Ｋｐ・Ａｖ（１＋δｃ１）｛Ｖｉｎ−Ｖｒ（１＋δｃ２）｝＋δｃ３ （ａ１） となる。但し、ＫｐはＰＷＭコンバータの変換係数、Ａ
ｖは誤差増幅器のゲイン、Ｖｒは基準電圧、及びＶｉｎ
は入力電圧である。いま、式（ａ１）においてＶｉｎ＝
Ｖｒと置くと、この制御回路の変動分Δｃが次式で算出
できる。ここで、簡単のためＫｐ＝１とする。 ｜Δｃ｜＝Ａｖ・Ｖｒ・δｃ２＋Ａｖ・Ｖｒ・δｃ１・δｃ２＋δｃ３ （ａ２）
【００１４】次に、図１の本発明の実施例において、Ａ
／Ｄ、Ｄ／Ａコンバータの変換誤差を含む変動分をそれ
ぞれδｎ１、δｎ２と置くと、この制御回路の出力Ｖｏ
ｎは、 Ｖｏｎ＝Ｋｄ・Ａｖ｛Ｖｉｎ（１＋δｎ１）−Ｖｒ｝＋δｎ２ （ａ３） となる。但し、ＫｄはＤ／Ａコンバータの変換係数、Ａ
ｖは増幅器のゲインデータ、Ｖｒは基準電圧データ、及
びＶｉｎは入力電圧である。いま、式（ａ３）において
Ｖｉｎ＝Ｖｒと置くと、この制御回路の変動分Δｎが次
式で算出できる。ここで、簡単のためＫｄ＝１とする。 ｜Δｎ｜＝Ａｖ・Ｖｉｎ・δｎ１＋δｎ２ （ａ４）
／Ｄ、Ｄ／Ａコンバータの変換誤差を含む変動分をそれ
ぞれδｎ１、δｎ２と置くと、この制御回路の出力Ｖｏ
ｎは、 Ｖｏｎ＝Ｋｄ・Ａｖ｛Ｖｉｎ（１＋δｎ１）−Ｖｒ｝＋δｎ２ （ａ３） となる。但し、ＫｄはＤ／Ａコンバータの変換係数、Ａ
ｖは増幅器のゲインデータ、Ｖｒは基準電圧データ、及
びＶｉｎは入力電圧である。いま、式（ａ３）において
Ｖｉｎ＝Ｖｒと置くと、この制御回路の変動分Δｎが次
式で算出できる。ここで、簡単のためＫｄ＝１とする。 ｜Δｎ｜＝Ａｖ・Ｖｉｎ・δｎ１＋δｎ２ （ａ４）
【００１５】ここで、全ての変動分をδとし、従来の制
御回路の変動｜Δｃ｜との差をとると、 ｜Δｃ｜−｜Δｎ｜＝Ａｖ・Ｖｒ・δ2 （ａ５） となり、本実施例の制御回路は従来の制御回路より、ノ
イズや経年変化等による変動に強いことがわかる。
御回路の変動｜Δｃ｜との差をとると、 ｜Δｃ｜−｜Δｎ｜＝Ａｖ・Ｖｒ・δ2 （ａ５） となり、本実施例の制御回路は従来の制御回路より、ノ
イズや経年変化等による変動に強いことがわかる。
【００１６】図２は、本発明の他の実施例を示すブロッ
ク図である。本実施例の構成は図１の実施例とほぼ同じ
であるが、ディジタル誤差増幅器２５の構成が若干異な
っている。すなわち、ディジタル誤差増幅器２５は、Ａ
／Ｄコンバータ１１の出力を入力とする定数乗算器２２
と、定数乗算器２２の出力を入力とする定数加算器２３
とから構成され、定数乗算器２２及び定数加算器２３
は、データ設定端子ｄａｔａ１及びｄａｔａ２からそれ
ぞれ所定の定数を入力することにより定数設定を行うこ
とができる。
ク図である。本実施例の構成は図１の実施例とほぼ同じ
であるが、ディジタル誤差増幅器２５の構成が若干異な
っている。すなわち、ディジタル誤差増幅器２５は、Ａ
／Ｄコンバータ１１の出力を入力とする定数乗算器２２
と、定数乗算器２２の出力を入力とする定数加算器２３
とから構成され、定数乗算器２２及び定数加算器２３
は、データ設定端子ｄａｔａ１及びｄａｔａ２からそれ
ぞれ所定の定数を入力することにより定数設定を行うこ
とができる。
【００１７】いま、データ設定端子ｄａｔａ１にＡｖ
を、データ設定端子ｄａｔａ２にＡｖ・Ｖｒｅｆを設定
した場合、ディジタル誤差増幅器２５の出力電圧Ｖａｍ
ｐは、 Ｖａｍｐ＝ａｄｃ（Ａｖ・Ｖｉｎ−Ａｖ・Ｖｒｅｆ） ＝ａｄｃ（Ａｖ・（Ｖｉｎ−Ｖｒｅｆ）） となり、第一の実施例と全く同様の動作となる。
を、データ設定端子ｄａｔａ２にＡｖ・Ｖｒｅｆを設定
した場合、ディジタル誤差増幅器２５の出力電圧Ｖａｍ
ｐは、 Ｖａｍｐ＝ａｄｃ（Ａｖ・Ｖｉｎ−Ａｖ・Ｖｒｅｆ） ＝ａｄｃ（Ａｖ・（Ｖｉｎ−Ｖｒｅｆ）） となり、第一の実施例と全く同様の動作となる。
【００１８】
【発明の効果】以上説明したように本発明は、Ａ／Ｄコ
ンバータ、シャノン・ラック方式のＤ／Ａコンバータと
外部でデータ設定が可能なディジタル誤差増幅器を用い
ているので、その出力がノイズや経年変化に対する変動
に強いという効果を有する。
ンバータ、シャノン・ラック方式のＤ／Ａコンバータと
外部でデータ設定が可能なディジタル誤差増幅器を用い
ているので、その出力がノイズや経年変化に対する変動
に強いという効果を有する。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の他の実施例を示すブロック図である。
【図３】従来のスイッチングレギュレータの制御回路を
示すブロック図である。
示すブロック図である。
１１，２１ Ａ／Ｄコンバータ １２，２３ 定数加算器 １３，２２ 定数乗算器 １４，２４ Ｄ／Ａコンバータ １５，２５ 誤差増幅器
Claims (3)
- 【請求項１】 入力された電圧をディジタル信号に変換
するＡ／Ｄコンバータと、このＡ／Ｄコンバータの出力
信号と外部から入力された目標データとの差を演算し係
数倍するための誤差増幅器と、この誤差増幅器の出力信
号をパルス幅に変換するためのシャノン・ラック方式の
Ｄ／Ａコンバータとを備えたことを特徴とするスイッチ
ングレギュレータの制御回路。 - 【請求項２】 前記誤差増幅器は、定数加算器と定数乗
算器とからなり、定数加算器は前記Ａ／Ｄコンバータの
出力信号と外部から入力された目標データとの差を演算
し、定数乗算器は定数加算器の出力を外部から入力設定
された定数分だけ乗算し、この結果を前記Ｄ／Ａコンバ
ータに出力するものである、請求項１に記載のスイッチ
ングレギュレータの制御回路。 - 【請求項３】 前記誤差増幅器は、定数加算器と定数乗
算器とからなり、定数乗算器は前記Ａ／Ｄコンバータの
出力信号を外部から入力設定された定数分だけ乗算し、
定数加算器は定数乗算器の出力と外部から入力された目
標データとの差を演算し、この結果を前記Ｄ／Ａコンバ
ータに出力するものである、請求項１に記載のスイッチ
ングレギュレータの制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33246591A JPH05146145A (ja) | 1991-11-21 | 1991-11-21 | スイツチングレギユレータの制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33246591A JPH05146145A (ja) | 1991-11-21 | 1991-11-21 | スイツチングレギユレータの制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05146145A true JPH05146145A (ja) | 1993-06-11 |
Family
ID=18255281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33246591A Pending JPH05146145A (ja) | 1991-11-21 | 1991-11-21 | スイツチングレギユレータの制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05146145A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008099408A (ja) * | 2006-10-11 | 2008-04-24 | Shindengen Electric Mfg Co Ltd | インバータ装置 |
| JP2015035780A (ja) * | 2013-08-09 | 2015-02-19 | 富士通株式会社 | 信号伝送回路および半導体集積回路 |
-
1991
- 1991-11-21 JP JP33246591A patent/JPH05146145A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008099408A (ja) * | 2006-10-11 | 2008-04-24 | Shindengen Electric Mfg Co Ltd | インバータ装置 |
| JP2015035780A (ja) * | 2013-08-09 | 2015-02-19 | 富士通株式会社 | 信号伝送回路および半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101153541B1 (ko) | 디지털 전원 제어 시스템들을 위한 자기 추적 ａｄｃ | |
| JP4630763B2 (ja) | 固定周波数電流モードのスイッチングレギュレータにおける高次の傾き補償 | |
| US7315157B2 (en) | ADC transfer function providing improved dynamic regulation in a switched mode power supply | |
| US9337730B2 (en) | Switching power supply control circuit for current mode switching regulator | |
| JP5273158B2 (ja) | Ｐｆｃコンバータ | |
| US6583609B1 (en) | Automatic bandwidth and stability control for switched pulse width modulation voltage regulator | |
| US20070182391A1 (en) | Digital double-loop output voltage regulation | |
| US7489121B2 (en) | Compensation offset adjustment scheme for fast reference voltage transitioning | |
| JP2004343855A (ja) | 電源装置 | |
| US6956360B2 (en) | Switching power supply controller and switching power supply | |
| US7463011B2 (en) | Switching regulator with analog or digital control | |
| CN103973102A (zh) | 用于电源控制器的系统和方法 | |
| JP2015039284A (ja) | スイッチング電源の制御装置 | |
| JPH0682134B2 (ja) | 測定電圧をデジタル値に変換する方法とその装置 | |
| JP2025027012A (ja) | 電源回路 | |
| CN113824318A (zh) | 电源转换器的控制电路及其控制方法 | |
| JP6639037B2 (ja) | スイッチング電源装置 | |
| JP2001339953A (ja) | スイッチング電源 | |
| US8188722B2 (en) | DC gain improvement of a digitally controlled DC-DC converter by LSB tuning | |
| JP2723052B2 (ja) | 自動調整回路 | |
| WO2022192786A1 (en) | Switching converter control loop and dynamic reference voltage adjustment | |
| CN114189142A (zh) | 开关电源电路 | |
| CN114942341B (zh) | 一种数字源表控制方法、系统、装置及存储介质 | |
| KR101117416B1 (ko) | 디지털 이중-루프 출력 전압 조정 | |
| JP3097346B2 (ja) | アナログ−デジタル変換器 |