JPH0514762A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0514762A JPH0514762A JP18548891A JP18548891A JPH0514762A JP H0514762 A JPH0514762 A JP H0514762A JP 18548891 A JP18548891 A JP 18548891A JP 18548891 A JP18548891 A JP 18548891A JP H0514762 A JPH0514762 A JP H0514762A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image processing
- camera
- synchronization
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 外部同期カメラおよび内部同期カメラ双方の
画像信号を処理できるようにする。 【構成】 同期切換部６が外部同期カメラモードを設定
しているときには、同期信号生成部７は、独自の画像処
理タイミング信号を生成する。同期切換部６が内部同期
カメラモードを設定しているときには、同期信号生成部
７は、カメラからの入力画像信号から導出された複合同
期信号に同期した画像処理タイミング信号を生成する。
両モードにおいて、同期信号生成部７が生成する画像処
理タイミング信号は実質的に同一である。
画像信号を処理できるようにする。 【構成】 同期切換部６が外部同期カメラモードを設定
しているときには、同期信号生成部７は、独自の画像処
理タイミング信号を生成する。同期切換部６が内部同期
カメラモードを設定しているときには、同期信号生成部
７は、カメラからの入力画像信号から導出された複合同
期信号に同期した画像処理タイミング信号を生成する。
両モードにおいて、同期信号生成部７が生成する画像処
理タイミング信号は実質的に同一である。
Description
【０００１】
【産業上の利用分野】本発明は、画像処理装置に関す
る。
る。
【０００２】
【従来の技術】従来、カメラからの画像信号を処理する
画像処理装置としては、外部同期カメラからの画像信号
を処理する画像処理装置、および内部同期カメラからの
画像信号を処理する画像処理装置が存在する。
画像処理装置としては、外部同期カメラからの画像信号
を処理する画像処理装置、および内部同期カメラからの
画像信号を処理する画像処理装置が存在する。
【０００３】
【発明が解決しようとする課題】従来の上述の画像処理
装置が処理できる画像信号は、外部同期カメラまたは内
部同期カメラのどちらか一方からのものに限定されてい
た。
装置が処理できる画像信号は、外部同期カメラまたは内
部同期カメラのどちらか一方からのものに限定されてい
た。
【０００４】本発明は、従来のこのような問題点を解決
すべくなされたもので、外部同期カメラおよび内部同期
カメラ双方の画像信号を処理できる画像処理装置を提供
することを目的とする。
すべくなされたもので、外部同期カメラおよび内部同期
カメラ双方の画像信号を処理できる画像処理装置を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明の画像処理装置
は、外部同期カメラから供給される画像信号および内部
同期カメラから供給される画像信号を処理する画像処理
装置であって、外部同期カメラモードと内部同期カメラ
モードとを選択的に設定する同期切換手段と、同期切換
手段が外部同期カメラモードを設定しているときと内部
同期カメラモードを設定しているときで実質的に同じ画
像処理タイミング信号を生成するように、外部同期カメ
ラモードでは独自の画像処理タイミング信号を生成し、
内部同期カメラモードでは、カメラからの入力画像信号
から導出した同期信号に同期した画像処理タイミング信
号を生成する同期信号生成手段とを備えることを特徴と
する。
は、外部同期カメラから供給される画像信号および内部
同期カメラから供給される画像信号を処理する画像処理
装置であって、外部同期カメラモードと内部同期カメラ
モードとを選択的に設定する同期切換手段と、同期切換
手段が外部同期カメラモードを設定しているときと内部
同期カメラモードを設定しているときで実質的に同じ画
像処理タイミング信号を生成するように、外部同期カメ
ラモードでは独自の画像処理タイミング信号を生成し、
内部同期カメラモードでは、カメラからの入力画像信号
から導出した同期信号に同期した画像処理タイミング信
号を生成する同期信号生成手段とを備えることを特徴と
する。
【０００６】
【作用】上記構成の画像処理装置においては、同期信号
生成手段が、外部同期カメラモードであっても内部同期
カメラモードであっても、実質的に同一の画像処理タイ
ミング信号を生成するので、接続されたカメラが外部同
期型であっても内部同期型であっても、カメラからの画
像信号を処理することができる。
生成手段が、外部同期カメラモードであっても内部同期
カメラモードであっても、実質的に同一の画像処理タイ
ミング信号を生成するので、接続されたカメラが外部同
期型であっても内部同期型であっても、カメラからの画
像信号を処理することができる。
【０００７】
【実施例】図１は、本発明の画像処理装置の一実施例の
構成を示す。ＴＶカメラ１からのアナログ入力画像信号
は、Ａ／Ｄコンバータ３によってデジタル画像信号に変
換される。Ａ／Ｄコンバータ３から出力されるデジタル
画像信号は、前処理部４によって２値化およびフィルタ
リング等の前処理がなされた後、画像処理部９に供給さ
れる。Ａ／Ｄコンバータ３、前処理部４および画像処理
部９の動作は、全て、クロック生成部５から出力される
クロック信号ＣＬＫに同期する。クロック生成部５は、
水晶発振器１０から出力されるマスタクロック信号ＭＣ
Ｋからクロック信号ＣＬＫを作り出す。
構成を示す。ＴＶカメラ１からのアナログ入力画像信号
は、Ａ／Ｄコンバータ３によってデジタル画像信号に変
換される。Ａ／Ｄコンバータ３から出力されるデジタル
画像信号は、前処理部４によって２値化およびフィルタ
リング等の前処理がなされた後、画像処理部９に供給さ
れる。Ａ／Ｄコンバータ３、前処理部４および画像処理
部９の動作は、全て、クロック生成部５から出力される
クロック信号ＣＬＫに同期する。クロック生成部５は、
水晶発振器１０から出力されるマスタクロック信号ＭＣ
Ｋからクロック信号ＣＬＫを作り出す。
【０００８】同期分離部２は、カメラ１からの入力画像
信号から複合同期信号ＣＳＹＮＣを生成する。
信号から複合同期信号ＣＳＹＮＣを生成する。
【０００９】同期分離部６は、図２に示されているよう
に、カメラ異常検知回路２１と、同期モード設定回路２
２を有している。カメラ異常検知回路２１は、同期分離
部２から出力される複合同期信号ＣＳＹＮＣの状態に応
じて、カメラが無いことを示すＣＳＹＮＣ異常信号、ま
たはカメラが有ることを示すＣＳＹＮＣ正常信号を出力
する。同期モード設定回路２２は、ＣＰＵ８から出力さ
れる外部同期カメラまたは内部同期カメラを示すカメラ
設定信号、およびカメラ異常検知回路２１の出力信号を
受けて、外部同期カメラモードまたは内部同期カメラモ
ードを示す同期モード信号を出力する。同期モード設定
回路２２の動作は、表１のようになる。
に、カメラ異常検知回路２１と、同期モード設定回路２
２を有している。カメラ異常検知回路２１は、同期分離
部２から出力される複合同期信号ＣＳＹＮＣの状態に応
じて、カメラが無いことを示すＣＳＹＮＣ異常信号、ま
たはカメラが有ることを示すＣＳＹＮＣ正常信号を出力
する。同期モード設定回路２２は、ＣＰＵ８から出力さ
れる外部同期カメラまたは内部同期カメラを示すカメラ
設定信号、およびカメラ異常検知回路２１の出力信号を
受けて、外部同期カメラモードまたは内部同期カメラモ
ードを示す同期モード信号を出力する。同期モード設定
回路２２の動作は、表１のようになる。
【００１０】
【表１】
【００１１】内部同期カメラ用リセット信号生成部１１
は、図３に詳細に示されているように、同期分離部２か
ら出力される複合同期信号ＣＳＹＮＣから、図４に示さ
れているＩＨＤ、ＩＶＤおよびＩＦＩＥＤ信号を生成す
る。これらの信号は、後述のように、内部同期カメラモ
ード時の水平および垂直信号のリセット信号として機能
する。
は、図３に詳細に示されているように、同期分離部２か
ら出力される複合同期信号ＣＳＹＮＣから、図４に示さ
れているＩＨＤ、ＩＶＤおよびＩＦＩＥＤ信号を生成す
る。これらの信号は、後述のように、内部同期カメラモ
ード時の水平および垂直信号のリセット信号として機能
する。
【００１２】同期信号生成部７は、同期切換部６が出力
する同期モード信号が外部同期カメラモードを示すとき
と内部同期カメラモードを示すとき同じ映像処理タイミ
ング信号を生成するように、外部同期カメラモードでは
独自の画像処理タイミング信号を生成し、内部同期カメ
ラモードでは、カメラ１からの入力画像信号から導出し
た複合同期信号ＣＳＹＮＣに同期した画像処理タイミン
グ信号を生成する。
する同期モード信号が外部同期カメラモードを示すとき
と内部同期カメラモードを示すとき同じ映像処理タイミ
ング信号を生成するように、外部同期カメラモードでは
独自の画像処理タイミング信号を生成し、内部同期カメ
ラモードでは、カメラ１からの入力画像信号から導出し
た複合同期信号ＣＳＹＮＣに同期した画像処理タイミン
グ信号を生成する。
【００１３】図３は、同期信号生成部７の具体的構成例
を示す。水平カウンタ３１は、クロック生成部５が出力
するクロック信号ＣＬＫをカウントする。切換回路３２
は、同期モード信号が外部同期カメラモードを示すとき
には、水平カウンタ３１の出力をリセット信号として水
平カウンタ３１に供給し、内部同期カメラモードを示す
ときには、ＩＨＤ信号をリセット信号として水平カウン
タ３１に供給する。
を示す。水平カウンタ３１は、クロック生成部５が出力
するクロック信号ＣＬＫをカウントする。切換回路３２
は、同期モード信号が外部同期カメラモードを示すとき
には、水平カウンタ３１の出力をリセット信号として水
平カウンタ３１に供給し、内部同期カメラモードを示す
ときには、ＩＨＤ信号をリセット信号として水平カウン
タ３１に供給する。
【００１４】デコーダ３３は、水平カウンタ３１の出力
値をデコードして、水平同期信号ＨＤ、水平ブランキン
グ信号ＨＢＬＫ、有効ラインスタート信号ＳＬＩＮＥお
よびハーフライン信号ＨＦをフリップフロップ回路４１
に出力する。
値をデコードして、水平同期信号ＨＤ、水平ブランキン
グ信号ＨＢＬＫ、有効ラインスタート信号ＳＬＩＮＥお
よびハーフライン信号ＨＦをフリップフロップ回路４１
に出力する。
【００１５】垂直カウンタ３４は、水平同期信号ＨＤを
カウントする。切換回路３５は、同期モード信号が外部
同期カメラモードを示すときには、垂直カウンタ３４の
出力をリセット信号として垂直カウンタ３４に供給し、
内部同期カメラモードを示すときには、ＩＶＤ信号をリ
セット信号として垂直カウンタ３４に供給する。
カウントする。切換回路３５は、同期モード信号が外部
同期カメラモードを示すときには、垂直カウンタ３４の
出力をリセット信号として垂直カウンタ３４に供給し、
内部同期カメラモードを示すときには、ＩＶＤ信号をリ
セット信号として垂直カウンタ３４に供給する。
【００１６】デコーダ３６は、垂直カウンタ３４の出力
値をデコードして、垂直同期信号ＶＤ、および垂直ブラ
ンキング信号ＶＢＬＫをフリップフロップ回路４１に出
力するとともに、フィールド識別信号ＦＩＥＬＤを切換
回路３８に出力する。
値をデコードして、垂直同期信号ＶＤ、および垂直ブラ
ンキング信号ＶＢＬＫをフリップフロップ回路４１に出
力するとともに、フィールド識別信号ＦＩＥＬＤを切換
回路３８に出力する。
【００１７】内部同期カメラ用リセット信号生成部１１
から出力されるＩＦＩＥＬＤ信号は、インバータ４２に
よって反転された後、Ｄラッチ３７の遅延入力に供給さ
れ、ラッチ３７のクロック入力に垂直ブランキング信号
ＶＢＬＫの立上りが供給されると、切換回路３８に供給
される。
から出力されるＩＦＩＥＬＤ信号は、インバータ４２に
よって反転された後、Ｄラッチ３７の遅延入力に供給さ
れ、ラッチ３７のクロック入力に垂直ブランキング信号
ＶＢＬＫの立上りが供給されると、切換回路３８に供給
される。
【００１８】切換回路３８は、同期モード信号が外部同
期カメラモードを示すときには、デコーダ３６が出力す
るフィールド識別信号ＦＩＥＬＤをフィールド識別信号
ＦＩＥＬＤとしてフリップフロップ回路４１および切換
回路４０に供給し、内部同期カメラモードを示すときに
は、ラッチ３７が出力する反転ＩＦＩＥＬＤ信号をフィ
ールド識別ＦＩＥＬＤとしてフリップフロップ回路４１
および切換回路４０に供給する。
期カメラモードを示すときには、デコーダ３６が出力す
るフィールド識別信号ＦＩＥＬＤをフィールド識別信号
ＦＩＥＬＤとしてフリップフロップ回路４１および切換
回路４０に供給し、内部同期カメラモードを示すときに
は、ラッチ３７が出力する反転ＩＦＩＥＬＤ信号をフィ
ールド識別ＦＩＥＬＤとしてフリップフロップ回路４１
および切換回路４０に供給する。
【００１９】デコーダ３９は、水平カウンタ３１の出力
値をデコードして、切れ込みパルス、等化パルスおよび
水平同期パルスを出力する。切換回路４０は、垂直カウ
ンタ３４および切換回路３８の出力に基づいて、切れ込
みパルス、等化パルスおよび水平同期パルスを切り換え
て複合同期信号ＣＳＹＮＳを生成して、フリップフロッ
プ回路４１に出力する。
値をデコードして、切れ込みパルス、等化パルスおよび
水平同期パルスを出力する。切換回路４０は、垂直カウ
ンタ３４および切換回路３８の出力に基づいて、切れ込
みパルス、等化パルスおよび水平同期パルスを切り換え
て複合同期信号ＣＳＹＮＳを生成して、フリップフロッ
プ回路４１に出力する。
【００２０】フリップフロップ回路４１は、クロック生
成部５からクロック信号ＣＬＫを受けたときに、複合同
期信号ＣＳＹＮＣ、水平同期信号ＨＤ、水平ブランキン
グ信号ＨＢＬＫ、有効ラインスタート信号ＳＬＩＮＥ、
ハーフライン信号ＨＦ、垂直同期信号ＶＤ、垂直ブラン
キング信号ＶＢＬＫおよびフィールド識別信号ＦＩＥＬ
Ｄを出力する。これらの信号は、画像処理部９の画像処
理タイミング信号を構成する。すなわち、画像処理部９
は、これらの画像処理タイミング信号に基づいて、画像
信号を処理する。
成部５からクロック信号ＣＬＫを受けたときに、複合同
期信号ＣＳＹＮＣ、水平同期信号ＨＤ、水平ブランキン
グ信号ＨＢＬＫ、有効ラインスタート信号ＳＬＩＮＥ、
ハーフライン信号ＨＦ、垂直同期信号ＶＤ、垂直ブラン
キング信号ＶＢＬＫおよびフィールド識別信号ＦＩＥＬ
Ｄを出力する。これらの信号は、画像処理部９の画像処
理タイミング信号を構成する。すなわち、画像処理部９
は、これらの画像処理タイミング信号に基づいて、画像
信号を処理する。
【００２１】クロック生成部５は、内部同期カメラモー
ド時に、クロック信号ＣＬＫの位相を制御する。図１１
は、クロック生成部５の具体的構成例を示す。内部同期
カメラ用リセット信号生成部１１からのＩＨＤ信号は、
フリップフロップ５１に供給される。フリップフロップ
５１の出力は、次段のフリップフロップ５２の入力に供
給されるとともにＬＯＷ ＡＣＴＩＶＥ ＯＲゲート５
６の第１入力に供給される。フリップフロップ５２の出
力は、次段のフリップフロップ５３の入力に供給される
とともに、ＬＯＷ ＡＣＴＩＶＥ ＯＲゲート５６の第
２入力に供給される。フリップフロップ５３の出力は、
次段のフリップフロップ５４に供給されるとともにＬＯ
Ｗ ＡＣＴＩＶＥ ＯＲゲート５６の第３入力に供給さ
れる。フリップフロップ５１乃至５４のクロック入力に
は、水晶発振器１０からのマスタクロック信号ＭＣＫが
インバータ５５を介して供給される。
ド時に、クロック信号ＣＬＫの位相を制御する。図１１
は、クロック生成部５の具体的構成例を示す。内部同期
カメラ用リセット信号生成部１１からのＩＨＤ信号は、
フリップフロップ５１に供給される。フリップフロップ
５１の出力は、次段のフリップフロップ５２の入力に供
給されるとともにＬＯＷ ＡＣＴＩＶＥ ＯＲゲート５
６の第１入力に供給される。フリップフロップ５２の出
力は、次段のフリップフロップ５３の入力に供給される
とともに、ＬＯＷ ＡＣＴＩＶＥ ＯＲゲート５６の第
２入力に供給される。フリップフロップ５３の出力は、
次段のフリップフロップ５４に供給されるとともにＬＯ
Ｗ ＡＣＴＩＶＥ ＯＲゲート５６の第３入力に供給さ
れる。フリップフロップ５１乃至５４のクロック入力に
は、水晶発振器１０からのマスタクロック信号ＭＣＫが
インバータ５５を介して供給される。
【００２２】フリップフロップ５４の出力およびＬＯＷ
ＡＣＴＩＶＥ ＯＲゲート５６の出力は、それぞれＮ
ＡＮＤゲート５７の２つの入力に供給される。ＮＡＮＤ
ゲート５７の出力ＲＥＳは、負論理ＯＲゲート５８の第
１入力に供給される。
ＡＣＴＩＶＥ ＯＲゲート５６の出力は、それぞれＮ
ＡＮＤゲート５７の２つの入力に供給される。ＮＡＮＤ
ゲート５７の出力ＲＥＳは、負論理ＯＲゲート５８の第
１入力に供給される。
【００２３】バイナリカウンタ５９は、水晶発振器１０
からのマスタクロックＭＣＫをカウントする。バイナリ
カウンタ５９のＡおよびＢ出力は、それぞれ負論理ＯＲ
ゲート５８の第２および第３入力に供給される。負論理
ＯＲゲート５８の出力信号ＲＳＴは、バイナリカウンタ
５９のクリア入力となる。バイナリカウンタ５９のＢ出
力が、内部同期カメラモード時のクロック信号ＣＬＫと
なる（なお、バイナリカウンタ５９のＡ出力をインバー
タ６０によって反転した信号はＤＣＫと指称するものと
する）。
からのマスタクロックＭＣＫをカウントする。バイナリ
カウンタ５９のＡおよびＢ出力は、それぞれ負論理ＯＲ
ゲート５８の第２および第３入力に供給される。負論理
ＯＲゲート５８の出力信号ＲＳＴは、バイナリカウンタ
５９のクリア入力となる。バイナリカウンタ５９のＢ出
力が、内部同期カメラモード時のクロック信号ＣＬＫと
なる（なお、バイナリカウンタ５９のＡ出力をインバー
タ６０によって反転した信号はＤＣＫと指称するものと
する）。
【００２４】図１２に示されているように、図１１のク
ロック生成部５によれば、ＩＨＤ信号の立上りから水平
カウンタ３１が０になるまでの間隔を、４ＭＣＫ乃至５
ＭＣＫとすることができる。このことの利点は後述す
る。
ロック生成部５によれば、ＩＨＤ信号の立上りから水平
カウンタ３１が０になるまでの間隔を、４ＭＣＫ乃至５
ＭＣＫとすることができる。このことの利点は後述す
る。
【００２５】次に、上述のように構成された図１、図
２、図３および図１１の実施例の動作を説明する。ま
ず、外部同期カメラモードにおいては、図５、図６およ
び図７に示されているように、クロック信号ＣＬＫか
ら、水平同期信号ＨＤ、垂直同期信号ＶＤおよび複合同
期信号ＣＳＹＮＣが生成される。
２、図３および図１１の実施例の動作を説明する。ま
ず、外部同期カメラモードにおいては、図５、図６およ
び図７に示されているように、クロック信号ＣＬＫか
ら、水平同期信号ＨＤ、垂直同期信号ＶＤおよび複合同
期信号ＣＳＹＮＣが生成される。
【００２６】より具体的に述べると、まず、画面の水平
方向について見ると、水平カウンタ３１の出力値に基づ
いて、デコーダ３３が水平同期信号ＨＤ、水平ブランキ
ング信号ＨＢＬＫ、有効ラインスタート信号ＳＬＩＮＥ
およびハーフライン信号ＨＦを生成する（図５参照）。
水平方向は、７７０に分割されており、水平カウンタ３
１の値が７６９になると、次のクロックＣＬＫの立上り
で水平カウンタ３１がリセットされる。このリセットさ
れるタイミングは、複合同期信号ＣＳＹＮＣとカメラ画
像出力の水平同期パルスの立上りに等しい。
方向について見ると、水平カウンタ３１の出力値に基づ
いて、デコーダ３３が水平同期信号ＨＤ、水平ブランキ
ング信号ＨＢＬＫ、有効ラインスタート信号ＳＬＩＮＥ
およびハーフライン信号ＨＦを生成する（図５参照）。
水平方向は、７７０に分割されており、水平カウンタ３
１の値が７６９になると、次のクロックＣＬＫの立上り
で水平カウンタ３１がリセットされる。このリセットさ
れるタイミングは、複合同期信号ＣＳＹＮＣとカメラ画
像出力の水平同期パルスの立上りに等しい。
【００２７】次に、画面の垂直方向について見ると。垂
直カウンタ３４の出力値に基づいて、デコーダ３６が、
垂直同期信号ＶＤ、垂直ブランキング信号ＶＢＬＫおよ
びフィールド識別信号ＦＩＥＬＤを生成する（図６参
照）。垂直方向は、２６２．５に分割されており、垂直
カウンタ３４の出力値が奇数（ＯＤＤ）の場合には２６
２、偶数（ＥＶＥＮ）の場合には２６１になると、次の
水平同期信号ＨＤの立上りで垂直カウンタ３４はリセッ
トされる。このリセットされるタイミングは、複合同期
信号ＣＳＹＮＣとカメラ画像出力の最初の切れ込みパル
スの立下りに等しい。また、ＯＤＤおよびＥＶＥＮが交
互にくるように、垂直同期信号ＶＤおよびフィールド識
別信号ＦＩＥＬＤが生成される。
直カウンタ３４の出力値に基づいて、デコーダ３６が、
垂直同期信号ＶＤ、垂直ブランキング信号ＶＢＬＫおよ
びフィールド識別信号ＦＩＥＬＤを生成する（図６参
照）。垂直方向は、２６２．５に分割されており、垂直
カウンタ３４の出力値が奇数（ＯＤＤ）の場合には２６
２、偶数（ＥＶＥＮ）の場合には２６１になると、次の
水平同期信号ＨＤの立上りで垂直カウンタ３４はリセッ
トされる。このリセットされるタイミングは、複合同期
信号ＣＳＹＮＣとカメラ画像出力の最初の切れ込みパル
スの立下りに等しい。また、ＯＤＤおよびＥＶＥＮが交
互にくるように、垂直同期信号ＶＤおよびフィールド識
別信号ＦＩＥＬＤが生成される。
【００２８】複合同期信号ＣＳＹＮＣについて見ると、
水平カウンタ３１の出力値に基づいて、デコーダ３９が
切れ込みパルス、等化パルスおよび水平同期パルスを生
成する。そして、切換回路４０が、垂直カウンタ３４の
出力値および切換回路３８の出力であるフィールド識別
信号ＦＩＥＬＤに基づいて、切れ込みパルス、等化パル
スおよび水平同期パルスを切換えて複合同期信号ＣＳＹ
ＮＣを生成する（図７参照）。複合同期信号ＣＳＹＮＣ
の立上りから水平同期信号ＨＤの立上りまでの間隔は、
５８クロックで一定である。また、１Ｈも７７０クロッ
クで一定である。
水平カウンタ３１の出力値に基づいて、デコーダ３９が
切れ込みパルス、等化パルスおよび水平同期パルスを生
成する。そして、切換回路４０が、垂直カウンタ３４の
出力値および切換回路３８の出力であるフィールド識別
信号ＦＩＥＬＤに基づいて、切れ込みパルス、等化パル
スおよび水平同期パルスを切換えて複合同期信号ＣＳＹ
ＮＣを生成する（図７参照）。複合同期信号ＣＳＹＮＣ
の立上りから水平同期信号ＨＤの立上りまでの間隔は、
５８クロックで一定である。また、１Ｈも７７０クロッ
クで一定である。
【００２９】次に、内部同期カメラモードにおいては、
図８、図９、図１０、図１２および図１３に示されてい
るように、クロック信号ＣＬＫおよび内部同期カメラ用
リセット信号（ＩＨＤ、ＩＶＤおよびＩＦＩＥＬＤ）か
ら、水平同期信号ＨＤ、垂直同期信号ＶＤおよび複合同
期信号ＣＳＹＮＣが生成される。
図８、図９、図１０、図１２および図１３に示されてい
るように、クロック信号ＣＬＫおよび内部同期カメラ用
リセット信号（ＩＨＤ、ＩＶＤおよびＩＦＩＥＬＤ）か
ら、水平同期信号ＨＤ、垂直同期信号ＶＤおよび複合同
期信号ＣＳＹＮＣが生成される。
【００３０】より具体的に述べると、まず、画面の水平
方向について見ると、水平カウンタ３１の出力値に基づ
いて、デコーダ３３が水平同期信号ＨＤ、水平ブランキ
ング信号ＨＢＬＫ、有効ラインスタート信号ＳＬＩＮＥ
およびハーフライン信号ＨＦを生成する（図８参照）。
水平方向の間隔は、内部同期カメラ用水平リセット信号
ＩＨＤによって決定される。信号ＩＨＤが立上ると、次
のクロックＣＬＫの立上りで、水平カウンタ３１がリセ
ットされる。このとき、信号ＩＨＤの立下りと、クロッ
クＣＬＫの立上りがほぼ同時のタイミングになった場
合、水平カウンタ３１の次の値が０になるか７７０にな
るかわからない（図１０参照）。従って、信号ＨＤの立
下りから垂直ブランキング信号ＶＢＬＫの立上りまでの
間隔が１クロックＣＬＫ分ふらつくことになり、垂直ブ
ランキング信号ＶＢＬＫが、図１０のＶＢＬＫ１になる
かＶＢＬＫ２になるかわからなくなる。
方向について見ると、水平カウンタ３１の出力値に基づ
いて、デコーダ３３が水平同期信号ＨＤ、水平ブランキ
ング信号ＨＢＬＫ、有効ラインスタート信号ＳＬＩＮＥ
およびハーフライン信号ＨＦを生成する（図８参照）。
水平方向の間隔は、内部同期カメラ用水平リセット信号
ＩＨＤによって決定される。信号ＩＨＤが立上ると、次
のクロックＣＬＫの立上りで、水平カウンタ３１がリセ
ットされる。このとき、信号ＩＨＤの立下りと、クロッ
クＣＬＫの立上りがほぼ同時のタイミングになった場
合、水平カウンタ３１の次の値が０になるか７７０にな
るかわからない（図１０参照）。従って、信号ＨＤの立
下りから垂直ブランキング信号ＶＢＬＫの立上りまでの
間隔が１クロックＣＬＫ分ふらつくことになり、垂直ブ
ランキング信号ＶＢＬＫが、図１０のＶＢＬＫ１になる
かＶＢＬＫ２になるかわからなくなる。
【００３１】これに対処するために、クロック生成部５
は、図１１のように構成されているので、図１２に示さ
れているように、信号ＩＨＤの立上りから水平カウンタ
３１が”０”になるまでの間隔が４ＭＣＫ乃至５ＭＣＫ
に設定され、これによりふらつきが１／４に減少する。
は、図１１のように構成されているので、図１２に示さ
れているように、信号ＩＨＤの立上りから水平カウンタ
３１が”０”になるまでの間隔が４ＭＣＫ乃至５ＭＣＫ
に設定され、これによりふらつきが１／４に減少する。
【００３２】１Ｈの間隔は、カメラによって決定され、
７７０の付近で常に一定とは限らない（１ＭＣＫ＝１／
４ＣＬＫ分は前後する）。また、水平カウンタ３１がリ
セットされるタイミングは、複合同期信号ＣＳＹＮＣと
カメラ画像出力の水平同期パルスの立下りに等しい。
７７０の付近で常に一定とは限らない（１ＭＣＫ＝１／
４ＣＬＫ分は前後する）。また、水平カウンタ３１がリ
セットされるタイミングは、複合同期信号ＣＳＹＮＣと
カメラ画像出力の水平同期パルスの立下りに等しい。
【００３３】次に、画面の垂直方向について見ると、垂
直カウンタ３４の出力値に基づいて、デコーダ３６が、
垂直同期信号ＶＤ、垂直ブランキング信号ＶＢＬＫおよ
びフィールド識別信号ＦＩＥＬＤを生成する（図９参
照）。垂直方向は、２６２．５に分割されており、内部
同期用垂直同期信号ＩＶＤが立下ると、次の水平同期信
号の立下りで、垂直カウンタ３４がリセットされる。こ
のとき、垂直カウンタ３４の値は奇数（ＯＤＤ）の場
合、６２で、偶数（ＥＶＥＮ）の場合、２６１である。
また、垂直カウンタ３４がリセットされるタイミング
は、複合同期信号ＣＳＹＮＣとカメラ画像出力の最初の
切れ込みパルスの立下りが存在する１Ｈに等しい。ま
た、フィールド識別信号ＦＩＥＬＤは、ラッチ３７によ
って内部同期カメラからのフィールド識別信号ＩＦＩＥ
ＬＤと垂直ブランキング信号ＶＢＬＫから生成される。
直カウンタ３４の出力値に基づいて、デコーダ３６が、
垂直同期信号ＶＤ、垂直ブランキング信号ＶＢＬＫおよ
びフィールド識別信号ＦＩＥＬＤを生成する（図９参
照）。垂直方向は、２６２．５に分割されており、内部
同期用垂直同期信号ＩＶＤが立下ると、次の水平同期信
号の立下りで、垂直カウンタ３４がリセットされる。こ
のとき、垂直カウンタ３４の値は奇数（ＯＤＤ）の場
合、６２で、偶数（ＥＶＥＮ）の場合、２６１である。
また、垂直カウンタ３４がリセットされるタイミング
は、複合同期信号ＣＳＹＮＣとカメラ画像出力の最初の
切れ込みパルスの立下りが存在する１Ｈに等しい。ま
た、フィールド識別信号ＦＩＥＬＤは、ラッチ３７によ
って内部同期カメラからのフィールド識別信号ＩＦＩＥ
ＬＤと垂直ブランキング信号ＶＢＬＫから生成される。
【００３４】複合同期信号ＣＳＹＮＣについて見ると、
切換回路４０が、垂直カウンタ３４の出力値および切換
回路３８の出力であるフィールド識別信号（この場合、
ラッチ３７からの信号）に基づいて、切れ込みパルス、
等化パルスおよび水平同期パルスを切換えて複合同期信
号ＣＳＹＮＣを生成する（図１３参照）。複合同期信号
ＣＳＹＮＣの立上りから水平同期信号ＨＤの立下りまで
の間隔は、５８クロック（ＣＬＫ）で一定である。ただ
し、１Ｈは、信号ＩＨＤによって決定されるので一定で
あるとは限らない。
切換回路４０が、垂直カウンタ３４の出力値および切換
回路３８の出力であるフィールド識別信号（この場合、
ラッチ３７からの信号）に基づいて、切れ込みパルス、
等化パルスおよび水平同期パルスを切換えて複合同期信
号ＣＳＹＮＣを生成する（図１３参照）。複合同期信号
ＣＳＹＮＣの立上りから水平同期信号ＨＤの立下りまで
の間隔は、５８クロック（ＣＬＫ）で一定である。ただ
し、１Ｈは、信号ＩＨＤによって決定されるので一定で
あるとは限らない。
【００３５】画像処理部９が画像を処理するのは、水平
ブランキング信号ＨＢＬＫが”Ｈ”のときである。外部
同期カメラモード時および内部同期カメラモード時の水
平ブランキング信号ＨＢＬＫは、図５および図８に示さ
れているように、ともに、水平カウンタ３１が１７６に
なったときに立上り、６８８になったときに立下る。水
平方向の開始点は、複合同期信号ＣＳＹＮＣ、画像信号
の水平同期信号の立上り、すなわち水平カウンタ３１の
値が”０”になったときであるから、外部同期型および
内部同期型のどちらのカメラにおいても、画像を処理す
るタイミングは同じになる。従って、画像処理部９は、
外部同期型、内部同期型どちらのカメラの画像でも同様
に処理できる。
ブランキング信号ＨＢＬＫが”Ｈ”のときである。外部
同期カメラモード時および内部同期カメラモード時の水
平ブランキング信号ＨＢＬＫは、図５および図８に示さ
れているように、ともに、水平カウンタ３１が１７６に
なったときに立上り、６８８になったときに立下る。水
平方向の開始点は、複合同期信号ＣＳＹＮＣ、画像信号
の水平同期信号の立上り、すなわち水平カウンタ３１の
値が”０”になったときであるから、外部同期型および
内部同期型のどちらのカメラにおいても、画像を処理す
るタイミングは同じになる。従って、画像処理部９は、
外部同期型、内部同期型どちらのカメラの画像でも同様
に処理できる。
【００３６】
【発明の効果】以上のように、本発明の画像処理装置に
よれば、外部同期カメラモードであっても内部同期カメ
ラモードであっても実質的に同一の画像処理タイミング
信号を生成するようにしたので、カメラがどちらの同期
型であっても、カメラの画像信号を処理できる。
よれば、外部同期カメラモードであっても内部同期カメ
ラモードであっても実質的に同一の画像処理タイミング
信号を生成するようにしたので、カメラがどちらの同期
型であっても、カメラの画像信号を処理できる。
【図１】本発明の画像処理装置の一実施例の構成を示す
ブロック図である。
ブロック図である。
【図２】図１の同期切換部６の一構成例を示すブロック
図である。
図である。
【図３】図１の同期信号生成部７の一構成例を示すブロ
ック図である。
ック図である。
【図４】インタレース時の内部同期カメラ用リセット信
号ＩＨＤ、ＩＶＤおよびＩＦＩＥＬＤを示すタイムチャ
ートである。
号ＩＨＤ、ＩＶＤおよびＩＦＩＥＬＤを示すタイムチャ
ートである。
【図５】外部同期カメラモード時の水平方向の画像処理
タイミング信号を示すタイムチャートである。
タイミング信号を示すタイムチャートである。
【図６】外部同期カメラモード時の垂直方向の画像処理
タイミング信号を示すタイムチャートである。
タイミング信号を示すタイムチャートである。
【図７】外部同期カメラモード時の複合同期信号を示す
タイムチャートである。
タイムチャートである。
【図８】内部同期カメラモード時の水平方向の画像処理
タイミング信号を示すタイムチャートである。
タイミング信号を示すタイムチャートである。
【図９】内部同期カメラモード時の垂直方向の画像処理
タイミング信号を示すタイムチャートである。
タイミング信号を示すタイムチャートである。
【図１０】内部同期カメラ用リセット信号ＩＨＤ、クロ
ック信号ＣＬＫおよび水平カウンタ３１の出力値の関係
を示すタイムチャートである。
ック信号ＣＬＫおよび水平カウンタ３１の出力値の関係
を示すタイムチャートである。
【図１１】図１のクロック生成部５の一構成例を示すブ
ロック図である。
ロック図である。
【図１２】図１１のクロック生成部５の動作を示すタイ
ムチャートである。
ムチャートである。
【図１３】内部同期カメラモード時の複合同期信号を示
すタイムチャートである。
すタイムチャートである。
１ カメラ ６ 同期切換部 ７ 同期信号生成部 ９ 画像処理部 １１ 内部同期カメラ用リセット信号生成部
Claims (1)
- 【特許請求の範囲】 【請求項１】 外部同期カメラから供給される画像信号
および内部同期カメラから供給される画像信号を処理す
る画像処理装置であって、外部同期カメラモードと内部
同期カメラモードとを選択的に設定する同期切換手段
と、前記同期切換手段が外部同期カメラモードを設定し
ているときと内部同期カメラモードを設定しているとき
で実質的に同じ画像処理タイミング信号を生成するよう
に、前記外部同期カメラモードでは独自の画像処理タイ
ミング信号を生成し、前記内部同期カメラモードでは、
カメラからの入力画像信号から導出した同期信号に同期
した画像処理タイミング信号を生成する同期信号生成手
段とを備えることを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18548891A JPH0514762A (ja) | 1991-06-28 | 1991-06-28 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18548891A JPH0514762A (ja) | 1991-06-28 | 1991-06-28 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514762A true JPH0514762A (ja) | 1993-01-22 |
Family
ID=16171651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18548891A Pending JPH0514762A (ja) | 1991-06-28 | 1991-06-28 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514762A (ja) |
-
1991
- 1991-06-28 JP JP18548891A patent/JPH0514762A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226063A (en) | Counter for an image pickup system | |
| US6727957B1 (en) | External synchronizing system and camera system using thereof | |
| US6545725B1 (en) | Apparatus for identifying standard and non-standard video signals | |
| US5144432A (en) | Synchronizing circuit for an image pickup system | |
| JPH05219405A (ja) | 映像信号処理回路 | |
| JP2621534B2 (ja) | 同期信号発生装置 | |
| JP2001211347A (ja) | タイミング発生器 | |
| KR930011431B1 (ko) | 표준 영상신호를 위한 동기신호 재발생회로 | |
| JP5017199B2 (ja) | 遅延回路 | |
| JP2000092373A (ja) | カメラシステムおよびその制御方法 | |
| JP2517441B2 (ja) | テレビカメラの同期回路 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| JP3322992B2 (ja) | フィールド判別回路 | |
| JP3118809B2 (ja) | 同期回路 | |
| JP2638948B2 (ja) | 動き検出回路 | |
| KR100304891B1 (ko) | 평판형 표시장치 시스템 | |
| JPH01143582A (ja) | 無入力検出回路 | |
| JP2000156793A (ja) | 外部同期システムおよびこれを用いたカメラシステム | |
| JPH0787356A (ja) | 同期信号発生装置 | |
| JPH0583590A (ja) | 同期検出回路 | |
| JPH10243254A (ja) | 同期信号処理回路 | |
| JPH11275384A (ja) | 同期信号処理装置及びそれを備えた画像表示装置 | |
| JPH09233433A (ja) | 走査変換装置 | |
| JPH0686134A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981130 |