JPH05148095A - 基板成膜面に段差を形成する方法 - Google Patents
基板成膜面に段差を形成する方法Info
- Publication number
- JPH05148095A JPH05148095A JP3342466A JP34246691A JPH05148095A JP H05148095 A JPH05148095 A JP H05148095A JP 3342466 A JP3342466 A JP 3342466A JP 34246691 A JP34246691 A JP 34246691A JP H05148095 A JPH05148095 A JP H05148095A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- film formation
- forming surface
- formation surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 32
- 239000013078 crystal Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 31
- 230000007547 defect Effects 0.000 claims abstract description 24
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000001301 oxygen Substances 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 47
- 239000010409 thin film Substances 0.000 abstract description 25
- 238000010438 heat treatment Methods 0.000 abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract description 4
- 239000007788 liquid Substances 0.000 abstract 1
- 239000002887 superconductor Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910015901 Bi-Sr-Ca-Cu-O Inorganic materials 0.000 description 1
- 229910002480 Cu-O Inorganic materials 0.000 description 1
- 229910009203 Y-Ba-Cu-O Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/20—Permanent superconducting devices
- H10N60/205—Permanent superconducting devices having three or more electrodes, e.g. transistor-like structures
- H10N60/207—Field effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
- H10N60/0941—Manufacture or treatment of Josephson-effect devices comprising high-Tc ceramic materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【構成】 酸素雰囲気中で熱処理する等して結晶欠陥が
ほとんど存在しないMgＯ基板１の成膜面２にArイオンを
注入して結晶欠陥３を形成し、成膜面２をＨ3ＰＯ4でウ
ェットエッチングする。結晶欠陥３の部分は、四角錐形
の突出部30となって、エッチングされた成膜面20から突
出し、段差が形成される。成膜面の状態を改善するため
に、この後、再度酸素雰囲気中で熱処理を行ってもよ
い。この成膜面20上に酸化物超電導薄膜４を形成する
と、突出部30上の部分５は極めて薄くなり、ジョセフソ
ン接合となる。 【効果】 フォトレジストを使用せずに、突出部30を精
密に形成でき、成膜面20、突出部30はフォトレジスト、
剥離液等に汚染されない。従って、成膜面20上に成膜さ
れる酸化物超電導薄膜の特性が劣化することがない。
ほとんど存在しないMgＯ基板１の成膜面２にArイオンを
注入して結晶欠陥３を形成し、成膜面２をＨ3ＰＯ4でウ
ェットエッチングする。結晶欠陥３の部分は、四角錐形
の突出部30となって、エッチングされた成膜面20から突
出し、段差が形成される。成膜面の状態を改善するため
に、この後、再度酸素雰囲気中で熱処理を行ってもよ
い。この成膜面20上に酸化物超電導薄膜４を形成する
と、突出部30上の部分５は極めて薄くなり、ジョセフソ
ン接合となる。 【効果】 フォトレジストを使用せずに、突出部30を精
密に形成でき、成膜面20、突出部30はフォトレジスト、
剥離液等に汚染されない。従って、成膜面20上に成膜さ
れる酸化物超電導薄膜の特性が劣化することがない。
Description
【０００１】
【産業上の利用分野】本発明は、基板成膜面に段差を形
成する方法に関する。より詳細には、酸化物超電導薄膜
を作製する基板の成膜面に段差を形成する方法に関す
る。
成する方法に関する。より詳細には、酸化物超電導薄膜
を作製する基板の成膜面に段差を形成する方法に関す
る。
【０００２】
【従来の技術】酸化物超電導体は、従来の金属系超電導
体に比較して臨界温度が高く、実用性がより高いと考え
られている。例えば、Ｙ−Ba−Cu−Ｏ系酸化物超電導体
の臨界温度は80Ｋ以上であり、Bi−Sr−Ca−Cu−Ｏ系酸
化物超電導体およびTl−Ba−Ca−Cu−Ｏ系酸化物超電導
体の臨界温度は 100Ｋ以上と発表されている。酸化物超
電導体の超電導特性には結晶異方性があり、特に臨界電
流密度は結晶のｃ軸に垂直な方向が最も大きい。そのた
め、酸化物超電導体を使用する場合には、結晶方向に注
意を払う必要がある。
体に比較して臨界温度が高く、実用性がより高いと考え
られている。例えば、Ｙ−Ba−Cu−Ｏ系酸化物超電導体
の臨界温度は80Ｋ以上であり、Bi−Sr−Ca−Cu−Ｏ系酸
化物超電導体およびTl−Ba−Ca−Cu−Ｏ系酸化物超電導
体の臨界温度は 100Ｋ以上と発表されている。酸化物超
電導体の超電導特性には結晶異方性があり、特に臨界電
流密度は結晶のｃ軸に垂直な方向が最も大きい。そのた
め、酸化物超電導体を使用する場合には、結晶方向に注
意を払う必要がある。
【０００３】酸化物超電導体を超電導素子、超電導集積
回路等いわゆる超電導エレクトロニクス技術に応用する
場合、一般には酸化物超電導体を薄膜化して使用しなけ
ればならない。酸化物超電導体を薄膜化した場合には、
上記の超電導特性の結晶異方性の問題はより顕著にな
る。そのため、酸化物超電導体を薄膜化する際には、結
晶方向を揃えて薄膜化することが一般的である。従来
は、酸化物超電導体をMgＯ、SrTiＯ3 等の単結晶基板上
に、スパッタリング法、ＭＢＥ法、ＣＶＤ法等でエピタ
キシャル成長させて酸化物超電導薄膜を作製していた。
回路等いわゆる超電導エレクトロニクス技術に応用する
場合、一般には酸化物超電導体を薄膜化して使用しなけ
ればならない。酸化物超電導体を薄膜化した場合には、
上記の超電導特性の結晶異方性の問題はより顕著にな
る。そのため、酸化物超電導体を薄膜化する際には、結
晶方向を揃えて薄膜化することが一般的である。従来
は、酸化物超電導体をMgＯ、SrTiＯ3 等の単結晶基板上
に、スパッタリング法、ＭＢＥ法、ＣＶＤ法等でエピタ
キシャル成長させて酸化物超電導薄膜を作製していた。
【０００４】上記の酸化物超電導薄膜は、通常基板の平
坦な成膜面上に成膜するが、超電導素子を作製する場合
には、基板の成膜面に段差を形成し、その上に酸化物超
電導薄膜を成膜することがある。図２に基板の成膜面に
段差を形成し、その上に酸化物超電導薄膜を成膜して超
電導素子を作製する具体例を示す。図２(a) および(b)
は、段差型のジョセフソン接合素子を作製する様子を図
示したものである。この例では、最初に図２(a) に示す
よう、絶縁体基板１の成膜面２の一部20をエッチングし
て段差21を形成する。次いで、図２(b)に示すよう、成
膜面２および20上に酸化物超電導薄膜４を成膜する。酸
化物超電導薄膜４の段差21の上の部分５に弱結合型のジ
ョセフソン接合が形成される。
坦な成膜面上に成膜するが、超電導素子を作製する場合
には、基板の成膜面に段差を形成し、その上に酸化物超
電導薄膜を成膜することがある。図２に基板の成膜面に
段差を形成し、その上に酸化物超電導薄膜を成膜して超
電導素子を作製する具体例を示す。図２(a) および(b)
は、段差型のジョセフソン接合素子を作製する様子を図
示したものである。この例では、最初に図２(a) に示す
よう、絶縁体基板１の成膜面２の一部20をエッチングし
て段差21を形成する。次いで、図２(b)に示すよう、成
膜面２および20上に酸化物超電導薄膜４を成膜する。酸
化物超電導薄膜４の段差21の上の部分５に弱結合型のジ
ョセフソン接合が形成される。
【０００５】図２(A)および(B)は、膜厚変化型のジョセ
フソン接合素子を作製する様子を図示したものである。
この例では、最初に図２(A)に示すように、絶縁体基板
１の成膜面２の一部20をエッチングして中心付近に突出
部30が形成されるよう段差21を形成する。次いで、図２
(B)に示すよう、成膜面２および20上に酸化物超電導薄
膜４を上面が平坦になるよう成膜する。酸化物超電導薄
膜４の突出部30上の部分５は極薄の薄膜となり、弱結合
型のジョセフソン接合が形成される。
フソン接合素子を作製する様子を図示したものである。
この例では、最初に図２(A)に示すように、絶縁体基板
１の成膜面２の一部20をエッチングして中心付近に突出
部30が形成されるよう段差21を形成する。次いで、図２
(B)に示すよう、成膜面２および20上に酸化物超電導薄
膜４を上面が平坦になるよう成膜する。酸化物超電導薄
膜４の突出部30上の部分５は極薄の薄膜となり、弱結合
型のジョセフソン接合が形成される。
【０００６】
【発明が解決しようとする課題】上記のジョセフソン素
子を作製する場合、絶縁体基板１のエッチングの際にフ
ォトレジストを使用すると、基板成膜面がフォトレジス
トあるいは剥離液等で汚染されたり、反応を起こすこと
がある。また、微量なフォトレジスト、剥離液が基板成
膜面に残留することもある。このような基板成膜面上に
形成された酸化物超電導薄膜は、組織が一様にならず、
特に超電導臨界電流密度が小さい実用性の低いものにな
る。また、酸化物超電導薄膜を構成する酸化物超電導体
と、基板成膜面に残留しているフォトレジスト、剥離液
とが反応して、酸化物超電導薄膜の各種の特性が大幅に
劣化することがある。
子を作製する場合、絶縁体基板１のエッチングの際にフ
ォトレジストを使用すると、基板成膜面がフォトレジス
トあるいは剥離液等で汚染されたり、反応を起こすこと
がある。また、微量なフォトレジスト、剥離液が基板成
膜面に残留することもある。このような基板成膜面上に
形成された酸化物超電導薄膜は、組織が一様にならず、
特に超電導臨界電流密度が小さい実用性の低いものにな
る。また、酸化物超電導薄膜を構成する酸化物超電導体
と、基板成膜面に残留しているフォトレジスト、剥離液
とが反応して、酸化物超電導薄膜の各種の特性が大幅に
劣化することがある。
【０００７】そこで本発明の目的は、上記従来技術の問
題点を解決した基板成膜面の段差の形成方法を提供する
ことにある。
題点を解決した基板成膜面の段差の形成方法を提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明に従うと、結晶基
板の成膜面にイオン注入により結晶欠陥を導入し、該成
膜面をウェットエッチング法によりエッチングして前記
結晶欠陥の部分を前記成膜面の他の部分に対して突出さ
せることを特徴とする基板成膜面に段差を形成する方法
が提供される。
板の成膜面にイオン注入により結晶欠陥を導入し、該成
膜面をウェットエッチング法によりエッチングして前記
結晶欠陥の部分を前記成膜面の他の部分に対して突出さ
せることを特徴とする基板成膜面に段差を形成する方法
が提供される。
【０００９】本発明の方法では、上記イオン注入を行う
前および／または上記エッチングの後に結晶基板を酸素
雰囲気中で熱処理することが好ましい。
前および／または上記エッチングの後に結晶基板を酸素
雰囲気中で熱処理することが好ましい。
【００１０】
【作用】本発明の方法は、結晶基板の成膜面にイオン注
入により結晶欠陥を導入し、この成膜面をウェットエッ
チングによりエッチングし、導入した結晶欠陥の部分に
凸状のエッチピットを形成して段差とするところにその
主要な特徴がある。本発明の方法では、フォトレジスト
を使用せずに基板成膜面に段差を形成することができる
ので、従来、フォトレジストを使用することに起因して
生じた各種の不具合を避けることができる。
入により結晶欠陥を導入し、この成膜面をウェットエッ
チングによりエッチングし、導入した結晶欠陥の部分に
凸状のエッチピットを形成して段差とするところにその
主要な特徴がある。本発明の方法では、フォトレジスト
を使用せずに基板成膜面に段差を形成することができる
ので、従来、フォトレジストを使用することに起因して
生じた各種の不具合を避けることができる。
【００１１】本発明の方法では、成膜面の結晶欠陥部分
が正常な部分に比較してエッチングされ難い性質を利用
している。従って、本発明の方法では、成膜面をエッチ
ングする際に、必要な部分にのみ結晶欠陥が存在するよ
うにしなければならない。そのために、イオン注入によ
り成膜面に結晶欠陥を導入する前に、基板を酸素雰囲気
中で熱処理し、成膜面の結晶欠陥を除去することが好ま
しい。この熱処理の加熱温度は1050〜1500℃が好まし
く、処理時間は５〜10時間が好ましい。例えば、好まし
い熱処理条件は加熱温度1100℃、処理時間８時間であ
る。上記の熱処理において、加熱温度が1050℃未満で
は、結晶欠陥等が十分に除去されない。また、加熱温度
が1500℃を超えると、反応器等から蒸発物が付着し、基
板成膜面を荒らすので好ましくない。もちろん、成膜面
の結晶欠陥が十分少ない場合には、この熱処理は必要な
い。
が正常な部分に比較してエッチングされ難い性質を利用
している。従って、本発明の方法では、成膜面をエッチ
ングする際に、必要な部分にのみ結晶欠陥が存在するよ
うにしなければならない。そのために、イオン注入によ
り成膜面に結晶欠陥を導入する前に、基板を酸素雰囲気
中で熱処理し、成膜面の結晶欠陥を除去することが好ま
しい。この熱処理の加熱温度は1050〜1500℃が好まし
く、処理時間は５〜10時間が好ましい。例えば、好まし
い熱処理条件は加熱温度1100℃、処理時間８時間であ
る。上記の熱処理において、加熱温度が1050℃未満で
は、結晶欠陥等が十分に除去されない。また、加熱温度
が1500℃を超えると、反応器等から蒸発物が付着し、基
板成膜面を荒らすので好ましくない。もちろん、成膜面
の結晶欠陥が十分少ない場合には、この熱処理は必要な
い。
【００１２】一方、本発明の方法では、成膜面にイオン
注入を行って結晶欠陥を成膜面に導入する。このイオン
注入には、集束イオンビーム装置を使用することが好ま
しく、注入するイオンはAr、Ne、Ｏ等のイオンが好まし
い。これらのイオンを注入することにより形成される成
膜面の結晶欠陥は、正常な部分に比較して耐蝕性に特異
性があり、ウェットエッチングされたときに四角錘の形
状に突出する。本発明の方法では、この突出部を成膜面
の段差として利用する。
注入を行って結晶欠陥を成膜面に導入する。このイオン
注入には、集束イオンビーム装置を使用することが好ま
しく、注入するイオンはAr、Ne、Ｏ等のイオンが好まし
い。これらのイオンを注入することにより形成される成
膜面の結晶欠陥は、正常な部分に比較して耐蝕性に特異
性があり、ウェットエッチングされたときに四角錘の形
状に突出する。本発明の方法では、この突出部を成膜面
の段差として利用する。
【００１３】上記の四角錐の突出部は、結晶構造が結晶
欠陥の部分のみ異なるため発生する。従って、一様な結
晶で構成されている成膜面の複数の箇所に等しい結晶欠
陥を導入すれば、等しい大きさ、形状の複数の突出部を
同時に作製することが可能である。従って、本発明の方
法で作製した基板を酸化物超電導体を使用した超電導素
子の作製に使用することにより、特性の揃った複数の超
電導素子を効率よく作製することが可能になる。
欠陥の部分のみ異なるため発生する。従って、一様な結
晶で構成されている成膜面の複数の箇所に等しい結晶欠
陥を導入すれば、等しい大きさ、形状の複数の突出部を
同時に作製することが可能である。従って、本発明の方
法で作製した基板を酸化物超電導体を使用した超電導素
子の作製に使用することにより、特性の揃った複数の超
電導素子を効率よく作製することが可能になる。
【００１４】本発明の方法では、上記のエッチングの
後、基板を再度酸素雰囲気中で熱処理することが好まし
い。この熱処理は、エッチングされた成膜面の結晶状態
をさらに改善することを目的とする。従って、上記のエ
ッチング後の成膜面の状態が十分良好であるならば必要
ない。この熱処理の条件は、前述の熱処理と同様であ
る。
後、基板を再度酸素雰囲気中で熱処理することが好まし
い。この熱処理は、エッチングされた成膜面の結晶状態
をさらに改善することを目的とする。従って、上記のエ
ッチング後の成膜面の状態が十分良好であるならば必要
ない。この熱処理の条件は、前述の熱処理と同様であ
る。
【００１５】本発明の方法は、MgＯ、SrTiＯ3 、ＹＳＺ
等の酸化物単結晶基板に対し、適用することが好まし
い。これらの基板は、いずれも酸化物超電導薄膜をエピ
タキシャル成長させるのに適しており、また、本発明の
方法を実施するのに必要な性質を備えている。
等の酸化物単結晶基板に対し、適用することが好まし
い。これらの基板は、いずれも酸化物超電導薄膜をエピ
タキシャル成長させるのに適しており、また、本発明の
方法を実施するのに必要な性質を備えている。
【００１６】以下、本発明を実施例によりさらに詳しく
説明するが、以下の開示は本発明の単なる実施例に過ぎ
ず、本発明の技術的範囲をなんら制限するものではな
い。
説明するが、以下の開示は本発明の単なる実施例に過ぎ
ず、本発明の技術的範囲をなんら制限するものではな
い。
【００１７】
【実施例】本発明の方法により、基板の成膜面に段差を
形成し、その成膜面上に酸化物超電導薄膜を作製した。
図１を参照して、その工程を説明する。まず、図１(a)
に示すようなMgＯ（１００）基板１を酸素雰囲気中で11
00℃に加熱し、８時間保持する熱処理を行った、この熱
処理後、成膜面２にはほとんど結晶欠陥が存在しなかっ
た。尚、成膜面上に最初から結晶欠陥がほとんど存在し
ないならば、この熱処理を行う必要はない。成膜面２の
中央部付近に図１(b)に示すよう、Arイオンを注入して
複数の結晶欠陥３を形成する。イオン注入の条件を以下
に示す。 イオン注入エネルギ 75ｋＶ ドーズ量 1014〜1016個／cm3
形成し、その成膜面上に酸化物超電導薄膜を作製した。
図１を参照して、その工程を説明する。まず、図１(a)
に示すようなMgＯ（１００）基板１を酸素雰囲気中で11
00℃に加熱し、８時間保持する熱処理を行った、この熱
処理後、成膜面２にはほとんど結晶欠陥が存在しなかっ
た。尚、成膜面上に最初から結晶欠陥がほとんど存在し
ないならば、この熱処理を行う必要はない。成膜面２の
中央部付近に図１(b)に示すよう、Arイオンを注入して
複数の結晶欠陥３を形成する。イオン注入の条件を以下
に示す。 イオン注入エネルギ 75ｋＶ ドーズ量 1014〜1016個／cm3
【００１８】次に、イオン注入した成膜面をＨ3ＰＯ4で
エッチングする。このエッチングを行うと、図１(c)に
示すよう結晶欠陥の部分がエッチングされず、四角錐形
の突出部30となってエッチングされた成膜面20上に突出
する。このとき、成膜面20の結晶状態がよくない場合に
は、再度酸素雰囲気中で基板を熱処理する。最後に、図
１(d)に示すよう、エッチングされた成膜面20上にＹ1Ba
2Cu3Ｏ7-X酸化物超電導薄膜４を成膜して、本発明の酸
化物超電導薄膜が完成する。Ｙ1Ba2Cu3Ｏ7-X酸化物超電
導薄膜４の成膜方法としては、各種のスパッタリング
法、ＭＢＥ法、真空蒸着法、ＣＶＤ法等任意の方法が使
用可能である。オフアクシススパッタリング法で成膜を
行う際の主な成膜条件を以下に示す。
エッチングする。このエッチングを行うと、図１(c)に
示すよう結晶欠陥の部分がエッチングされず、四角錐形
の突出部30となってエッチングされた成膜面20上に突出
する。このとき、成膜面20の結晶状態がよくない場合に
は、再度酸素雰囲気中で基板を熱処理する。最後に、図
１(d)に示すよう、エッチングされた成膜面20上にＹ1Ba
2Cu3Ｏ7-X酸化物超電導薄膜４を成膜して、本発明の酸
化物超電導薄膜が完成する。Ｙ1Ba2Cu3Ｏ7-X酸化物超電
導薄膜４の成膜方法としては、各種のスパッタリング
法、ＭＢＥ法、真空蒸着法、ＣＶＤ法等任意の方法が使
用可能である。オフアクシススパッタリング法で成膜を
行う際の主な成膜条件を以下に示す。
【００１９】上記本発明の方法で段差を形成された基板
成膜面20上に作製されたＹ1Ba2Cu3Ｏ7-X酸化物超電導薄
膜４は、一様なｃ軸配向のＹ1Ba2Cu3Ｏ7-X酸化物超電導
体結晶で構成されていた。また、成膜面20の突出部30上
の部分５は、極めて薄くなっており、ジョセフソン接合
となっていた。
成膜面20上に作製されたＹ1Ba2Cu3Ｏ7-X酸化物超電導薄
膜４は、一様なｃ軸配向のＹ1Ba2Cu3Ｏ7-X酸化物超電導
体結晶で構成されていた。また、成膜面20の突出部30上
の部分５は、極めて薄くなっており、ジョセフソン接合
となっていた。
【００２０】
【発明の効果】以上説明したように、本発明に従えば、
基板成膜面上に段差を、フォトレジストを使用せずに再
現性よく形成する方法が提供される。本発明の方法で段
差を形成した基板成膜面は、フォトレジスト、剥離液で
汚染されないので良質な酸化物超電導薄膜を作製するこ
とが可能であり、酸化物超電導体を使用した超電導素子
の作製が容易になる。
基板成膜面上に段差を、フォトレジストを使用せずに再
現性よく形成する方法が提供される。本発明の方法で段
差を形成した基板成膜面は、フォトレジスト、剥離液で
汚染されないので良質な酸化物超電導薄膜を作製するこ
とが可能であり、酸化物超電導体を使用した超電導素子
の作製が容易になる。
【図１】本発明の方法により基板成膜面に段差を形成
し、さらにおの成膜面上に酸化物超電導薄膜を作製する
工程を説明する図である。
し、さらにおの成膜面上に酸化物超電導薄膜を作製する
工程を説明する図である。
【図２】段差型のジョセフソン接合素子の作製工程を説
明する図である。
明する図である。
１ 絶縁体基板 ２ 成膜面 ３ 結晶欠陥 ４ 酸化物超電導薄膜 30 突出部
Claims (3)
- 【請求項１】 結晶基板の成膜面にイオン注入により結
晶欠陥を導入し、該成膜面をウェットエッチング法によ
りエッチングして前記結晶欠陥の部分を前記成膜面の他
の部分に対して突出させることを特徴とする基板成膜面
に段差を形成する方法。 - 【請求項２】 前記イオン注入を行う前に、前記結晶基
板を酸素雰囲気中で熱処理することを特徴とする請求項
１に記載の基板成膜面に段差を形成する方法。 - 【請求項３】 前記エッチングを行った後、前記結晶基
板を酸素雰囲気中で熱処理することを特徴とする請求項
１または２に記載の基板成膜面に段差を形成する方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342466A JPH05148095A (ja) | 1991-11-30 | 1991-11-30 | 基板成膜面に段差を形成する方法 |
| EP92403170A EP0545777B1 (en) | 1991-11-30 | 1992-11-25 | Method for manufacturing superconducting thin film formed of oxide superconductor having a portion of a reduced thickness, superconducting thin film manufactured thereby, and superconducting device utilizing the superconducting thin film |
| DE69227172T DE69227172T2 (de) | 1991-11-30 | 1992-11-25 | Verfahren zum Herstellen einer supraleitenden Dünnschicht mit einer Stelle reduzierter Schichtdicke und supraleitendes Bauelement, das eine derartige supraleitende Dünnschicht enthält |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342466A JPH05148095A (ja) | 1991-11-30 | 1991-11-30 | 基板成膜面に段差を形成する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05148095A true JPH05148095A (ja) | 1993-06-15 |
Family
ID=18353960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342466A Pending JPH05148095A (ja) | 1991-11-30 | 1991-11-30 | 基板成膜面に段差を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0545777B1 (ja) |
| JP (1) | JPH05148095A (ja) |
| DE (1) | DE69227172T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5498881A (en) * | 1993-09-21 | 1996-03-12 | International Superconductivity Technology Ctr. | Superconducting device having a single junction structure appropriate for integration |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0291050A3 (en) * | 1987-05-15 | 1989-09-27 | Hitachi, Ltd. | Superconducting device |
| JPH01161881A (ja) * | 1987-12-18 | 1989-06-26 | Nec Corp | ジョセフソン素子およびその製造方法 |
| DE3822904A1 (de) * | 1988-07-06 | 1990-01-11 | Siemens Ag | Josephson-element mit oxidkeramischem supraleitermaterial und verfahren zur herstellung des elements |
| US5077266A (en) * | 1988-09-14 | 1991-12-31 | Hitachi, Ltd. | Method of forming weak-link josephson junction, and superconducting device employing the junction |
| US5196395A (en) * | 1991-03-04 | 1993-03-23 | Superconductor Technologies, Inc. | Method for producing crystallographic boundary junctions in oxide superconducting thin films |
| DE4109766C2 (de) * | 1991-03-25 | 1999-02-18 | Siemens Ag | Verfahren zur Herstellung eines Korngrenzen-Josephsonkontaktes |
-
1991
- 1991-11-30 JP JP3342466A patent/JPH05148095A/ja active Pending
-
1992
- 1992-11-25 EP EP92403170A patent/EP0545777B1/en not_active Expired - Lifetime
- 1992-11-25 DE DE69227172T patent/DE69227172T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5498881A (en) * | 1993-09-21 | 1996-03-12 | International Superconductivity Technology Ctr. | Superconducting device having a single junction structure appropriate for integration |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0545777B1 (en) | 1998-09-30 |
| DE69227172D1 (de) | 1998-11-05 |
| DE69227172T2 (de) | 1999-05-12 |
| EP0545777A2 (en) | 1993-06-09 |
| EP0545777A3 (en) | 1993-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3143473B2 (ja) | シリコンオンポーラスシリコン；製造方法及び材料 | |
| JP3064306B2 (ja) | 弱結合ジョセフソン接合の形成法及びこれを用いた超電導素子 | |
| WO1992005591A1 (en) | Improved microelectronic superconducting devices and methods | |
| EP0300567A2 (en) | Method of applying thin layers of oxidic superconductive material | |
| JPH05251771A (ja) | 人工粒界型ジョセフソン接合素子およびその作製方法 | |
| JPH01161881A (ja) | ジョセフソン素子およびその製造方法 | |
| JPH05335638A (ja) | ジョセフソン接合構造体およびその作製方法 | |
| JPH03259576A (ja) | ジョセフソン接合 | |
| JPH05148095A (ja) | 基板成膜面に段差を形成する方法 | |
| JP3189403B2 (ja) | 超電導接合を有する素子およびその作製方法 | |
| JPH01117376A (ja) | エッジ接合型単結晶薄膜超伝導体トンネル接合素子およびその製造方法 | |
| JP3096050B2 (ja) | 半導体装置の製造方法 | |
| JP2004514288A (ja) | 高誘電率材料を含む半導体構造体 | |
| KR930004024B1 (ko) | 초전도 집적회로소자의 제조방법 | |
| JP2717094B2 (ja) | 超電導配線の形成方法 | |
| US6335108B1 (en) | Implant-patterned superconductive device and a method for indirect ion implantation of superconductive films | |
| JPH05251770A (ja) | 酸化物超電導薄膜およびその作製方法 | |
| JPS6279612A (ja) | 半導体装置の製造方法 | |
| JPH06132577A (ja) | 酸化物超伝導ジョセフソン素子の作製方法 | |
| JP2774576B2 (ja) | 超伝導体装置及びその製造方法 | |
| JPH05208899A (ja) | 性状が異なる領域を有する酸化物超電導薄膜と作製方法 | |
| JPH081971B2 (ja) | 薄膜超電導素子の製造方法 | |
| JP3240686B2 (ja) | 高品質な酸化物超電導薄膜および超電導接合の作製方法 | |
| JPH0548159A (ja) | 酸化物超伝導体装置及びその製造方法 | |
| JPH02197179A (ja) | ジョセフソン接合素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990119 |