JPH0514913A - Ｃｒｔのコンバーゼンス調整回路 - Google Patents
Ｃｒｔのコンバーゼンス調整回路Info
- Publication number
- JPH0514913A JPH0514913A JP16717491A JP16717491A JPH0514913A JP H0514913 A JPH0514913 A JP H0514913A JP 16717491 A JP16717491 A JP 16717491A JP 16717491 A JP16717491 A JP 16717491A JP H0514913 A JPH0514913 A JP H0514913A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- crt
- signal
- correction
- scanning position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010894 electron beam technology Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】
【目的】 ＣＲＴを小型にした場合においても画面歪み
を良好に修正する。 【構成】 ＣＲＴの偏向コイルに磁気的に結合した補正
コイルには偏向コイルに流れる偏向電流によって電圧が
誘起し、その電圧により可変抵抗手段に電流が流れる。
一方、ＣＲＴの電子ビ―ムの走査位置毎に補正信号が記
憶手段から読み出され、可変抵抗手段の抵抗値は読み出
された補正信号に応じた値となり、偏向コイルの偏向電
流値はＣＲＴの電子ビ―ムの走査位置に応じて補正され
る。。 【効果】 偏向コイルと補正コイルとの磁気結合を利用
してコンバ―ゼンス調整することができる。
を良好に修正する。 【構成】 ＣＲＴの偏向コイルに磁気的に結合した補正
コイルには偏向コイルに流れる偏向電流によって電圧が
誘起し、その電圧により可変抵抗手段に電流が流れる。
一方、ＣＲＴの電子ビ―ムの走査位置毎に補正信号が記
憶手段から読み出され、可変抵抗手段の抵抗値は読み出
された補正信号に応じた値となり、偏向コイルの偏向電
流値はＣＲＴの電子ビ―ムの走査位置に応じて補正され
る。。 【効果】 偏向コイルと補正コイルとの磁気結合を利用
してコンバ―ゼンス調整することができる。
Description
【０００１】
【技術分野】本発明は、ＣＲＴ（陰極線管）のコンバ―
ゼンス調整回路に関する。
ゼンス調整回路に関する。
【０００２】
【背景技術】ＣＲＴにおいては偏向コイルによって発生
する磁界の不均一や偏向電流のリニアリティの不足によ
り画面が歪むことがある。この画面歪みを防止するため
に電子ビ―ムの偏向点付近の磁界調整を行なうコンバ―
ゼンス調整回路が設けられている。コンバ―ゼンス調整
回路として、従来、図３に示す如きものがあった。図３
において、アナログのコンバ―ゼンス補正用波形発生回
路５０からは、Ｖ（垂直）ブランキング信号及びＨ（水
平）ブランキング信号に同期して、ラスタ―の何通りか
の歪みパタ―ンを補正するためのＶ／Ｈノコギリ波、Ｖ
／Ｈパラボラ波の各波形信号が出力され、これら波形信
号はコンバ―ゼンス調整ＶＲ（ボリュ―ム）回路５１で
レベル調整された後マトリクスアンプ５２に供給されて
補正信号となる。この補正信号はドライブアンプ５３を
介してコンバ―ゼンス補正用サブ偏向ヨ―ク５４を電流
駆動する。５５は帰還抵抗回路である。
する磁界の不均一や偏向電流のリニアリティの不足によ
り画面が歪むことがある。この画面歪みを防止するため
に電子ビ―ムの偏向点付近の磁界調整を行なうコンバ―
ゼンス調整回路が設けられている。コンバ―ゼンス調整
回路として、従来、図３に示す如きものがあった。図３
において、アナログのコンバ―ゼンス補正用波形発生回
路５０からは、Ｖ（垂直）ブランキング信号及びＨ（水
平）ブランキング信号に同期して、ラスタ―の何通りか
の歪みパタ―ンを補正するためのＶ／Ｈノコギリ波、Ｖ
／Ｈパラボラ波の各波形信号が出力され、これら波形信
号はコンバ―ゼンス調整ＶＲ（ボリュ―ム）回路５１で
レベル調整された後マトリクスアンプ５２に供給されて
補正信号となる。この補正信号はドライブアンプ５３を
介してコンバ―ゼンス補正用サブ偏向ヨ―ク５４を電流
駆動する。５５は帰還抵抗回路である。
【０００３】かかる従来のコンバ―ゼンス調整回路にお
いては、調整者が画面を見ながらラスタ―の歪みパタ―
ンを確認し、パタ―ンに対応したレベル調整をコンバ―
ゼンス調整ＶＲ回路５１で行なうことにより画面での歪
み、すなわち色ずれの調整が行なわれるのである。しか
しながら、このような従来のコンバ―ゼンス調整回路に
おいては、ＣＲＴを小型にした場合に、偏向コイルと補
正コイルとが磁気的に結合して互いに干渉し合うので、
画面歪みを修正することができないという問題点があっ
た。
いては、調整者が画面を見ながらラスタ―の歪みパタ―
ンを確認し、パタ―ンに対応したレベル調整をコンバ―
ゼンス調整ＶＲ回路５１で行なうことにより画面での歪
み、すなわち色ずれの調整が行なわれるのである。しか
しながら、このような従来のコンバ―ゼンス調整回路に
おいては、ＣＲＴを小型にした場合に、偏向コイルと補
正コイルとが磁気的に結合して互いに干渉し合うので、
画面歪みを修正することができないという問題点があっ
た。
【０００４】
【発明の目的】本発明の目的は、ＣＲＴを小型にした場
合においても画面歪みを良好に修正することができるコ
ンバ―ゼンス調整回路を提供することである。
合においても画面歪みを良好に修正することができるコ
ンバ―ゼンス調整回路を提供することである。
【０００５】
【発明の構成】本発明のＣＲＴのコンバ―ゼンス調整回
路は、ＣＲＴの偏向コイルに磁気的に結合した補正コイ
ルと、ＣＲＴの電子ビ―ムの走査位置毎に補正信号を予
め記憶した記憶手段と、水平同期信号及び垂直同期信号
に応じて電子ビ―ムの走査位置を検出してその走査位置
に応じた補正信号を記憶手段から読み出す読出手段と、
補正コイルと閉回路を構成し読出手段から読み出された
補正信号に応じた抵抗値となる可変抵抗手段とからなる
ことを特徴としている。
路は、ＣＲＴの偏向コイルに磁気的に結合した補正コイ
ルと、ＣＲＴの電子ビ―ムの走査位置毎に補正信号を予
め記憶した記憶手段と、水平同期信号及び垂直同期信号
に応じて電子ビ―ムの走査位置を検出してその走査位置
に応じた補正信号を記憶手段から読み出す読出手段と、
補正コイルと閉回路を構成し読出手段から読み出された
補正信号に応じた抵抗値となる可変抵抗手段とからなる
ことを特徴としている。
【０００６】
【発明の作用】本発明のＣＲＴのコンバ―ゼンス調整回
路においては、ＣＲＴの偏向コイルに磁気的に結合した
補正コイルには偏向コイルに流れる偏向電流によって電
圧が誘起し、その電圧により可変抵抗手段に電流が流れ
る。一方、ＣＲＴの電子ビ―ムの走査位置毎に補正信号
が記憶手段から読み出され、可変抵抗手段の抵抗値は読
み出された補正信号に応じた値となり、偏向コイルの偏
向電流値はＣＲＴの電子ビ―ムの走査位置に応じて補正
される。
路においては、ＣＲＴの偏向コイルに磁気的に結合した
補正コイルには偏向コイルに流れる偏向電流によって電
圧が誘起し、その電圧により可変抵抗手段に電流が流れ
る。一方、ＣＲＴの電子ビ―ムの走査位置毎に補正信号
が記憶手段から読み出され、可変抵抗手段の抵抗値は読
み出された補正信号に応じた値となり、偏向コイルの偏
向電流値はＣＲＴの電子ビ―ムの走査位置に応じて補正
される。
【０００７】
【実施例】以下、本発明の実施例を図面を参照しつつ詳
細に説明する。図１は本発明によるＣＲＴのコンバ―ゼ
ンス調整回路を水平偏向回路と共に示している。水平偏
向回路は、水平出力トランジスタ１、ダンパ―ダイオ―
ド２、共振コンデンサ３、偏向コイル４及びＳ字補正用
コンデンサ５を備えている。水平出力トランジスタ１の
ベ―スには水平同期信号が供給され、コレクタには電源
電圧＋Ｂがフライバックトランス６の１次コイル６ａを
介して供給される。また、水平出力トランジスタ１のエ
ミッタはア―スされている。水平出力トランジスタ１の
コレクタ・エミッタ間にダンパ―ダイオ―ド２と、共振
コンデンサ３と、偏向コイル４及びＳ字補正用コンデン
サ５の直列回路とが並列に接続され、この並列回路の共
振作用により水平同期信号に応じて偏向コイル４に偏向
電流が流れる。
細に説明する。図１は本発明によるＣＲＴのコンバ―ゼ
ンス調整回路を水平偏向回路と共に示している。水平偏
向回路は、水平出力トランジスタ１、ダンパ―ダイオ―
ド２、共振コンデンサ３、偏向コイル４及びＳ字補正用
コンデンサ５を備えている。水平出力トランジスタ１の
ベ―スには水平同期信号が供給され、コレクタには電源
電圧＋Ｂがフライバックトランス６の１次コイル６ａを
介して供給される。また、水平出力トランジスタ１のエ
ミッタはア―スされている。水平出力トランジスタ１の
コレクタ・エミッタ間にダンパ―ダイオ―ド２と、共振
コンデンサ３と、偏向コイル４及びＳ字補正用コンデン
サ５の直列回路とが並列に接続され、この並列回路の共
振作用により水平同期信号に応じて偏向コイル４に偏向
電流が流れる。
【０００８】コンバ―ゼンス調整回路は、２つのＭＯＳ
型ＦＥＴ１１，１２、抵抗１３及び補正コイル１４から
なる。補正コイル１４は偏向コイル４と共巻きされてお
り偏向コイル４と磁気結合している。補正コイル１４の
一端はＭＯＳ型ＦＥＴ１１のドレインに接続され、他端
は抵抗１３を介してＭＯＳ型ＦＥＴ１２のドレインに接
続されている。ＭＯＳ型ＦＥＴ１１，１２の各ソ―スは
ア―スされ、各ゲ―トには補正信号発生回路１５から補
正信号が供給される。
型ＦＥＴ１１，１２、抵抗１３及び補正コイル１４から
なる。補正コイル１４は偏向コイル４と共巻きされてお
り偏向コイル４と磁気結合している。補正コイル１４の
一端はＭＯＳ型ＦＥＴ１１のドレインに接続され、他端
は抵抗１３を介してＭＯＳ型ＦＥＴ１２のドレインに接
続されている。ＭＯＳ型ＦＥＴ１１，１２の各ソ―スは
ア―スされ、各ゲ―トには補正信号発生回路１５から補
正信号が供給される。
【０００９】図２はかかる補正信号発生回路１５の構成
を示している。この補正信号発生回路においては、クロ
ックパルス信号及び水平同期信号を受ける第１カウンタ
２１と、水平及び垂直同期信号を受ける第２カウンタ２
２とが設けられている。第１カウンタ２１はクロックパ
ルス信号のパルスを計数し水平同期信号の同期パルスに
よってリセットされて繰り返し計数する。第２カウンタ
２２は水平同期信号の同期パルスを計数し垂直同期信号
の同期パルスによってリセットされて繰り返し計数す
る。第１及び第２カウンタ２１，２２の出力にはＲＯＭ
等のメモリ２３が接続されている。メモリ２３は複数の
補正デ―タを記憶したデ―タマップを有し、第１及び第
２カウンタ２１，２２の計数値で指定されるアドレスの
記憶位置に記憶された補正デ―タを読み出して出力す
る。メモリ２３の読み出し出力にはＤ／Ａ変換器２４が
接続されている。Ｄ／Ａ変換器２４はメモリ２３から読
み出された補正デ―タをアナログ信号としての補正信号
に変換する。
を示している。この補正信号発生回路においては、クロ
ックパルス信号及び水平同期信号を受ける第１カウンタ
２１と、水平及び垂直同期信号を受ける第２カウンタ２
２とが設けられている。第１カウンタ２１はクロックパ
ルス信号のパルスを計数し水平同期信号の同期パルスに
よってリセットされて繰り返し計数する。第２カウンタ
２２は水平同期信号の同期パルスを計数し垂直同期信号
の同期パルスによってリセットされて繰り返し計数す
る。第１及び第２カウンタ２１，２２の出力にはＲＯＭ
等のメモリ２３が接続されている。メモリ２３は複数の
補正デ―タを記憶したデ―タマップを有し、第１及び第
２カウンタ２１，２２の計数値で指定されるアドレスの
記憶位置に記憶された補正デ―タを読み出して出力す
る。メモリ２３の読み出し出力にはＤ／Ａ変換器２４が
接続されている。Ｄ／Ａ変換器２４はメモリ２３から読
み出された補正デ―タをアナログ信号としての補正信号
に変換する。
【００１０】上記した構成において、第１カウンタ２１
の計数値はＣＲＴの水平方向の走査線位置ｘを示し、ク
ロックパルス信号のパルスをｎ個計数すると水平同期信
号の同期パルスによってリセットされる。第２カウンタ
２２の計数値はＣＲＴの垂直方向の走査線位置ｙを示
し、水平同期信号の同期パルスをｍ個計数すると垂直同
期信号の同期パルスによってリセットされる。よって、
計数値（ｘ，ｙ）がメモリ２３の読み出しアドレスを示
し、読み出しアドレス（ｘ，ｙ）で指定されるメモリ２
３の記憶位置から補正デ―タが図示しない手段によって
読み出される。メモリ２３から読み出された補正デ―タ
はＤ／Ａ変換器２４によって補正信号に変換されてＭＯ
Ｓ型ＦＥＴ１１，１２の各ゲ―トに供給される。補正信
号はア―スレベルを基準として正又は負の電圧レベルを
とり、ＭＯＳ型ＦＥＴ１１，１２のドレイン・ソ―ス間
に流れる電流量が補正信号に応じて変化される。すなわ
ち、ＭＯＳ型ＦＥＴ１１，１２の各ドレイン・ソ―ス間
の抵抗値が変化する。
の計数値はＣＲＴの水平方向の走査線位置ｘを示し、ク
ロックパルス信号のパルスをｎ個計数すると水平同期信
号の同期パルスによってリセットされる。第２カウンタ
２２の計数値はＣＲＴの垂直方向の走査線位置ｙを示
し、水平同期信号の同期パルスをｍ個計数すると垂直同
期信号の同期パルスによってリセットされる。よって、
計数値（ｘ，ｙ）がメモリ２３の読み出しアドレスを示
し、読み出しアドレス（ｘ，ｙ）で指定されるメモリ２
３の記憶位置から補正デ―タが図示しない手段によって
読み出される。メモリ２３から読み出された補正デ―タ
はＤ／Ａ変換器２４によって補正信号に変換されてＭＯ
Ｓ型ＦＥＴ１１，１２の各ゲ―トに供給される。補正信
号はア―スレベルを基準として正又は負の電圧レベルを
とり、ＭＯＳ型ＦＥＴ１１，１２のドレイン・ソ―ス間
に流れる電流量が補正信号に応じて変化される。すなわ
ち、ＭＯＳ型ＦＥＴ１１，１２の各ドレイン・ソ―ス間
の抵抗値が変化する。
【００１１】一方、偏向コイル４と補正コイル１４とは
磁気結合しているので、偏向コイル４に偏向電流が流れ
れば、補正コイル１４に電圧が誘起してそれによってＭ
ＯＳ型ＦＥＴ１１，１２のドレイン・ソ―ス間及び抵抗
１３に電流が流れる。すなわち、偏向コイル４に偏向電
流に対してコンバ―ゼンス調整回路は負荷回路となる。
ＭＯＳ型ＦＥＴ１１，１２のドレイン・ソ―ス間の抵抗
値が補正信号に応じて変化すると、負荷抵抗が変化する
こととなるので、偏向コイル４の偏向電流値が変化す
る。補正信号は上記の如くメモリ２３に記憶された補正
デ―タとしてＣＲＴの電子ビ―ムの走査位置に応じて設
定されているので、偏向コイル４の偏向電流値はＣＲＴ
の電子ビ―ムの走査位置に応じて補正されるのである。
磁気結合しているので、偏向コイル４に偏向電流が流れ
れば、補正コイル１４に電圧が誘起してそれによってＭ
ＯＳ型ＦＥＴ１１，１２のドレイン・ソ―ス間及び抵抗
１３に電流が流れる。すなわち、偏向コイル４に偏向電
流に対してコンバ―ゼンス調整回路は負荷回路となる。
ＭＯＳ型ＦＥＴ１１，１２のドレイン・ソ―ス間の抵抗
値が補正信号に応じて変化すると、負荷抵抗が変化する
こととなるので、偏向コイル４の偏向電流値が変化す
る。補正信号は上記の如くメモリ２３に記憶された補正
デ―タとしてＣＲＴの電子ビ―ムの走査位置に応じて設
定されているので、偏向コイル４の偏向電流値はＣＲＴ
の電子ビ―ムの走査位置に応じて補正されるのである。
【００１２】
【発明の効果】以上の如く、本発明によれば、ＣＲＴの
偏向コイルに磁気的に結合した補正コイルには偏向コイ
ルに流れる偏向電流によって電圧が誘起し、その電圧に
より可変抵抗手段に電流が流れる。また、ＣＲＴの電子
ビ―ムの走査位置毎に補正信号が記憶手段から読み出さ
れ、可変抵抗手段の抵抗値は読み出された補正信号に応
じた値となり、偏向コイルの偏向電流値はＣＲＴの電子
ビ―ムの走査位置に応じて補正される。このように偏向
コイルと補正コイルとの磁気結合を利用したコンバ―ゼ
ンス調整が可能となり、ＣＲＴを小型にした場合におい
ても画面歪みを良好に修正することができる。
偏向コイルに磁気的に結合した補正コイルには偏向コイ
ルに流れる偏向電流によって電圧が誘起し、その電圧に
より可変抵抗手段に電流が流れる。また、ＣＲＴの電子
ビ―ムの走査位置毎に補正信号が記憶手段から読み出さ
れ、可変抵抗手段の抵抗値は読み出された補正信号に応
じた値となり、偏向コイルの偏向電流値はＣＲＴの電子
ビ―ムの走査位置に応じて補正される。このように偏向
コイルと補正コイルとの磁気結合を利用したコンバ―ゼ
ンス調整が可能となり、ＣＲＴを小型にした場合におい
ても画面歪みを良好に修正することができる。
【図１】本発明の実施例を示す回路図である。
【図２】図１の補正信号発生回路の構成を示すブロック
図である。
図である。
【図３】従来のコンバ―ゼンス調整回路の構成を示すブ
ロック図である。
ロック図である。
１ 水平出力トランジスタ
２ ダンパ―ダイオ―ド
４ 偏向コイル
１１，１２ ＭＯＳ型ＦＥＴ
１４ 補正コイル
１５ 補正信号発生回路
Claims (2)
- 【請求項１】 ＣＲＴの偏向コイルに磁気的に結合した
補正コイルと、前記ＣＲＴの電子ビ―ムの走査位置毎に
補正信号を予め記憶した記憶手段と、水平同期信号及び
垂直同期信号に応じて前記電子ビ―ムの走査位置を検出
してその走査位置に応じた補正信号を前記記憶手段から
読み出す読出手段と、前記補正コイルと閉回路を構成し
前記読出手段から読み出された補正信号に応じた抵抗値
となる可変抵抗手段とからなることを特徴とするコンバ
―ゼンス調整回路。 - 【請求項２】 前記読出手段は、所定のクロックパルス
を計数し前記水平同期信号によってリセットされる第１
カウンタと、前記水平同期信号のパルスを計数し前記垂
直同期信号によってリセットされる第２カウンタと、第
１及び第２カウンタの各計数値によって指定される前記
記憶手段の記憶位置から補正信号を読み出す手段と、読
み出された補正信号をアナログ信号に変換する手段とを
有することを特徴とする請求項１記載のコンバ―ゼンス
調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16717491A JPH0514913A (ja) | 1991-07-08 | 1991-07-08 | Ｃｒｔのコンバーゼンス調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16717491A JPH0514913A (ja) | 1991-07-08 | 1991-07-08 | Ｃｒｔのコンバーゼンス調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514913A true JPH0514913A (ja) | 1993-01-22 |
Family
ID=15844794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16717491A Pending JPH0514913A (ja) | 1991-07-08 | 1991-07-08 | Ｃｒｔのコンバーゼンス調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514913A (ja) |
-
1991
- 1991-07-08 JP JP16717491A patent/JPH0514913A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0317273B2 (ja) | ||
| US3668463A (en) | Raster correction circuit utilizing vertical deflection signals and high voltage representative signals to modulate the voltage regulator circuit | |
| JPS6227710B2 (ja) | ||
| US4516058A (en) | Linearity corrected horizontal deflection circuit | |
| US5194784A (en) | Raster correction circuit | |
| US4868464A (en) | Linearity correction circuit for television receiver | |
| US5420483A (en) | Television deflection distortion correcting circuit | |
| US3914650A (en) | Television display apparatus provided with a circuit arrangement for generating a sawtooth current through a line deflection coil | |
| RU2222875C2 (ru) | Способ коррекции сведения лучей в цветном телевизионном приемнике и телевизионный приемник | |
| US4970442A (en) | Correction circuit used in horizontal deflection circuit for the correction of image distortion | |
| JPH0514913A (ja) | Ｃｒｔのコンバーゼンス調整回路 | |
| US4968920A (en) | Method of correcting geometrical distortions on the screen of a cathode-ray tube | |
| US3814982A (en) | Side pincushion distortion correction circuitry | |
| US6690124B2 (en) | Dynamic focus amplifier output with step-up autotransformer | |
| JPH05244448A (ja) | 動集束回路 | |
| JP3277407B2 (ja) | ダイナミックフォーカス回路及びディスプレイ装置 | |
| GB2278985A (en) | Deflection apparatus for raster scanned CRT displays | |
| JPS6115631B2 (ja) | ||
| US3432720A (en) | Television deflection circuit with linearity correction feedback | |
| JPS6343954B2 (ja) | ||
| JP2528481B2 (ja) | 左右糸巻歪補正回路 | |
| GB2325601A (en) | Horizontal width regulation circuit for a CRT display | |
| US3706907A (en) | Deflection circuit with means for generating correction waveform | |
| GB2098424A (en) | Horizontal driver and linearity circuit | |
| JP2531131B2 (ja) | 偏向歪補正回路 |