JPH05149990A - プリント配線基板 - Google Patents
プリント配線基板Info
- Publication number
- JPH05149990A JPH05149990A JP3341723A JP34172391A JPH05149990A JP H05149990 A JPH05149990 A JP H05149990A JP 3341723 A JP3341723 A JP 3341723A JP 34172391 A JP34172391 A JP 34172391A JP H05149990 A JPH05149990 A JP H05149990A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- lands
- cut
- land
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 ループ回路があってもオープン（切断）を短
時間に精度よく、また確実に検査する。 【構成】 絶縁基板上に任意に形成されたパターン７，
８の一部が、電気的にループ回路を形成しているプリン
ト配線基板において、前記ループ回路の一部が容易に接
続できるように切断された形状となっている。その対峙
する端点にランド５，６を設けてある。
時間に精度よく、また確実に検査する。 【構成】 絶縁基板上に任意に形成されたパターン７，
８の一部が、電気的にループ回路を形成しているプリン
ト配線基板において、前記ループ回路の一部が容易に接
続できるように切断された形状となっている。その対峙
する端点にランド５，６を設けてある。
Description
【０００１】
【産業上の利用分野】本発明は電子機器等に用いるプリ
ント配線基板に関するものである。
ント配線基板に関するものである。
【０００２】
【従来の技術】電子技術の発達に伴い、プリント配線基
板上に実装される電気回路の作動周波数が高くなり、信
号電送時間の遅れ、クロストークの発生、発生ノイズ等
の問題が顕在化してきており、これらを解決するため配
線パターンをループ状にする方法が考案されている。
板上に実装される電気回路の作動周波数が高くなり、信
号電送時間の遅れ、クロストークの発生、発生ノイズ等
の問題が顕在化してきており、これらを解決するため配
線パターンをループ状にする方法が考案されている。
【０００３】図４は信号遅延の防止のためのループ回路
の従来例を示す図、図５はクロストーク・ノイズの防止
のためのループ回路の従来例を示す図である。
の従来例を示す図、図５はクロストーク・ノイズの防止
のためのループ回路の従来例を示す図である。
【０００４】図４においては、４個のランド１１，１
２，１３，１４がパターン１７によって順次接続され、
また両端のランド１１，１４のみが他のパターン１８に
よっても接続されており、これらパターン１７，１８に
よってループ回路が形成されている。これによってラン
ド１１，１４間の信号遅延が防止される。
２，１３，１４がパターン１７によって順次接続され、
また両端のランド１１，１４のみが他のパターン１８に
よっても接続されており、これらパターン１７，１８に
よってループ回路が形成されている。これによってラン
ド１１，１４間の信号遅延が防止される。
【０００５】図５においては、信号パターン２０の周囲
にアースパターン２１がループ回路として形成されてい
る。これによって信号パターン２０への、または信号パ
ターン２０からのクロストーク・ノイズが防止される。
にアースパターン２１がループ回路として形成されてい
る。これによって信号パターン２０への、または信号パ
ターン２０からのクロストーク・ノイズが防止される。
【０００６】
【発明が解決しようとしている課題】従来、プリント配
線基板の製造工程における検査方法として、電気的に導
通検査を行うベアボードチェッカーや人手による目視検
査が知られているが、図４，図５に示すループ回路部に
ついてはループ部のオープン（切断）個所１９がある場
合ベアボードチェッカーにては検出が不可能である。一
般にベアボードチェッカーの動作は、被検査パターンの
先端部、すなわち一本の線の場合その両端、Ｔ分岐の場
合３点の先端部に、ピンあるいは導電ゴム等で接触して
導通をとり、そのパターン自身のオープンおよび他のパ
ターンとのショート（短絡）を検出する。図４のような
回路の場合ランド１１とランド１４にピンを接触させる
ことになるが、オープン個所１９が存在してもランド１
１−パターン１８−ランド１４の経路で電流が流れるた
めにオープンの検出ができない。したがってこのような
場合人間の目視検査にたよる以外方法がなく、短時間に
精度よく、また確実に検査することが困難であった。
線基板の製造工程における検査方法として、電気的に導
通検査を行うベアボードチェッカーや人手による目視検
査が知られているが、図４，図５に示すループ回路部に
ついてはループ部のオープン（切断）個所１９がある場
合ベアボードチェッカーにては検出が不可能である。一
般にベアボードチェッカーの動作は、被検査パターンの
先端部、すなわち一本の線の場合その両端、Ｔ分岐の場
合３点の先端部に、ピンあるいは導電ゴム等で接触して
導通をとり、そのパターン自身のオープンおよび他のパ
ターンとのショート（短絡）を検出する。図４のような
回路の場合ランド１１とランド１４にピンを接触させる
ことになるが、オープン個所１９が存在してもランド１
１−パターン１８−ランド１４の経路で電流が流れるた
めにオープンの検出ができない。したがってこのような
場合人間の目視検査にたよる以外方法がなく、短時間に
精度よく、また確実に検査することが困難であった。
【０００７】本発明の目的は、ループ回路があってもオ
ープン（切断）を短時間に精度よく、また確実に検査で
きるプリント配線基板を提供することにある。
ープン（切断）を短時間に精度よく、また確実に検査で
きるプリント配線基板を提供することにある。
【０００８】
【課題を解決するための手段】本発明のプリント配線基
板は、絶縁基板上に任意に形成された回路パターンの一
部が、電気的にループ回路を形成しているプリント配線
基板において、前記ループ回路の一部が容易に接続でき
るように切断された形状となっていることを特徴とす
る。
板は、絶縁基板上に任意に形成された回路パターンの一
部が、電気的にループ回路を形成しているプリント配線
基板において、前記ループ回路の一部が容易に接続でき
るように切断された形状となっていることを特徴とす
る。
【０００９】
【作用】本発明によれば、ループ内の任意の個所が予め
切断された状態でプリント配線基板を製造し、互いに対
峙した２点の切断点を利用してベアボードチェッカー等
でプリント配線基板が良品であることを確認し、その後
前記２点を接続して使用することにより、最初に設計し
た通りの電気的に優れたプリント配線基板を製造するこ
とができるようにしたものである。
切断された状態でプリント配線基板を製造し、互いに対
峙した２点の切断点を利用してベアボードチェッカー等
でプリント配線基板が良品であることを確認し、その後
前記２点を接続して使用することにより、最初に設計し
た通りの電気的に優れたプリント配線基板を製造するこ
とができるようにしたものである。
【００１０】
【実施例】図１は本発明の一実施例を示す図である。
【００１１】信号の出力ピンに設けられたランド１とパ
ターン７によって順次接続された信号の入力ピン用に設
けたランド２，３，４のうち最遠点にあるランド４にお
ける信号遅延の影響を抑止するために設けたパターン８
の任意の点でパターンを切断しその対峙する端点にスル
ーホールのランド５，６を設けてある。
ターン７によって順次接続された信号の入力ピン用に設
けたランド２，３，４のうち最遠点にあるランド４にお
ける信号遅延の影響を抑止するために設けたパターン８
の任意の点でパターンを切断しその対峙する端点にスル
ーホールのランド５，６を設けてある。
【００１２】図２は本実施例の基となったロジック回路
の配線図である。
の配線図である。
【００１３】本実施例によれば、例えばランド１，４に
ピンを接触しチェックをした場合、パターン７または８
のどちらか片方がオープンしていても検出できる。すな
わち、ランド５および６にピンを接触しチェックするこ
とにより、ランド５−１−２−３−４−６の経路のうち
どこかにオープン個所があれば検出することができる。
検査終了後はランド５，６間をジャンパー線で接続す
る。
ピンを接触しチェックをした場合、パターン７または８
のどちらか片方がオープンしていても検出できる。すな
わち、ランド５および６にピンを接触しチェックするこ
とにより、ランド５−１−２−３−４−６の経路のうち
どこかにオープン個所があれば検出することができる。
検査終了後はランド５，６間をジャンパー線で接続す
る。
【００１４】前述の実施例では予め作った切断点をジャ
ンパー線で接続することになっているが、部品実装時確
実に、安価に接続することができれば何でもよく、例え
ば、図３（ａ）に示すように、切断したパターンの対峙
する端点と幅広部５ａ，６ａとしたり、図３（ｂ）に示
すように、凹部を形成した幅広部５ｂおよび凸部を形成
した幅広部６ｂを対峙させるようにしてもよい。あるい
は、抵抗がほぼゼロのリード部品やチップ部品、ショー
ト回路を組み込んだＩＣ等を実装する方法、半田付によ
って接続する方法等も考えられる。
ンパー線で接続することになっているが、部品実装時確
実に、安価に接続することができれば何でもよく、例え
ば、図３（ａ）に示すように、切断したパターンの対峙
する端点と幅広部５ａ，６ａとしたり、図３（ｂ）に示
すように、凹部を形成した幅広部５ｂおよび凸部を形成
した幅広部６ｂを対峙させるようにしてもよい。あるい
は、抵抗がほぼゼロのリード部品やチップ部品、ショー
ト回路を組み込んだＩＣ等を実装する方法、半田付によ
って接続する方法等も考えられる。
【００１５】また、配線パターンがループ状になってい
ない場合でも、その経路が長かったり、隣接パターンと
接近したりしていて、そのパターンを切断しておき、チ
ェックをした方がよい場合もあり、この技術を応用する
ことができる。
ない場合でも、その経路が長かったり、隣接パターンと
接近したりしていて、そのパターンを切断しておき、チ
ェックをした方がよい場合もあり、この技術を応用する
ことができる。
【００１６】
【発明の効果】本発明はループ回路の一部を切断した状
態にしておくことにより、ループ回路の切断検査を短時
間に精度よく、また確実に行うことができるので、品質
のよいプリント配線基板を製造することができる。
態にしておくことにより、ループ回路の切断検査を短時
間に精度よく、また確実に行うことができるので、品質
のよいプリント配線基板を製造することができる。
【図１】本発明の一実施例を示す図である。
【図２】図１の実施例の基となったロジック回路の配線
図である。
図である。
【図３】（ａ），（ｂ）はそれぞれ切断部分のパターン
形状の例を示す図である。
形状の例を示す図である。
【図４】従来例を示す図である。
【図５】従来例を示す図である。
１ 信号出力用のランド ２，３，４ 入力信号用のランド ５，６ 切断点のランド ５ａ，５ｂ，６ａ，６ｂ 幅広部 ７，８ パターン
Claims (1)
- 【請求項１】 絶縁基板上に任意に形成された回路パタ
ーンの一部が、電気的にループ回路を形成しているプリ
ント配線基板において、 前記ループ回路の一部が容易に接続できるように切断さ
れた形状となっていることを特徴とするプリント配線基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341723A JPH05149990A (ja) | 1991-12-02 | 1991-12-02 | プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341723A JPH05149990A (ja) | 1991-12-02 | 1991-12-02 | プリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05149990A true JPH05149990A (ja) | 1993-06-15 |
Family
ID=18348280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3341723A Pending JPH05149990A (ja) | 1991-12-02 | 1991-12-02 | プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05149990A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003044807A (ja) * | 2001-07-30 | 2003-02-14 | Toppan Printing Co Ltd | 非接触ｉｃカードと非接触ｉｃカード用インレット及びその検査方法 |
-
1991
- 1991-12-02 JP JP3341723A patent/JPH05149990A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003044807A (ja) * | 2001-07-30 | 2003-02-14 | Toppan Printing Co Ltd | 非接触ｉｃカードと非接触ｉｃカード用インレット及びその検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462570B1 (en) | Breakout board using blind vias to eliminate stubs | |
| CN101176389B (zh) | 阻抗受控过孔结构 | |
| US20080217052A1 (en) | Wiring board and method of manufacturing wiring board | |
| US6798212B2 (en) | Time domain reflectometer probe having a built-in reference ground point | |
| US6867597B2 (en) | Method and apparatus for finding a fault in a signal path on a printed circuit board | |
| JP3842050B2 (ja) | プレスフィットピン接続検査方法及びシステム | |
| JPH05149990A (ja) | プリント配線基板 | |
| CN112578266A (zh) | 应用于半导体测试设备的自检系统 | |
| TWI665455B (zh) | 用於傳輸並供測試高速訊號的電路板 | |
| JPS58172561A (ja) | プリント配線板の検査方法並びにチエツカ−治具 | |
| JPH06260799A (ja) | 回路基板検査方法および回路基板 | |
| JP2002299805A (ja) | 回路基板と実装位置の検査方法 | |
| CN215676855U (zh) | 背钻深度测试模块及pcb板 | |
| JPH02237091A (ja) | 印刷配線板 | |
| CN120629888A (zh) | 电源噪声测试结构及芯片封装结构 | |
| CN114449728A (zh) | 易于测试的pcb板及一种电子设备 | |
| JPS62130364A (ja) | 印刷配線板の検査方法 | |
| JPH05322955A (ja) | プリント配線板の検査方法 | |
| JPS6171371A (ja) | 導体パタ−ンの検査方法 | |
| JPH077272A (ja) | 多層プリント配線板 | |
| JP2000506303A (ja) | データ伝送線の接続部の製造方法、及びプラグコネクタ | |
| JP2001230543A (ja) | プリント配線板 | |
| JPH1117291A (ja) | プリント配線基板 | |
| JPH03244142A (ja) | 半導体デバイスの検査方法 | |
| JPH0572296A (ja) | 半導体集積回路 |