JPH0515092B2 - - Google Patents
Info
- Publication number
- JPH0515092B2 JPH0515092B2 JP58221864A JP22186483A JPH0515092B2 JP H0515092 B2 JPH0515092 B2 JP H0515092B2 JP 58221864 A JP58221864 A JP 58221864A JP 22186483 A JP22186483 A JP 22186483A JP H0515092 B2 JPH0515092 B2 JP H0515092B2
- Authority
- JP
- Japan
- Prior art keywords
- random
- error signal
- output
- digital
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
Landscapes
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Holo Graphy (AREA)
- Tests Of Electronic Circuits (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Analogue/Digital Conversion (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Control Of Electric Motors In General (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタル型ランダム・エラー信号発
生器に関する。
生器に関する。
背景技術とその問題点
デジタル型ランダム・エラー信号発生器は、デ
ジタル送信装置の評価や試験に有用な道具であ
る。すなわち、かかる装置の設計段階において、
制御可能なランダム・エラー信号発生器があれば
その装置の限度を示すことができ、また製作試験
において、制御可能なランダム・エラー信号発生
器があれば装置の不良個所をもつと早く発見する
ことができる。
ジタル送信装置の評価や試験に有用な道具であ
る。すなわち、かかる装置の設計段階において、
制御可能なランダム・エラー信号発生器があれば
その装置の限度を示すことができ、また製作試験
において、制御可能なランダム・エラー信号発生
器があれば装置の不良個所をもつと早く発見する
ことができる。
上記送信装置がデジタル・ビデオ信号処理装置
に信号を供給するデジタル・ビデオテープレコー
ダを有し、そのデジタル・ビデオ信号処理装置に
誤り検出及び訂正能力がある場合には、１つの特
別な要求が起こる。かかる装置の検査において、
デジタル型ランダム・エラー信号発生器は、上記
装置の基礎試験のための正常動作状態の模造にビ
デオ磁気テープの再生を使用するとき、実際に起
こるようなランダム（不規則）且つバースト（突
発的）のエラー信号を発生することができ、ま
た、設計の弱点を探すときの特殊な異常状態を発
生することもできるのが望ましい。
に信号を供給するデジタル・ビデオテープレコー
ダを有し、そのデジタル・ビデオ信号処理装置に
誤り検出及び訂正能力がある場合には、１つの特
別な要求が起こる。かかる装置の検査において、
デジタル型ランダム・エラー信号発生器は、上記
装置の基礎試験のための正常動作状態の模造にビ
デオ磁気テープの再生を使用するとき、実際に起
こるようなランダム（不規則）且つバースト（突
発的）のエラー信号を発生することができ、ま
た、設計の弱点を探すときの特殊な異常状態を発
生することもできるのが望ましい。
発明の目的
本発明は、上述の要求を充たすデジタル型ラン
ダム・エラー信号発生器を提供することを目的と
する。
ダム・エラー信号発生器を提供することを目的と
する。
発明の概要
本発明は、不規則な時間にバースト・スタート
信号を発生する第１のデジタル型ランダム・エラ
ー信号発生手段と、不規則な時間幅のバースト・
エラー信号を発生する第２のデジタル型ランダ
ム・エラー信号発生手段と、上記第２のデジタル
型ランダム・エラー信号発生手段の出力を上記第
１のデジタル型ランダム・エラー信号発生手段の
出力に応じて発生させ、上記各不規則時間にスタ
ートする不規則な時間幅のバースト・エラー信号
を供給する手段とを設けることにより、上記の目
的を達成した。
信号を発生する第１のデジタル型ランダム・エラ
ー信号発生手段と、不規則な時間幅のバースト・
エラー信号を発生する第２のデジタル型ランダ
ム・エラー信号発生手段と、上記第２のデジタル
型ランダム・エラー信号発生手段の出力を上記第
１のデジタル型ランダム・エラー信号発生手段の
出力に応じて発生させ、上記各不規則時間にスタ
ートする不規則な時間幅のバースト・エラー信号
を供給する手段とを設けることにより、上記の目
的を達成した。
発明の原理及び実施例
第１図は、どのようにエラー信号を２進信号チ
ヤンネルに導入するかを示すブロツク図である。
エラー信号発生器１は排他的論理和（以下「排他
オア」と略す。）ゲート２の入力に接続され、こ
のゲート２の他の入力にチヤンネル入力端子３が
接続される。排他オアゲート２の出力は、出力端
子４に接続される。２進データ列Viは入力端子３
を介して排他オアゲート２に供給され、エラー信
号発生器１より排他オアゲート２に供給されるエ
ラー信号Veがすべて「０」である限り、データ
Viはそのまま出力端子４に送られる。すなわち、
チヤンネル出力は Vi＋Ve＝Vi で与えられる。エラー信号Veが「１」になるや
否や、データViは改悪される。それは、その中の
１ビツトが排他オアゲート２により反転されてエ
ラーを発生するためである。この場合、チヤンネ
ル出力は Vi＋Ve＝i で与えられる。その出力中のエラー率は、非常に
長い時間間隔に亘つて取つたViに対するVeの比
で定められる。すなわち、 エラー率＝（長い）単位時間にお
けるエラー・ビツトの数／（長い）単位時間におけるデ
ータ・ビツトの数 そこで、問題は、エラー信号Veを発生し制御す
る方法を考え出すことである。
ヤンネルに導入するかを示すブロツク図である。
エラー信号発生器１は排他的論理和（以下「排他
オア」と略す。）ゲート２の入力に接続され、こ
のゲート２の他の入力にチヤンネル入力端子３が
接続される。排他オアゲート２の出力は、出力端
子４に接続される。２進データ列Viは入力端子３
を介して排他オアゲート２に供給され、エラー信
号発生器１より排他オアゲート２に供給されるエ
ラー信号Veがすべて「０」である限り、データ
Viはそのまま出力端子４に送られる。すなわち、
チヤンネル出力は Vi＋Ve＝Vi で与えられる。エラー信号Veが「１」になるや
否や、データViは改悪される。それは、その中の
１ビツトが排他オアゲート２により反転されてエ
ラーを発生するためである。この場合、チヤンネ
ル出力は Vi＋Ve＝i で与えられる。その出力中のエラー率は、非常に
長い時間間隔に亘つて取つたViに対するVeの比
で定められる。すなわち、 エラー率＝（長い）単位時間にお
けるエラー・ビツトの数／（長い）単位時間におけるデ
ータ・ビツトの数 そこで、問題は、エラー信号Veを発生し制御す
る方法を考え出すことである。
第２図は、基本的なデジタル型ランダム・エラ
ー信号発生器の例を示すブロツク図である。ラン
ダム信号発生器１１はｎビツトの出力を比較器１
２の一方の入力側に供給し、比較器１２の他方の
入力側には静的番号（static number）源１３よ
り同じくｎビツトより成る１つの静的（不変化
の）番号（数）を供給する。比較器１２に供給さ
れるこれら２つの入力ｎビツトの数が同一の場合
に、比較器１２は出力「１」を出力端子１４に供
給する。この出力は、エラー信号Veを形成する。
ー信号発生器の例を示すブロツク図である。ラン
ダム信号発生器１１はｎビツトの出力を比較器１
２の一方の入力側に供給し、比較器１２の他方の
入力側には静的番号（static number）源１３よ
り同じくｎビツトより成る１つの静的（不変化
の）番号（数）を供給する。比較器１２に供給さ
れるこれら２つの入力ｎビツトの数が同一の場合
に、比較器１２は出力「１」を出力端子１４に供
給する。この出力は、エラー信号Veを形成する。
ランダム信号発生器１１は、段間に帰還接続を
有するｎ段のシフトレジスタで、クロツク端子１
５に供給されるクロツクパルス率Rcのクロツク
パルス信号の制御の下に、最大長列出力すなわち
全部「０」を除くすべての組合わせ符号を不規則
な順序で発生するように構成されている。
有するｎ段のシフトレジスタで、クロツク端子１
５に供給されるクロツクパルス率Rcのクロツク
パルス信号の制御の下に、最大長列出力すなわち
全部「０」を除くすべての組合わせ符号を不規則
な順序で発生するように構成されている。
上記シフトレジスタがオール「０」を除くすべ
ての組合わせ符号を発生するとすれば、エラー信
号Veは次式で与えられるエラー率Reで起きるこ
とになる。
ての組合わせ符号を発生するとすれば、エラー信
号Veは次式で与えられるエラー率Reで起きるこ
とになる。
Re＝Rc／2n−１
静的番号の値が変わるとエラー信号Veの相対
位置が変わり、ｎの値が変わるとエラー率Reが
変わる。しかし、エラー率Reは、ｎによつて決
まるので、実際はランダムではなく予め定まつて
いる。しかも、第２図に示すデジタル型ランダ
ム・エラー信号発生器は、エラー信号Veが次式
で与えられる一定の期間を有するので、不十分で
ある。
位置が変わり、ｎの値が変わるとエラー率Reが
変わる。しかし、エラー率Reは、ｎによつて決
まるので、実際はランダムではなく予め定まつて
いる。しかも、第２図に示すデジタル型ランダ
ム・エラー信号発生器は、エラー信号Veが次式
で与えられる一定の期間を有するので、不十分で
ある。
2n−１／Rc
エラー率Reの平均値を保持しながらこの期間
を変えることは、次の２つの方法のいずれかによ
つて達成できる。
を変えることは、次の２つの方法のいずれかによ
つて達成できる。
第１は、静的番号源１３の代わりに第２のラン
ダム信号発生器を置くことによつて静的番号を変
えることである。ただし、この２つのランダム信
号発生器が同じ動作をしない、つまり、動作の中
に規則的な相関関係をもたないよう注意する必要
がある。これは、実際は達成が難しい。その理由
は、いわゆるランダム信号発生器は、与えられた
クロツクパルスに続く出力とそのクロツクパルス
の前の出力との間に常に予め定めた関係があり、
実際には疑似ランダム信号発生器にすぎないから
である。しかし、このような装置により、エラー
信号Veの繰返し周期は （2n−１）2／Rc となり、この周期内におけるエラー信号Veの位
置変化は不規則となるであろう。これに関する２
つの問題点は、２つのランダム信号発生器が独立
無関係であることを統計的に示すことが極めて困
難なことと、更に重要なことには、繰返し周期が
ｎで決まり、ｎが例えば10くらいより少ないとエ
ラー信号Veの不規則性が疑わしくなることであ
る。
ダム信号発生器を置くことによつて静的番号を変
えることである。ただし、この２つのランダム信
号発生器が同じ動作をしない、つまり、動作の中
に規則的な相関関係をもたないよう注意する必要
がある。これは、実際は達成が難しい。その理由
は、いわゆるランダム信号発生器は、与えられた
クロツクパルスに続く出力とそのクロツクパルス
の前の出力との間に常に予め定めた関係があり、
実際には疑似ランダム信号発生器にすぎないから
である。しかし、このような装置により、エラー
信号Veの繰返し周期は （2n−１）2／Rc となり、この周期内におけるエラー信号Veの位
置変化は不規則となるであろう。これに関する２
つの問題点は、２つのランダム信号発生器が独立
無関係であることを統計的に示すことが極めて困
難なことと、更に重要なことには、繰返し周期が
ｎで決まり、ｎが例えば10くらいより少ないとエ
ラー信号Veの不規則性が疑わしくなることであ
る。
第２は、シフトレジスタの段数を増すことであ
り、この方法は設計が簡単になる利点がある。そ
うしても、シフトレジスタはｎビツト出力を比較
器１２に供給し、シフトレジスタの段数がｎ＋ｍ
（ｍは１より大）に増加すればｎと全く無関係に
なる。これは、シフトレジスタ出力の列長が
2(n+m)−１になることを意味する。これはまた、
2(n+m)−１／Rcの繰返し周期内におけるエラー信号 Veの発生数が約m2であることを意味する。一般
的にいつて、ｍの値が大きい程信頼できる結果が
生れるが、10より大きいか又は10に等しいｍの値
で十分であることが分かつた。
り、この方法は設計が簡単になる利点がある。そ
うしても、シフトレジスタはｎビツト出力を比較
器１２に供給し、シフトレジスタの段数がｎ＋ｍ
（ｍは１より大）に増加すればｎと全く無関係に
なる。これは、シフトレジスタ出力の列長が
2(n+m)−１になることを意味する。これはまた、
2(n+m)−１／Rcの繰返し周期内におけるエラー信号 Veの発生数が約m2であることを意味する。一般
的にいつて、ｍの値が大きい程信頼できる結果が
生れるが、10より大きいか又は10に等しいｍの値
で十分であることが分かつた。
第３図は、本発明に用いる上述の考え方に基く
デジタル型ランダム・エラー信号発生器の具体例
を示すブロツク図である。図において、２１は、
フイードバツク・シフトレジスタで形成される疑
似ランダム信号発生器で、オール「０」を除く最
大長列出力を発生する。Q1〜Q8は、シフトレジ
スタの８段に対応する８出力端で、実際はもつと
多数の段及び出力を用いる。シフトレジスタの各
出力Q1〜Q8は各排他オアゲート２２の一方の第
１入力に接続され、各排他オアゲート２２の他方
の各第２入力には、静的ランダム番号発生器２３
からの静的ランダム番号のビツトSR1〜SR8がそ
れぞれ供給される。各排他オアゲート２２の出力
は、各ナンドゲート２４の一方の第１入力に接続
され、ナンドゲート２４の他方の各第２入力に
は、ビツト制御回路２５よりビツト制御信号EN1
〜EN8が供給される。８個のナンドゲート２４の
出力はナンドゲート２６の各入力に接続され、ナ
ンドゲート２６の出力は出力端子２７に接続され
エラー信号Veとして導出される。シフトレジス
タは、クロツク端子２８に供給されるクロツクパ
ルス信号によつて駆動される。
デジタル型ランダム・エラー信号発生器の具体例
を示すブロツク図である。図において、２１は、
フイードバツク・シフトレジスタで形成される疑
似ランダム信号発生器で、オール「０」を除く最
大長列出力を発生する。Q1〜Q8は、シフトレジ
スタの８段に対応する８出力端で、実際はもつと
多数の段及び出力を用いる。シフトレジスタの各
出力Q1〜Q8は各排他オアゲート２２の一方の第
１入力に接続され、各排他オアゲート２２の他方
の各第２入力には、静的ランダム番号発生器２３
からの静的ランダム番号のビツトSR1〜SR8がそ
れぞれ供給される。各排他オアゲート２２の出力
は、各ナンドゲート２４の一方の第１入力に接続
され、ナンドゲート２４の他方の各第２入力に
は、ビツト制御回路２５よりビツト制御信号EN1
〜EN8が供給される。８個のナンドゲート２４の
出力はナンドゲート２６の各入力に接続され、ナ
ンドゲート２６の出力は出力端子２７に接続され
エラー信号Veとして導出される。シフトレジス
タは、クロツク端子２８に供給されるクロツクパ
ルス信号によつて駆動される。
第３図のデジタル型ランダム・エラー信号発生
器の動作において、シフトレジスタはクロツクパ
ルス率で駆動されるので、シフトレジスタの各現
在状態及びその前の状態の間には相関関係があ
る。しかし、静的ランダム番号ビツトを各排他オ
アゲート２２の第２入力に供給すると、この相関
関係は低減する。更に、ビツト制御信号EN1〜
EN8をナンドゲート２４の第２入力に供給するビ
ツト制御回路２５を不規則に動作させ、ナンドゲ
ート２４の１個以上を任意の時間に不規則に選択
させることにより、上記の相関関係をもつと低減
させることができる。エラー率は、選択されるナ
ンドゲート２４の数で決まる。
器の動作において、シフトレジスタはクロツクパ
ルス率で駆動されるので、シフトレジスタの各現
在状態及びその前の状態の間には相関関係があ
る。しかし、静的ランダム番号ビツトを各排他オ
アゲート２２の第２入力に供給すると、この相関
関係は低減する。更に、ビツト制御信号EN1〜
EN8をナンドゲート２４の第２入力に供給するビ
ツト制御回路２５を不規則に動作させ、ナンドゲ
ート２４の１個以上を任意の時間に不規則に選択
させることにより、上記の相関関係をもつと低減
させることができる。エラー率は、選択されるナ
ンドゲート２４の数で決まる。
いま、例えば与えられた時間に２個のナンドゲ
ート２４が選択され動作したとすると、その論理
回路は、結果として、これら２個のナンドゲート
２４に接続された２個の排他オアゲート２２の第
２入力に供給される静的ランダム番号の２数字に
対応する２数字パターンを求めることになり、エ
ラー率は１／22となる。次に、動作するナンドゲ
ート２４の数を例えば３個に変える。この場合、
前述の２個のナンドゲート２４を含まない別の３
個のナンドゲート２４を動作させるのがよい。
ート２４が選択され動作したとすると、その論理
回路は、結果として、これら２個のナンドゲート
２４に接続された２個の排他オアゲート２２の第
２入力に供給される静的ランダム番号の２数字に
対応する２数字パターンを求めることになり、エ
ラー率は１／22となる。次に、動作するナンドゲ
ート２４の数を例えば３個に変える。この場合、
前述の２個のナンドゲート２４を含まない別の３
個のナンドゲート２４を動作させるのがよい。
上述の具体例につき実験の結果、発生されるエ
ラー信号Veは、使用する実験方法を決定できる
限りランダムであることが分かつた。第４図は、
使用したビツト制御の数すなわち動作したナンド
ゲート２４の数に対してプロツトしたエラー率の
グラフである。
ラー信号Veは、使用する実験方法を決定できる
限りランダムであることが分かつた。第４図は、
使用したビツト制御の数すなわち動作したナンド
ゲート２４の数に対してプロツトしたエラー率の
グラフである。
バースト・エラー信号の発生は、基本メカニズ
ムとしてチヤンネル・フエードを用いることによ
り模造することができる。第５図Ａは、時間に対
してＳ／Ｎ比をプロツトした代表的なチヤンネ
ル・フエード特性を示す。第５図Ｂは、時間に対
しそのエラー率の対数をプロツトしてエラー率を
示したものである。
ムとしてチヤンネル・フエードを用いることによ
り模造することができる。第５図Ａは、時間に対
してＳ／Ｎ比をプロツトした代表的なチヤンネ
ル・フエード特性を示す。第５図Ｂは、時間に対
しそのエラー率の対数をプロツトしてエラー率を
示したものである。
かかる特性を合成するには、これを簡略化する
必要があり、それは、例えば、時間に対してエラ
ー率がプロツトされた第６図に示すような１つの
特性を与えるようにエラー率を量子化することで
達成される。すなわち、エラー率は、簡単に２つ
の値Re１とRe２の間で切替えられるだけである。
エラー率Re２は高い方のエラー率で例えば1/2で
あり、他方、エラー率Re１は低い方のエラー率
で例えば１／505である。２つのエラー率Re１及
びRe２は調整可能なことが望ましく、低い率Re
１は、非ドロツプアウト状態すなわち正常の背景
エラー率に対応し、高い率は、ドロツプアウト状
態すなわちバースト・エラー率に対応する。１つ
のバースト制御ゲートを２つのエラー率Re１及
びRe２間を切替えるように配置する。実際に遭
遇するような一般的特性をもつランダム・エラー
信号を合成するには、この制御特性が重要であ
る。その制御パラメータは、平均バースト率Rb
と平均バースト長Lbの２つである。この平均バ
ースト率Rbと平均バースト長Lbの間の特性関係
は、実際には、平均バースト長Lbの対数に対し
平均バースト率Rbの対数をプロツトした第７図
のようになる。すなわち、平均バースト長Lbは、
平均バースト率Rbに逆比例する。これは、 Lb・Rb＝一定 と表わすことができる。必要に応じ又は特殊な状
況に適合させるため、他の特性関係を用いること
もできる。例えば、 Lb 2・Rb＝一定 この場合は、第７図の線の傾斜がもつと急にな
る。
必要があり、それは、例えば、時間に対してエラ
ー率がプロツトされた第６図に示すような１つの
特性を与えるようにエラー率を量子化することで
達成される。すなわち、エラー率は、簡単に２つ
の値Re１とRe２の間で切替えられるだけである。
エラー率Re２は高い方のエラー率で例えば1/2で
あり、他方、エラー率Re１は低い方のエラー率
で例えば１／505である。２つのエラー率Re１及
びRe２は調整可能なことが望ましく、低い率Re
１は、非ドロツプアウト状態すなわち正常の背景
エラー率に対応し、高い率は、ドロツプアウト状
態すなわちバースト・エラー率に対応する。１つ
のバースト制御ゲートを２つのエラー率Re１及
びRe２間を切替えるように配置する。実際に遭
遇するような一般的特性をもつランダム・エラー
信号を合成するには、この制御特性が重要であ
る。その制御パラメータは、平均バースト率Rb
と平均バースト長Lbの２つである。この平均バ
ースト率Rbと平均バースト長Lbの間の特性関係
は、実際には、平均バースト長Lbの対数に対し
平均バースト率Rbの対数をプロツトした第７図
のようになる。すなわち、平均バースト長Lbは、
平均バースト率Rbに逆比例する。これは、 Lb・Rb＝一定 と表わすことができる。必要に応じ又は特殊な状
況に適合させるため、他の特性関係を用いること
もできる。例えば、 Lb 2・Rb＝一定 この場合は、第７図の線の傾斜がもつと急にな
る。
第８図は、上述の考え方に基く本発明のバース
ト・エラー信号を発生するデジタル型ランダム・
エラー信号発生器の実施例を示すブロツク図であ
る。
ト・エラー信号を発生するデジタル型ランダム・
エラー信号発生器の実施例を示すブロツク図であ
る。
３１，３２及び３３は、それぞれ最大長列（オ
ール「０」を除く。）出力を発生するフイードバ
ツク。シフトレジスタで形成される第１、第２及
び第３の疑似ランダム信号発生器である。第１ラ
ンダム信号発生器３１のn1出力はそれぞれ比較器
３４の第1n1入力に接続され、その第2n1入力には
それぞれ第１静的ランダム番号発生器３５のn1出
力が接続される。ビツト制御回路３６は、比較器
３４の各ビツト制御入力にn1までのビツト制御信
号を供給する。３１，３４，３５及び３６の各部
は、第３図に示したものと同様な構成及び作用を
もつ第１のランダム・エラー信号発生器５１を形
成し、ビツト制御回路３６は、バースト・エラー
信号の発生回数すなわちバースト・スタート率を
制御する。
ール「０」を除く。）出力を発生するフイードバ
ツク。シフトレジスタで形成される第１、第２及
び第３の疑似ランダム信号発生器である。第１ラ
ンダム信号発生器３１のn1出力はそれぞれ比較器
３４の第1n1入力に接続され、その第2n1入力には
それぞれ第１静的ランダム番号発生器３５のn1出
力が接続される。ビツト制御回路３６は、比較器
３４の各ビツト制御入力にn1までのビツト制御信
号を供給する。３１，３４，３５及び３６の各部
は、第３図に示したものと同様な構成及び作用を
もつ第１のランダム・エラー信号発生器５１を形
成し、ビツト制御回路３６は、バースト・エラー
信号の発生回数すなわちバースト・スタート率を
制御する。
比較器３４の出力は、Ｓ−Ｒフリツプフロツプ
回路３７のＳ入力及びラツチ回路３８のクロツク
入力に接続される。ラツチ回数３８は、第２のラ
ンダム信号発生器３２のn2出力にそれぞれ接続さ
れたn2入力を有し、そのn2出力は、プログラム可
能なリードオンメモリ（PROM）で構成される
コード変換器３９の入力にそれぞれ接続される。
コード変換器３９は、n3出力を比較器４０に供給
し、比較器４０に対し、比較器３４についてビツ
ト制御回路３６がしたと同様な作用をする。比較
器４０は、第３のランダム信号発生器３３のn3出
力にそれぞれ接続された第1n3入力と、第２の静
的ランダム番号発生器４１のn3出力にそれぞれ接
続された第2n3入力とを有する。比較器４０の出
力はフリツプフロツプ回路３７のＲ−入力に接続
され、フリツプフロツプ回路３７の出力は、第１
図の排他オアゲート２に対応するバースト・ゲー
トに接続される。３３，３９，４０及び４１の各
部はまた、第３図に示したものと同様な構成及び
作用をもつ第２のランダム・エラー信号発生器５
２を形成する。
回路３７のＳ入力及びラツチ回路３８のクロツク
入力に接続される。ラツチ回数３８は、第２のラ
ンダム信号発生器３２のn2出力にそれぞれ接続さ
れたn2入力を有し、そのn2出力は、プログラム可
能なリードオンメモリ（PROM）で構成される
コード変換器３９の入力にそれぞれ接続される。
コード変換器３９は、n3出力を比較器４０に供給
し、比較器４０に対し、比較器３４についてビツ
ト制御回路３６がしたと同様な作用をする。比較
器４０は、第３のランダム信号発生器３３のn3出
力にそれぞれ接続された第1n3入力と、第２の静
的ランダム番号発生器４１のn3出力にそれぞれ接
続された第2n3入力とを有する。比較器４０の出
力はフリツプフロツプ回路３７のＲ−入力に接続
され、フリツプフロツプ回路３７の出力は、第１
図の排他オアゲート２に対応するバースト・ゲー
トに接続される。３３，３９，４０及び４１の各
部はまた、第３図に示したものと同様な構成及び
作用をもつ第２のランダム・エラー信号発生器５
２を形成する。
動作において、第１ランダム・エラー信号発生
器５１はバースト・スタート率を制御する、換言
すると、各エラー・バースト信号のスタート位置
を決定する。比較器３４は、第１にフリツプフロ
ツプ回路３７の出力をセツトするのに用いられ、
第２に第２ランダム・エラー信号発生器５２をも
つバースト長発生器の動作をスタートさせるのに
用いられるバースト・スタート・パネルを作成す
る。この後の方の動作は、第１のスタート・パル
スが第２ランダム信号発生器３２の出力をサンプ
ルし、コード変換器３９を形成するPROMへラ
ンダム信号を供給することになる。PROMの機
能はn2入力を 2n2（すなわち、n3） 出力に変換することであり、これらの出力は、第
２ランダム・エラー信号発生器５２のビツト制御
に用いられる。n2の各レベルの確率は等しいの
で、ビツト制御数はランダムに選択される。
器５１はバースト・スタート率を制御する、換言
すると、各エラー・バースト信号のスタート位置
を決定する。比較器３４は、第１にフリツプフロ
ツプ回路３７の出力をセツトするのに用いられ、
第２に第２ランダム・エラー信号発生器５２をも
つバースト長発生器の動作をスタートさせるのに
用いられるバースト・スタート・パネルを作成す
る。この後の方の動作は、第１のスタート・パル
スが第２ランダム信号発生器３２の出力をサンプ
ルし、コード変換器３９を形成するPROMへラ
ンダム信号を供給することになる。PROMの機
能はn2入力を 2n2（すなわち、n3） 出力に変換することであり、これらの出力は、第
２ランダム・エラー信号発生器５２のビツト制御
に用いられる。n2の各レベルの確率は等しいの
で、ビツト制御数はランダムに選択される。
他の動作モードとして、コード変換器３９をビ
ツト制御が等しい率で行なわれないようにプログ
ラムして動作させることができる。これは、第７
図の線の傾斜を変えることになる。試験を通じて
この方法で得た１つの特性は、 Rbが１／Lbに比例する ことであるが、必要に応じて他の特性を得ること
も可能である。
ツト制御が等しい率で行なわれないようにプログ
ラムして動作させることができる。これは、第７
図の線の傾斜を変えることになる。試験を通じて
この方法で得た１つの特性は、 Rbが１／Lbに比例する ことであるが、必要に応じて他の特性を得ること
も可能である。
要約すると、ランダム・エラー信号発生器５１
はバーストの発生回数を制御し、ランダム・エラ
ー信号発生器５２は各バーストの長さを制御する
ことになる。第９図は、バースト長の確率へのn2
の各値の影響を示すものである。第９図の各線
は、次の２項式分布の形をしている。
はバーストの発生回数を制御し、ランダム・エラ
ー信号発生器５２は各バーストの長さを制御する
ことになる。第９図は、バースト長の確率へのn2
の各値の影響を示すものである。第９図の各線
は、次の２項式分布の形をしている。
Rb＝ｐ｛（１−ｐ）(Lb-1)｝
ただし、ｐは2-n3、Rbはバースト長Lbの確率であ
る。この選ばれた特性においてはn2の各レベルの
確率は等しいので、バースト長Lbの総合分布は
全レベルの和になるであろう。これは、第７図に
示すように Rbは１／Lbに比例する という特性に近似する。ただし、バースト長Lb
が２以下の場合は、僅かに外れている。
る。この選ばれた特性においてはn2の各レベルの
確率は等しいので、バースト長Lbの総合分布は
全レベルの和になるであろう。これは、第７図に
示すように Rbは１／Lbに比例する という特性に近似する。ただし、バースト長Lb
が２以下の場合は、僅かに外れている。
第１０図は、第８図の実施例についての測定結
果を示す。図においては、異なるＲの値につきバ
ースト長Lbの対数に対する平均バースト率Rbの
対数がプロツトされている。
果を示す。図においては、異なるＲの値につきバ
ースト長Lbの対数に対する平均バースト率Rbの
対数がプロツトされている。
発明の効果
以上説明したとおり、本発明によれば、不規則
な時間にバースト・スタート信号を発生する第１
のデジタル型ランダム・エラー信号発生手段に応
じて、不規則な時間幅のバースト・エラー信号を
発生する第２のデジタル型ランダム・エラー信号
発生手段の出力発生を制御するので、上記各不規
則時間にスタートする不規則な時間幅のバース
ト・エラー信号を供給することができる。よつ
て、本発明は、デジタル送信装置の試験に好適で
ある。
な時間にバースト・スタート信号を発生する第１
のデジタル型ランダム・エラー信号発生手段に応
じて、不規則な時間幅のバースト・エラー信号を
発生する第２のデジタル型ランダム・エラー信号
発生手段の出力発生を制御するので、上記各不規
則時間にスタートする不規則な時間幅のバース
ト・エラー信号を供給することができる。よつ
て、本発明は、デジタル送信装置の試験に好適で
ある。
第１図はエラー信号を信号チヤンネルに加える
回路配置を示すブロツク図、第２図は基本的デジ
タル型ランダム・エラー信号発生器の例を示すブ
ロツク図、第３図は本発明に用いるデジタル型ラ
ンダム・エラー信号発生器の具体例を示すブロツ
ク図、第４図は第３図のものの動作を示すグラ
フ、第５図Ａ、第５図Ｂ及び第６図はバースト・
エラー信号発生の基本的メカニズムを示すグラ
フ、第７図は平均バースト率と平均バースト長の
関係を示すグラフ、第８図は本発明のバースト・
エラー信号を発生するデジタル型ランダム・エラ
ー信号発生器の実施例を示すブロツク図、第９及
び第１０図は第８図の実施例の動作を示すグラフ
である。 ５１，３１，３４，３５，３６……第１のデジ
タル型ランダム・エラー信号発生手段、５２，３
３，３９，４０，４１……第２のデジタル型ラン
ダム・エラー信号発生手段、３２，３８，３７…
…第２のデジタル型ランダム・エラー信号発生手
段の出力を第１のデジタル型ランダム・エラー信
号発生手段の出力に応じて発生させ、各不規則時
間にスタートする不規則な時間幅のバースト・エ
ラー信号を供給する手段。
回路配置を示すブロツク図、第２図は基本的デジ
タル型ランダム・エラー信号発生器の例を示すブ
ロツク図、第３図は本発明に用いるデジタル型ラ
ンダム・エラー信号発生器の具体例を示すブロツ
ク図、第４図は第３図のものの動作を示すグラ
フ、第５図Ａ、第５図Ｂ及び第６図はバースト・
エラー信号発生の基本的メカニズムを示すグラ
フ、第７図は平均バースト率と平均バースト長の
関係を示すグラフ、第８図は本発明のバースト・
エラー信号を発生するデジタル型ランダム・エラ
ー信号発生器の実施例を示すブロツク図、第９及
び第１０図は第８図の実施例の動作を示すグラフ
である。 ５１，３１，３４，３５，３６……第１のデジ
タル型ランダム・エラー信号発生手段、５２，３
３，３９，４０，４１……第２のデジタル型ラン
ダム・エラー信号発生手段、３２，３８，３７…
…第２のデジタル型ランダム・エラー信号発生手
段の出力を第１のデジタル型ランダム・エラー信
号発生手段の出力に応じて発生させ、各不規則時
間にスタートする不規則な時間幅のバースト・エ
ラー信号を供給する手段。
Claims (1)
- 【特許請求の範囲】 １ 不規則な時間にバースト・スタート信号を発
生する第１のデジタル型ランダム・エラー信号発
生手段と、不規則な時間幅のバースト・エラー信
号を発生する第２のデジタル型ランダム・エラー
信号発生手段と、上記第２のデジタル型ランダ
ム・エラー信号発生手段の出力を上記第１のデジ
タル型ランダム・エラー信号発生手段の出力に応
じて発生させ、上記各不規則時間にスタートする
不規則な時間幅のバースト・エラー信号を供給す
る手段とを具えたバースト・エラー信号を発生す
るデジタル型ランダム・エラー信号発生器。 ２ 上記各第１及び第２のデジタル型ランダム・
エラー信号発生手段は、変化するｎビツトの出力
を供給する疑似ランダム信号発生器と、上記ｎビ
ツト出力の各ビツトが各第１入力に供給されるｎ
個の２入力排他オアゲートと、これら排他オアゲ
ートの各第２入力に静的ｎビツト番号のビツトを
供給する手段と、上記排他オアゲートの各出力が
供給される他のｎ個のゲートと、上記他のゲート
の複数個を選択的に動作させる手段と、上記他の
ゲートの出力が各入力に供給される１個のｎ入力
出力ゲートとを有し、この出力ゲートは上記疑似
ランダム信号発生器、上記静的ｎビツト番号及び
上記他のゲートの動作に応じてランダム出力を供
給するように構成された特許請求の範囲１項記載
のデジタル型ランダム・エラー信号発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8234055 | 1982-11-30 | ||
| GB08234055A GB2131183B (en) | 1982-11-30 | 1982-11-30 | Digital random error generators |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59116561A JPS59116561A (ja) | 1984-07-05 |
| JPH0515092B2 true JPH0515092B2 (ja) | 1993-02-26 |
Family
ID=10534618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58221864A Granted JPS59116561A (ja) | 1982-11-30 | 1983-11-25 | デジタル型ランダム・エラ−信号発生器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4571546A (ja) |
| EP (1) | EP0113181B1 (ja) |
| JP (1) | JPS59116561A (ja) |
| AT (1) | ATE33525T1 (ja) |
| CA (1) | CA1205176A (ja) |
| DE (1) | DE3376279D1 (ja) |
| GB (1) | GB2131183B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8421500D0 (en) * | 1984-08-24 | 1984-09-26 | British Telecomm | Error generation |
| US4998076A (en) * | 1989-08-25 | 1991-03-05 | The Boeing Company | Apparatus and methods for simulating a lightning strike in an aircraft avionics environment |
| JP2577999B2 (ja) * | 1989-09-28 | 1997-02-05 | クラリオン株式会社 | 擬似雑音符号発生装置における先頭又は任意ビットパルス生成回路およびサンプリングパルス生成回路 |
| GB2292239B (en) * | 1994-07-30 | 1998-07-01 | British Nuclear Fuels Plc | Random pulse generation |
| US6201835B1 (en) | 1999-03-05 | 2001-03-13 | Burr-Brown Corporation | Frequency-shaped pseudo-random chopper stabilization circuit and method for delta-sigma modulator |
| US7263505B1 (en) * | 1999-06-30 | 2007-08-28 | Kyklos Entertainment S.R.L. | Method and apparatus for generating a sale offer over an electronic network system |
| US7243082B1 (en) * | 1999-06-30 | 2007-07-10 | Kyklos Entertainment S.R.L. | Method and apparatus for generating a sale offer to selected individuals over electronic network systems |
| US20080319918A1 (en) * | 1999-06-30 | 2008-12-25 | Kyklos Entertainment S.R.I. | Methods and systems for generating product offers over electronic network systems |
| WO2003079181A2 (en) * | 2002-03-08 | 2003-09-25 | Seagate Technology Llc | Method and apparatus for generating random numbers based on filter coefficients of an adaptive filter |
| US6727765B1 (en) * | 2002-06-28 | 2004-04-27 | Cypress Semiconductor Corporation | Stochastic pulse generator device and method of same |
| US7426666B2 (en) * | 2004-05-18 | 2008-09-16 | Lucent Technologies Inc. | Noisy channel emulator for high speed data |
| RU2339155C2 (ru) * | 2006-07-20 | 2008-11-20 | Ставропольский военный институт связи ракетных войск | Генератор искусственного трафика |
| US8129924B2 (en) | 2006-11-13 | 2012-03-06 | Cypress Semiconductor Corporation | Stochastic signal density modulation for optical transducer control |
| US8093825B1 (en) | 2006-11-13 | 2012-01-10 | Cypress Semiconductor Corporation | Control circuit for optical transducers |
| US8044612B2 (en) * | 2007-01-30 | 2011-10-25 | Cypress Semiconductor Corporation | Method and apparatus for networked illumination devices |
| JP5101426B2 (ja) * | 2008-07-30 | 2012-12-19 | アンリツ株式会社 | ランダムエラー信号発生装置 |
| US10372528B1 (en) | 2014-12-15 | 2019-08-06 | Seagate Technology Llc | Random values from data errors |
| US10338890B1 (en) | 2015-01-07 | 2019-07-02 | Seagate Technology Llc | Random values from data errors |
| JP2022020504A (ja) * | 2020-07-20 | 2022-02-01 | ソニーセミコンダクタソリューションズ株式会社 | メモリシステムおよびメモリ動作プログラム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2172459A5 (ja) * | 1972-02-11 | 1973-09-28 | Alsthom Cgee | |
| US3790768A (en) * | 1972-09-28 | 1974-02-05 | Prayfel Inc | Random number generator |
| US3946215A (en) * | 1974-09-30 | 1976-03-23 | The Boeing Company | Pseudo-random code generator |
| FR2304222A1 (fr) * | 1975-03-12 | 1976-10-08 | Cit Alcatel | Generateur de sequences numeriques pseudo-aleatoires |
| US4202051A (en) * | 1977-10-03 | 1980-05-06 | Wisconsin Alumni Research Foundation | Digital data enciphering and deciphering circuit and method |
| US4188583A (en) * | 1977-12-23 | 1980-02-12 | Rca Corporation | Sampling method and apparatuses |
| US4218749A (en) * | 1978-09-25 | 1980-08-19 | Sangamo Weston, Inc. | Apparatus and method for digital noise synthesis |
| FR2509929A1 (fr) * | 1981-07-17 | 1983-01-21 | Urien Michel | Generateur d'evenements a taux d'occurrence et distribution predetermines |
| US4450321A (en) * | 1981-12-08 | 1984-05-22 | Quigley William D | Circuit for producing noise generation for sound masking |
-
1982
- 1982-11-30 GB GB08234055A patent/GB2131183B/en not_active Expired
-
1983
- 1983-11-15 CA CA000441207A patent/CA1205176A/en not_active Expired
- 1983-11-16 US US06/552,117 patent/US4571546A/en not_active Expired - Lifetime
- 1983-11-22 DE DE8383307131T patent/DE3376279D1/de not_active Expired
- 1983-11-22 AT AT83307131T patent/ATE33525T1/de not_active IP Right Cessation
- 1983-11-22 EP EP83307131A patent/EP0113181B1/en not_active Expired
- 1983-11-25 JP JP58221864A patent/JPS59116561A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| ATE33525T1 (de) | 1988-04-15 |
| EP0113181A1 (en) | 1984-07-11 |
| GB2131183B (en) | 1986-02-26 |
| GB2131183A (en) | 1984-06-13 |
| DE3376279D1 (en) | 1988-05-19 |
| US4571546A (en) | 1986-02-18 |
| CA1205176A (en) | 1986-05-27 |
| JPS59116561A (ja) | 1984-07-05 |
| EP0113181B1 (en) | 1988-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0113181B1 (en) | Digital random error generator arrangements | |
| US4771429A (en) | Circuit combining functions of cyclic redundancy check code and pseudo-random number generators | |
| US5381421A (en) | Per pin circuit test system having N-bit pin interface providing speed improvement with frequency multiplexing | |
| JPH0772222A (ja) | 疑似ランダム２進パターンの生成方法および装置 | |
| US4553090A (en) | Method and apparatus for testing a logic circuit using parallel to serial and serial to parallel conversion | |
| WO1999061978A1 (en) | Method and system for providing a random number generator | |
| US4713605A (en) | Linear feedback shift register for circuit design technology validation | |
| JPH04213212A (ja) | 高速パターン発生器 | |
| US5297151A (en) | Adjustable weighted random test pattern generator for logic circuits | |
| JP2002330192A (ja) | 試験信号発生装置及び方法並びにポアソン分布エラー信号発生器及び発生方法 | |
| US6185252B1 (en) | Process for decoding a digital signal and a bus system and a peripheral unit therefor | |
| US20050154953A1 (en) | Multiple function pattern generator and comparator having self-seeding test function | |
| US5724277A (en) | Background noise generating apparatus | |
| KR20000023351A (ko) | 복수의 클록신호를 이용한 난수발생방법 및 장치 | |
| US6292506B1 (en) | Length selectable, hardware efficient pseudorandom code generator | |
| KR100444763B1 (ko) | 내장된 자체테스트 기법을 위한 결정패턴 생성기 | |
| KR0157153B1 (ko) | 난수발생 장치 | |
| KR100211837B1 (ko) | 디지탈 의사 랜덤 에러 발생기 | |
| JPS5650445A (en) | Data check device | |
| SU942011A1 (ru) | Датчик случайных чисел | |
| JPH0777384B2 (ja) | 回線シミュレータ | |
| JP2833922B2 (ja) | Ｐｎ符号検査回路 | |
| JPH0833439B2 (ja) | 半導体集積回路 | |
| SU742910A1 (ru) | Генератор псевдослучайных двоичных последовательностей | |
| SU696510A1 (ru) | Генератор псевдослучайных кодов |