JPH05151371A - データ駆動型計算機 - Google Patents

Abstract

(57)【要約】 【目的】 データ駆動計算機の回路に特殊なデータ経路
や回路の追加を加えることなく、ソースプログラムの指
定範囲行に対応するデータフロープログラムのノードに
おけるトレース実行機能を実現できるようなデバッグ装
置を備えたデータ駆動型計算機を構築する。 【構成】 プログラム変換手段（３）によりソースプロ
グラムを解析しデータフロープログラムに変換し、トレ
ース機能を実現するために出力命令追加手段（４）によ
りデータフロープログラムに出力命令を追加し、デバッ
グ情報記憶手段（５）によりソースプログラムとデータ
フロープログラムの対応関係及びそれぞれの詳細情報を
記憶し、データパケット判別手段（７）によりデータ駆
動計算機より出力された出力データパケットがどのノー
ドから出力されたものかを判別し、データパケット投入
手段（６）によりデータ駆動計算機に対してデータパケ
ットを投入する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ駆動計算機とホ
スト計算機で構成されるデータ駆動型計算機におけるデ
バッグ装置に関し、特にソースプログラムの指定範囲に
対応する箇所にてデータフロープログラムのトレース実
行を可能とするようなデバッグ装置に関する。

【０００２】

【従来の技術】従来、データ駆動計算機のプログラムの
デバッグ装置に関しては、大別して特願昭６３−１６５
６８９号の「データフロープログラムのデバッグ装置」
に見られるようなノイマン型計算機上で、データ駆動計
算機の動作シミュレートを行いプログラムのデバッグを
行うデバッグ装置と、特願平１−２３５７０号の「デー
タ駆動型情報処理装置用のデバッグ装置」に見られるよ
うなデータ駆動計算機内部のパイプライン経路に特殊な
データ出力経路を追加するデバッグ装置に分けられる。

【０００３】前者の動作シミュレートによりデバッグを
行うデバッグ装置は、データ駆動計算機上でのプログラ
ムの動作を予測することはできても実際のデータ駆動計
算機上での非正常動作を検出し、訂正することはできな
い。

【０００４】また後者のパイプライン経路へデータ出力
経路を追加する方法ではハードウェアの改造を必要とす
る上、図７に示すような要素プロセッサの構成の複数を
１チップＬＳＩにする際にチップからの出力ピン数が大
幅に増加してしまうという問題があった。

【０００５】また従来のデータ駆動計算機のデバッグ装
置は、プログラムの任意の指定範囲にてプログラムの実
行状況をトレースすることが非常に困難であり、その実
現のためにはデータ駆動計算機のハードウェア回路に前
記特殊なデータ出力経路をの追加を行わなければならな
かった。しかしこの方法では、前記出力ピンが増加する
という問題を避けることができないため、要素プロセッ
サの１チップ化を極めて困難にしてしまうという問題が
あった。

【０００６】

【発明が解決しようとする課題】本発明により解決しよ
うとする課題は、データ駆動計算機の回路に特殊なデー
タ経路や回路の追加を加えることなくプログラムの実行
状態を把握するために、ソースプログラムの指定範囲行
に対応するデータフロープログラムのノードにおけるト
レース実行機能を実現できるデバッグ装置を備えたデー
タ駆動型計算機を構築することである。

【０００７】

【課題を解決するための手段】本発明にかかるデータ駆
動型計算機は、データ駆動型要素プロセッサからなるデ
ータ駆動計算機と、デバッグ装置を備えるホスト計算機
により構成され、該デバッグ装置は、プログラム変換手
段、出力命令追加手段、デバッグ情報記憶手段、データ
パケット判別手段、データパケット投入手段で構成され
る。

【０００８】プログラム変換手段はソースプログラムを
解析しデータフロープログラムに変換する手段であり、
出力命令追加手段はトレース機能を実現するために通常
のデータフロープログラムに出力命令を追加する手段で
あり、デバッグ情報記憶手段はソースプログラムとデー
タフロープログラムの対応関係及びそれぞれの詳細情報
を記憶する手段であり、データパケット判別手段はデー
タ駆動計算機より出力された出力データパケットがどの
ノードから出力されたものかを判別する手段で、データ
パケット投入手段はデータ駆動計算機に対してデータパ
ケットを投入する手段である。

【０００９】

【作用】本発明によるデータ駆動型計算機は、ソースプ
ログラムを解析し、データフロープログラムに変換する
とともにデータフロープログラムとソースプログラムの
対応関係を始めとするデバッグ情報を出力するプログラ
ム変換手段と、ソースプログラム上でトレースを行う範
囲を指定し、指定範囲における各行での処理が終了する
データフロープログラムのノード部に出力命令を追加す
るとともに、出力命令追加情報をデバッグ情報として出
力する出力命令追加手段と、前記プログラム変換手段及
び、前記出力命令追加手段から与えられたデバッグ情報
を記憶するデバッグ情報記憶手段と、前記追加した出力
命令の実行時にホスト計算機が受信する出力データパケ
ットがデータフロープログラムのどのノードから出力さ
れてきたのかの判別を行うデータパケット判別手段と、
データフロープログラムの指定ノードに対してプログラ
ム実行開始パケットの投入を行うデータパケット投入手
段とを有するデバッグ装置を備えることにより、前記指
定された範囲におけるプログラム実行時のトレースを行
う。

【００１０】

【実施例】図１は本発明の原理構成図であり、本発明に
よるデバッグ装置を備えたデータ駆動型計算機を示して
いる。

【００１１】図１において、１はコマンド入力及びソー
スプログラムのトレース範囲指定を行うコンソールを示
し、１１はコンソールから入力されたコマンドを解析し
実行するコマンド解析実行手段を示し、２はソースプロ
グラムを記録しておく記録装置を示し、３はソースプロ
グラムを解析しデータフロープログラムに変換するプロ
グラム変換手段を示し、４はデータフロープログラムの
指定トレース範囲内の各行の処理が終了するノード部に
出力命令を追加する出力命令追加手段を示し、５はデバ
ッグ情報を記憶しておくデバッグ情報記憶手段を示し、
６はプログラム実行開始パケットのデータ駆動計算機
（１０）への投入及び出力命令追加手段（４）から送ら
れてきたデータフロープログラムをパケット分解してデ
ータ駆動計算機に転送するデータパケット投入手段を示
し、７はデータ駆動計算機（１０）から出力される出力
データパケットをデバッグ情報記憶手段（５）を参照し
て判別するデータパケット判別手段を示し、８はプログ
ラム変換手段（３）、出力命令追加手段（４）、データ
パケット判別手段（７）、コンソール（１）からの描画
情報を表示するための表示手段を示し、９は表示手段
（８）からの描画出力情報を描画するディスプレイを示
すものである。また図中のａ、ｂにより示される複数の
線は、それぞれコマンド解析・実行手段（１１）から、
プログラム変換手段（３）、出力命令追加手段（４）、
デバッグ情報記憶手段（５）、データパケット投入手段
（６）、データパケット判別手段（７）、表示手段
（８）への命令伝送経路を示す。

【００１２】図５に本発明のデータ駆動型計算機の構成
要素であるデータ駆動計算機（１０）の一実施例の概略
構成図を示す。

【００１３】本発明で用いるデータ駆動計算機は、図５
に示すように、ｎ×ｍ台の要素プロセッサ（Ｐ）をトー
ラス結合網で接続することを基本とする。該トーラス結
合網とは、多数のプロセッサを行列配置し、各縦方向、
即ち南北方向のプロセッサ列を循環的に結合する複数の
縦通信線と各横方向、即ち東西方向のプロセッサ行を循
環的に結合する複数の横通信線とで任意のプロセッサ間
のデータ通信を可能としたものである。

【００１４】本実施例のデータ駆動計算機では、ネット
ワークとのデータのやりとりは、南北方向の任意の通信
リンクにネットワークインタフェース（ＮＩＦ）を挿入
することによって行う。ホスト計算機と要素プロセッサ
（Ｐ）群とのデータのやりとりは、ホストインタフェー
ス（ＨＩＦ）、及び上記のネットワークインタフェース
（ＮＩＦ）を介して行われる。

【００１５】即ち、ホスト計算機から、入力線（１６）
を介して入力されるデータパケットは、ホストインタフ
ェース（ＨＩＦ）、ネットワークインタフェース（ＮＩ
Ｆ）、及び各プロセッサの通信ポートを介して、各要素
プロセッサ（Ｐ）に入力できる。

【００１６】また、各要素プロセッサ（Ｐ）からホスト
計算機に向け出力されたデータは、各プロセッサの通信
ポートを介して、ネットワークインタフェース（ＮＩ
Ｆ）、ホストインタフェース（ＨＩＦ）を経て、出力線
（１７）を経て出力される。

【００１７】図６に該データ駆動計算機の構成要素であ
るデータ駆動型要素プロセッサの実施例の概略構成図を
示す。

【００１８】データ駆動型要素プロセッサ（Ｐ）は、基
本的にはプログラム記憶部（１０１）、発火制御・カラ
ー管理部（１０２）、命令実行部（１０３）及びキュー
メモリ（１０４）が循環パイプライン構造に接続された
構成となっている。

【００１９】プログラム記憶部（１０１）は、命令およ
びノード番号のフェッチ、定数の付与及び結果のコピー
を行う。発火制御・カラー管理部（１０２）は、２段階
の待ち合わせ記憶方式で発火制御及びカラーの獲得・解
放の管理を行う。命令実行部（１０３）は、浮動小数点
演算、整数演算、条件判定、分岐、簡易定数発生などの
命令及びそれらの複合命令を実行する。

【００２０】キューメモリ（１０４）はリング状でのあ
らゆるデータ流変動を吸収する緩衝記憶である。緩衝記
憶が必要となるのは（ａ）コピー、（ｂ）リングへの強
制的入力、（ｃ）リングからの出力遅延、（ｄ）ＦＣＣ
Ｍにおける待ちリストのサーチ、などが生じたときであ
る。また、本データ駆動型要素プロセッサ（Ｐ）は、キ
ューメモリ（１０４）のデータ滞在量に応じて（ａ）〜
（ｄ）の動作モードを動的に変更する機能を有してお
り、これによって並列度の制御が可能である。

【００２１】ネットワーク制御部（１０６）は、東西南
北４系統の通信ポ−ト（１０７、１０８、１０９、１１
０）を保持し、最大１０２４プロセッサのトーラス結合
網に基づくルーティング制御を行う。また、自身に向け
て到着したデータパケットを、循環パイプライン部に向
けて入力するための入力制御部（１１１）及び循環パイ
プラインからのデータパケットをネットワーク制御部に
出力するための出力制御部（１１２）を備える。

【００２２】本プロセッサは、このような循環パイプラ
イン構成により、データフロー型プログラムに従ったプ
ログラム実行を行う。ホスト計算機から投入されたデー
タパケットは、プロセッサ間通信ネットワークを経て、
４系統の通信ポート（１０７）ないし（１１０）のいず
れか、及びネットワーク制御部（１０６）を介して、入
力制御部（１１１）を経て、循環パイプライン部に入力
される。また、プログラム実行時に、プログラム記憶部
においてフェッチされた命令がホスト計算機への出力命
令であれば、データパケットは出力制御部（１１２）、
ネットワーク制御部（１０６）を経て、通信ポート（１
０７）ないし（１１０）のいずれかを介し、プロセッサ
間通信ネットワークを経て、ホスト計算機に向けて出力
される。

【００２３】また、ベクトル演算制御部（１１３）は、
ベクトル演算関連命令、及び通常のメモリアクセス命令
の実行制御を行う。ベクトル演算制御部（１１３）と入
力制御部（１１１）の間には、ベクトルデータの入力、
及びデータメモリ（１０５）に対するデータの出力、外
部メモリを外部キュ−メモリとして使用する場合の入出
力を行うためのベクトル入力バス（１１４）を備えてい
る。

【００２４】以下に、図２に示すＣ言語ソースプログラ
ムを用いて本発明によるデバッグ装置の実施例について
説明する。

【００２５】ここで、今、図２に示すＣ言語ソースプロ
グラムが、記録装置（２）に記録されているものとす
る。プログラム変換手段（３）はコンソール（１）から
の指示ｂによりＣ言語ソースプログラムを経路（１３）
を通して読みだし、Ｃ言語の記述に基づいて解析し、デ
ータフロープログラムに変換した後に、経路（１４）を
通して出力命令追加手段（４）へ入力するとともに、デ
バッグ情報記憶手段（５）に対してソースプログラムの
行番号と、該行番号に対応するデータフロープログラム
のノード番号と、トレース範囲指定情報との対応関係を
デバッグ情報記憶手段（５）に記憶する。

【００２６】すなわち、図２のソースプログラムをプロ
グラム変換手段（３）に入力すると、図３のデータフロ
ーグラフにより示されるデータフロープログラムが出力
される。

【００２７】さらに、出力命令追加手段（４）は、ソー
スプログラムの指定範囲の行番号に対応するデータフロ
ープログラムのノード番号情報をデバッグ情報記憶手段
（５）から読みだし、得られたノード番号箇所にホスト
行きの出力命令を追加する。図４に、このデータフロー
プログラムをデータフローグラフ化したものを示す。

【００２８】例えば図２のソースプログラムの全行の処
理を終了した時にデータパケットをホスト計算機に対し
て出力するよう指示すると、（２２）、（２３）、（２
４）、（２５）において示されるようなｏｕｔ命令を追
加する。ここで（２５）はｏｕｔ命令（２６）がホスト
計算機（２８）へ向けてデータパケットを出力すること
を示してあり、（２２）、（２３）、（２４）のいずれ
も（２５）と同じことを示す。また出力命令追加手段
（４）は、出力命令追加後、経路（１５）を通して出力
命令を追加したデータフロープログラムをデータパケッ
ト投入手段（６）に転送する。データパケット投入手段
（６）はデータフロープログラムをパケット分割し、デ
ータ駆動計算機（１０）に転送する。データ駆動計算機
にデータフロープログラムが転送されたのち、コンソー
ル（１）よりプログラム実行開始コマンドを入力するこ
とにより、データパケット投入手段（６）から経路（１
６）を通してプログラム実行開始パケットがデータ駆動
計算機（１０）に入力されプログラムの実行が開始され
る。

【００２９】データ駆動計算機内部では、順次計算が行
われ、（２２）、（２３）、（２４）、（２５）のいず
れかに処理が到達すると、ホストへ向けてデータパケッ
トを送信する。

【００３０】ホスト計算機では、データパケットが到達
すると、データパケットに含まれているそれぞれのデー
タパケットを識別するためのパケットＩＤとデバッグ情
報記憶手段（５）に記憶されているデバッグ情報とを元
に、データパケット判別手段（７）によって、データパ
ケットがソースプログラムのどの行の実行終了後に出力
されたデータパケットなのかが判別される。

【００３１】この時、指定のトレース範囲が複数行に渡
る場合、複数のパケットをホストが受け取ることになる
が、その受信パケットをデバッグ情報と照らし合わせる
ことにより、プログラムのどの部分が正常に実行された
かが、また、更に期待したデータパケットがホストに戻
って来ない場合には、プログラムの異常停止箇所の断定
が、簡単に行えることになる。

【００３２】以上の様に本発明のデータ駆型計算機装置
によって、ソースプログラムの各行の実行がプログラム
動作的に正常に終了しているかトレースし異常原因の調
査を行っていくことができるようになる。

【００３３】

【発明の効果】以上の説明から明らかなように、データ
駆動計算機の回路に特殊なデータ経路や回路を追加する
必要がないことから、要素プロセッサのＬＳＩ化を行っ
た際の出力ピン数を増加させることなく、ソースプログ
ラムの指定範囲内の各行の実行が正常に終了したかどう
かをトレースするデバッグ装置を備えることができるた
め、プログラムの異常停止箇所の断定や異常原因の調査
を行っていくうえで非常に効果的なデバッグ装置を備え
たデータ駆動型計算機を実現することが可能となる。

【図面の簡単な説明】

【図１】本発明の原理構成図であり、本発明によるデバ
ッグ装置を備えたデータ駆動型計算機を示す図である。

【図２】Ｃ言語にて記述されたソースプログラムを示す
図である。

【図３】図２のソースプログラムをデータフロープログ
ラム化したものを、さらに図式的に示したデータフロー
グラフの図である。

【図４】プログラムのトレース実行を可能とする出力命
令を挿入したデータフロープログラムの図である。

【図５】本発明のデータ駆動型計算機の構成要素である
データ駆動計算機１０の一実施例の概略構成図である。

【図６】本発明のデータ駆動計算機の構成要素であるデ
ータ駆動型要素プロセッサの実施例の概略構成図であ
る。

【符号の説明】

１ コンソール ２ 記録装置 ３ プログラム変換手段 ４ 出力命令追加手段 ５ デバッグ情報記憶手段 ６ データパケット投入手段 ７ データパケット判別手段 ８ 表示手段 ９ ディスプレイ １０ データ駆動計算機 １１ コマンド解析実行手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】データの依存関係を示すデータフロープロ
   グラムに従ってプログラムを実行するデータ駆動型の要
   素プロセッサからなるデータ駆動計算機と、該データ駆
   動計算機に接続されるホスト計算機とで構成されるデー
   タ駆動型計算機において、 ソースプログラムを解析し、データフロープログラムに
   変換するとともにデータフロープログラムとソースプロ
   グラムの対応関係を始めとするデバッグ情報を出力する
   プログラム変換手段と、ソースプログラム上でトレース
   を行う範囲を指定し、指定範囲における各行での処理が
   終了するデータフロープログラムのノード部に出力命令
   を追加するとともに、出力命令追加情報をデバッグ情報
   として出力する出力命令追加手段と、前記プログラム変
   換手段及び、前記出力命令追加手段から与えられたデバ
   ッグ情報を記憶するデバッグ情報記憶手段と、前記追加
   した出力命令の実行時にホスト計算機が受信する出力デ
   ータパケットがデータフロープログラムのどのノードか
   ら出力されてきたのかの判別を行うデータパケット判別
   手段と、データフロープログラムの指定ノードに対して
   プログラム実行開始パケットの投入を行うデータパケッ
   ト投入手段とを上記ホスト計算機に備えたデータ駆動型
   計算機。