JPH05152245A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH05152245A JPH05152245A JP33557791A JP33557791A JPH05152245A JP H05152245 A JPH05152245 A JP H05152245A JP 33557791 A JP33557791 A JP 33557791A JP 33557791 A JP33557791 A JP 33557791A JP H05152245 A JPH05152245 A JP H05152245A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- wiring
- partial pressure
- conductive material
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000463 material Substances 0.000 claims abstract description 26
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 230000007423 decrease Effects 0.000 claims abstract description 7
- 239000012298 atmosphere Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052786 argon Inorganic materials 0.000 abstract description 5
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 4
- 238000005546 reactive sputtering Methods 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 239000012299 nitrogen atmosphere Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 25
- 239000010408 film Substances 0.000 description 17
- 239000007789 gas Substances 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910008484 TiSi Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 １工程でＴｉ／ＴｉＮ／Ｔｉの積層膜を形成
することができ、下層のコンタクト抵抗の低抵抗化と、
配線の低抵抗化と高信頼性を期す半導体素子の製造方法
を提供することを目的とする。 【構成】 Ｓｉ基板２１上にフィールド酸化膜２２を形
成するとともに、Ｐ+ 拡散層２３を形成した後、シリコ
ン酸化膜２４を形成し、Ｐ+拡散層２３上にコンタクト
ホール２５を形成し、反応性スパッタ法によりＡｒ１０
０％、５ｍTorr、ＤＣパワー２KWで約１００nmのＴｉ２
６を堆積し、その後Ｎ2 を導入し、Ａｒ＋Ｎ2 圧を５ｍ
Torr一定にしながら、Ｎ2 分圧を上昇させながらＴｉＮ
２７を堆積し、その上にＴｉ２８を形成し、スパッタ法
により、Ｓｉ２９を堆積し、熱処理により、Ｔｉ２８を
ＴｉＳｉ2 に変えたものである。
することができ、下層のコンタクト抵抗の低抵抗化と、
配線の低抵抗化と高信頼性を期す半導体素子の製造方法
を提供することを目的とする。 【構成】 Ｓｉ基板２１上にフィールド酸化膜２２を形
成するとともに、Ｐ+ 拡散層２３を形成した後、シリコ
ン酸化膜２４を形成し、Ｐ+拡散層２３上にコンタクト
ホール２５を形成し、反応性スパッタ法によりＡｒ１０
０％、５ｍTorr、ＤＣパワー２KWで約１００nmのＴｉ２
６を堆積し、その後Ｎ2 を導入し、Ａｒ＋Ｎ2 圧を５ｍ
Torr一定にしながら、Ｎ2 分圧を上昇させながらＴｉＮ
２７を堆積し、その上にＴｉ２８を形成し、スパッタ法
により、Ｓｉ２９を堆積し、熱処理により、Ｔｉ２８を
ＴｉＳｉ2 に変えたものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子の電極、
配線などの導電材料の形成を簡単な製造工程で形成でき
るとともに、この導電材料を低抵抗化し、かつ下層との
コンタクト抵抗も低抵抗化を期することができるように
した半導体素子の製造方法に関するものである。
配線などの導電材料の形成を簡単な製造工程で形成でき
るとともに、この導電材料を低抵抗化し、かつ下層との
コンタクト抵抗も低抵抗化を期することができるように
した半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】図７は従来の高融点金属材料を用いた電
極配線構成例を示すものであり、Ｓｉ基板上に形成した
拡散層と導通をとるための電極としてＴｉＮとアルミ合
金を積層構造として用いる場合を示している。
極配線構成例を示すものであり、Ｓｉ基板上に形成した
拡散層と導通をとるための電極としてＴｉＮとアルミ合
金を積層構造として用いる場合を示している。
【０００３】すなわち、図７において、Ｓｉ基板とし
て、（１００）面方位を有するＳｉ基板１を用いてお
り、このＳｉ基板１にフィールド酸化膜２を形成し、素
子形成領域に拡散層３を形成する。この拡散層３はＮ+
拡散層の場合は、Ａｓ+ インプランテーションし、Ｐ+
拡散層の場合はＢ+ またはＢＦ2 + をインプランテーシ
ョンし、不純物を活性化するための熱処理を施して形成
する。
て、（１００）面方位を有するＳｉ基板１を用いてお
り、このＳｉ基板１にフィールド酸化膜２を形成し、素
子形成領域に拡散層３を形成する。この拡散層３はＮ+
拡散層の場合は、Ａｓ+ インプランテーションし、Ｐ+
拡散層の場合はＢ+ またはＢＦ2 + をインプランテーシ
ョンし、不純物を活性化するための熱処理を施して形成
する。
【０００４】ＴｉＮ４はＮ2 中またはＡｒ＋Ｎ2 中でＴ
ｉをターゲットにし、反応性スパッタ法にて約１００nm
形成し、アルミ合金５はアルミ１％Ｓｉをスパッタ法に
て約８００nm形成している。
ｉをターゲットにし、反応性スパッタ法にて約１００nm
形成し、アルミ合金５はアルミ１％Ｓｉをスパッタ法に
て約８００nm形成している。
【０００５】しかし、嶋他「スパッタＴｉバリヤー膜の
評価（２）−Ｓｉとのコンタクト特性−」昭和６０年春
季応用物理学会２９Ｐ−Ｄ−２．Ｐ５００に開示されて
いるように、アルミ−Ｓｉ単層電極と比較してＰ+ 拡散
層に対するコンタクト抵抗が１桁大きくなっている。こ
れは、スパッタＴｉＮとＳｉとのバリアハイトの違いに
起因するものである。
評価（２）−Ｓｉとのコンタクト特性−」昭和６０年春
季応用物理学会２９Ｐ−Ｄ−２．Ｐ５００に開示されて
いるように、アルミ−Ｓｉ単層電極と比較してＰ+ 拡散
層に対するコンタクト抵抗が１桁大きくなっている。こ
れは、スパッタＴｉＮとＳｉとのバリアハイトの違いに
起因するものである。
【０００６】また、前記文献の示す積層構造は配線とし
ても用いられている。したがって、下層ＴｉＮが薄く、
かつ比抵抗も大きいため、上層のアルミが電流ストレ
ス、熱ストレス等により、断線した場合、電流が下層Ｔ
ｉＮに集中し、かつ配線温度が上昇するため、配線の信
頼性を低下させる。
ても用いられている。したがって、下層ＴｉＮが薄く、
かつ比抵抗も大きいため、上層のアルミが電流ストレ
ス、熱ストレス等により、断線した場合、電流が下層Ｔ
ｉＮに集中し、かつ配線温度が上昇するため、配線の信
頼性を低下させる。
【０００７】また、半導体素子の配線材料として、アル
ミ系合金が使用されてきたが、配線の微細化に伴い、信
頼性を低下させる問題がでてきた。すなわち、上述した
ように、電流ストレスによる断線（エレクトロマイグレ
ーション）、応力による配線抵抗の増大（ストレスマイ
グレーション）等である。
ミ系合金が使用されてきたが、配線の微細化に伴い、信
頼性を低下させる問題がでてきた。すなわち、上述した
ように、電流ストレスによる断線（エレクトロマイグレ
ーション）、応力による配線抵抗の増大（ストレスマイ
グレーション）等である。
【０００８】これに対して、K.Hinode，Y.Homma 、「 I
mprovement Electromigration ofLayered Aluminum Con
ductors 」ＩＲＰＳ、Ｐ２５−Ｐ３０、１９９０に開示
されているような高融点材料とアルミ合金との積層配線
による信頼性維持法が提案された。
mprovement Electromigration ofLayered Aluminum Con
ductors 」ＩＲＰＳ、Ｐ２５−Ｐ３０、１９９０に開示
されているような高融点材料とアルミ合金との積層配線
による信頼性維持法が提案された。
【０００９】
【発明が解決しようとする課題】しかし、以上述べた方
法であっても、上層のアルミ系合金が断線し、下層の高
融点材料に電流が流れ、ジュール熱により、溶断する現
象あるいはアルミ系合金と高融点材料が相互拡散あるい
は、反応により、配線抵抗が増大するという問題があ
る。
法であっても、上層のアルミ系合金が断線し、下層の高
融点材料に電流が流れ、ジュール熱により、溶断する現
象あるいはアルミ系合金と高融点材料が相互拡散あるい
は、反応により、配線抵抗が増大するという問題があ
る。
【００１０】第１の発明は、前記従来技術がもっている
問題点のうち、Ｐ+ 拡散層に対する高コンタクト抵抗と
高抵抗薄膜ＴｉＮによる配線の信頼性が低下するという
問題点について解決した半導体素子の製造方法を提供す
るものである。
問題点のうち、Ｐ+ 拡散層に対する高コンタクト抵抗と
高抵抗薄膜ＴｉＮによる配線の信頼性が低下するという
問題点について解決した半導体素子の製造方法を提供す
るものである。
【００１１】第２の発明は、前記従来技術が持っている
問題点のうち、アルミ系合金と高融点材料の積層配線に
おけるアルミ系合金が断線するという点と、高融点材料
が溶断するという点について解決した半導体素子の製造
方法を提供するものである。
問題点のうち、アルミ系合金と高融点材料の積層配線に
おけるアルミ系合金が断線するという点と、高融点材料
が溶断するという点について解決した半導体素子の製造
方法を提供するものである。
【００１２】
【課題を解決するための手段】第１の発明は前記問題点
を解決するために、半導体素子の製造方法において、ガ
ス分圧が漸増あるいは漸減する少なくともＮ原子を含む
ガス雰囲気中で下地材料と導通する導電材料および反射
防止メタルを半導体集積回路基板に形成する工程を導入
したものである。
を解決するために、半導体素子の製造方法において、ガ
ス分圧が漸増あるいは漸減する少なくともＮ原子を含む
ガス雰囲気中で下地材料と導通する導電材料および反射
防止メタルを半導体集積回路基板に形成する工程を導入
したものである。
【００１３】また、第２の発明は前記問題点を解決する
ために、半導体素子の製造方法において、ガス分圧を１
００％から漸減する少なくともＮ原子を含むガスプロセ
スガス中で導電材料を半導体集積回路基板に形成する工
程を導入したものである。
ために、半導体素子の製造方法において、ガス分圧を１
００％から漸減する少なくともＮ原子を含むガスプロセ
スガス中で導電材料を半導体集積回路基板に形成する工
程を導入したものである。
【００１４】
【作用】第１の発明によれば、半導体素子の製造方法に
おいて、以上のような工程を導入したので、時間ととも
に変化する少なくともＮ原子を含むプロセスガスの圧力
を変化させることにより、下地材料と導通する導電材料
および反射防止メタルを１工程で形成し、その上に堆積
させたＳｉを熱処理することにより、シリサイド化す
る。この結果導電材料は低抵抗化し、下地材料に対する
コンタクト抵抗が小さくなり、配線の信頼性も向上す
る。したがって、前記問題点を除去することができる。
おいて、以上のような工程を導入したので、時間ととも
に変化する少なくともＮ原子を含むプロセスガスの圧力
を変化させることにより、下地材料と導通する導電材料
および反射防止メタルを１工程で形成し、その上に堆積
させたＳｉを熱処理することにより、シリサイド化す
る。この結果導電材料は低抵抗化し、下地材料に対する
コンタクト抵抗が小さくなり、配線の信頼性も向上す
る。したがって、前記問題点を除去することができる。
【００１５】また、第２の発明によれば、半導体素子の
製造方法において、以上のような工程を導入し、少なく
ともＮ原子を含むプロセスガスの圧力を時間とともに漸
減させて導電材料を半導体集積回路基板に形成したの
で、その上にＳｉを堆積して熱処理すると、この導電性
材料表面がシリサイド化し、導電材料が低抵抗化する。
したがって、前記問題点が除去できる。
製造方法において、以上のような工程を導入し、少なく
ともＮ原子を含むプロセスガスの圧力を時間とともに漸
減させて導電材料を半導体集積回路基板に形成したの
で、その上にＳｉを堆積して熱処理すると、この導電性
材料表面がシリサイド化し、導電材料が低抵抗化する。
したがって、前記問題点が除去できる。
【００１６】
【実施例】以下、この発明の半導体素子の製造方法の実
施例について図面に基づき説明する。図１（ａ）〜図１
（ｃ）はその第１の実施例の第１段の工程断面図であ
り、図２（ａ）〜図２（ｃ）はその第２段の工程断面図
である。まず、図１（ａ）に示すように、Ｓｉ基板２１
をＬＯＣＯＳ（Local Oxidation of Silicon）法によ
り、フィールド酸化膜２２を形成して素子分離を行い、
次いで、熱酸化法により、約２００ÅのＳｉＯ2 膜（図
示せず）を形成し、続いてＢＦ2 + をイオンインプラン
テーション法により、５０KeV 、５×１０cm-2の条件で
打ち込み、約９００℃で３０分の熱処理を行い、図２
（ｂ）に示すように、下地材料としてのＰ+ 拡散層２３
を形成後、ＳｉＯ2 膜を除去する。
施例について図面に基づき説明する。図１（ａ）〜図１
（ｃ）はその第１の実施例の第１段の工程断面図であ
り、図２（ａ）〜図２（ｃ）はその第２段の工程断面図
である。まず、図１（ａ）に示すように、Ｓｉ基板２１
をＬＯＣＯＳ（Local Oxidation of Silicon）法によ
り、フィールド酸化膜２２を形成して素子分離を行い、
次いで、熱酸化法により、約２００ÅのＳｉＯ2 膜（図
示せず）を形成し、続いてＢＦ2 + をイオンインプラン
テーション法により、５０KeV 、５×１０cm-2の条件で
打ち込み、約９００℃で３０分の熱処理を行い、図２
（ｂ）に示すように、下地材料としてのＰ+ 拡散層２３
を形成後、ＳｉＯ2 膜を除去する。
【００１７】続いて、図１（ｃ）に示すように、シリコ
ン酸化膜（たとえば、ノンシリケートグラス：ＮＳＧ、
またはボロフォスフォシリケートグラス：ＢＰＳＧ）２
４をＣＶＤ法にて約１０００nm堆積し、約９００℃１５
分の熱処理を行い、ホトリソグラフィ技術により、Ｐ+
拡散層２３上にコンタクトホール２５を形成する。
ン酸化膜（たとえば、ノンシリケートグラス：ＮＳＧ、
またはボロフォスフォシリケートグラス：ＢＰＳＧ）２
４をＣＶＤ法にて約１０００nm堆積し、約９００℃１５
分の熱処理を行い、ホトリソグラフィ技術により、Ｐ+
拡散層２３上にコンタクトホール２５を形成する。
【００１８】次に、図２（ａ）ないし図２（ｃ）に示す
第２段の工程段階に入り、まず、図２（ａ）に示すよう
に、反応性スパッタ法により、ＴｉとＴｉＮの積層膜を
形成する。この形成方法はＴi ターゲットを用いて、初
めＡr １００％、５ Torr 、ＤＣパワー２KWで約１００
nmの厚さにＴｉ２６を堆積し、その後Ｎ2 を導入し、Ａ
r ＋Ｎ2 圧を５ｍ Torr に一定にしながらＮ2 分圧をリ
ニアに上げていき、ＴｉＮ２７を約１００nm堆積する。
かくして、Ｔi ２６、ＴｉＮ２７により導電材料が形成
される。
第２段の工程段階に入り、まず、図２（ａ）に示すよう
に、反応性スパッタ法により、ＴｉとＴｉＮの積層膜を
形成する。この形成方法はＴi ターゲットを用いて、初
めＡr １００％、５ Torr 、ＤＣパワー２KWで約１００
nmの厚さにＴｉ２６を堆積し、その後Ｎ2 を導入し、Ａ
r ＋Ｎ2 圧を５ｍ Torr に一定にしながらＮ2 分圧をリ
ニアに上げていき、ＴｉＮ２７を約１００nm堆積する。
かくして、Ｔi ２６、ＴｉＮ２７により導電材料が形成
される。
【００１９】次に、Ｎ2 除去して、Ａｒ１００％、５ｍ
Torrで反射防止メタルとしてのＴｉ２８を約２００nm堆
積する。その後、スパッタ法により、図２（ｂ）に示す
ように、Ｓｉ２９を２KW、１０ｍTorrの条件で約１００
nm堆積する。
Torrで反射防止メタルとしてのＴｉ２８を約２００nm堆
積する。その後、スパッタ法により、図２（ｂ）に示す
ように、Ｓｉ２９を２KW、１０ｍTorrの条件で約１００
nm堆積する。
【００２０】次に、Ｎ2 中で、８００℃３０分の熱処理
を行い、図２（ｃ）に示すように、ＴｉＳｉ３０を形成
する。最後に、ホトリソグラフィ技術を用いて、電極３
１、配線３２を形成して、完成する。図３にＮ2 分圧コ
ントロール例を示す。この図３の例はＮ2 分圧を徐々に
上げて行く例を示しているが、その逆に時間とともにＮ
2 分圧を徐々に下げて行くようにしてもよい。
を行い、図２（ｃ）に示すように、ＴｉＳｉ３０を形成
する。最後に、ホトリソグラフィ技術を用いて、電極３
１、配線３２を形成して、完成する。図３にＮ2 分圧コ
ントロール例を示す。この図３の例はＮ2 分圧を徐々に
上げて行く例を示しているが、その逆に時間とともにＮ
2 分圧を徐々に下げて行くようにしてもよい。
【００２１】また、Ｎ2 分圧は上記のように、時間とと
もに、リニアに変化する場合に限らず、ステップ状に上
昇または下降させるようにしてもよい。
もに、リニアに変化する場合に限らず、ステップ状に上
昇または下降させるようにしてもよい。
【００２２】このように、上記実施例によれば、ＴｉＮ
2 の形成時に反応性スパッタの雰囲気ガスのＮ2 分圧を
０からリニアまたはステップ状に上昇または下降させ、
Ｔｉ２６とＴｉＮ２７とＴｉ２８の積層膜を１工程で形
成し、その後Ｓｉ２９を堆積させ、熱処理により、上層
のＴｉ２８とＳｉ２９とによりシリサイド化して、Ｔｉ
Ｓｉ2 とするようにしたので、Ｔｉ２８の部分を含む導
電材料が低抵抗化し、Ｐ+ 拡散層２３に対するコンタク
ト抵抗が小さくなり、かつ、配線の信頼性も向上するこ
とになる。
2 の形成時に反応性スパッタの雰囲気ガスのＮ2 分圧を
０からリニアまたはステップ状に上昇または下降させ、
Ｔｉ２６とＴｉＮ２７とＴｉ２８の積層膜を１工程で形
成し、その後Ｓｉ２９を堆積させ、熱処理により、上層
のＴｉ２８とＳｉ２９とによりシリサイド化して、Ｔｉ
Ｓｉ2 とするようにしたので、Ｔｉ２８の部分を含む導
電材料が低抵抗化し、Ｐ+ 拡散層２３に対するコンタク
ト抵抗が小さくなり、かつ、配線の信頼性も向上するこ
とになる。
【００２３】なお、上記実施例では、下地材料としてＰ
+ 拡散層２３を用いる場合について説明したが、この発
明は上記実施例に限定されるものではなく、種々の変形
実施ができるものであり、たとえば、この下地材料にし
ても、前記Ｐ+ 拡散層２３のような半導体拡散層の他
に、メタル、高融点メタル、およびその珪化物、窒化
物、ホウ化物、導電性ポリシリコンなどのいずれかを用
いることもできる。
+ 拡散層２３を用いる場合について説明したが、この発
明は上記実施例に限定されるものではなく、種々の変形
実施ができるものであり、たとえば、この下地材料にし
ても、前記Ｐ+ 拡散層２３のような半導体拡散層の他
に、メタル、高融点メタル、およびその珪化物、窒化
物、ホウ化物、導電性ポリシリコンなどのいずれかを用
いることもできる。
【００２４】また、電極３１、配線３２、反射防止用メ
タルとして、Ｚｒ，Ｔｉ，Ｍｇ，Ｖ，Ｃｒ，Ｍｏ，Ｗ，
Ｈｆ，Ｆｅ，Ｃｏ，およびその珪化物を用いることがで
きる。
タルとして、Ｚｒ，Ｔｉ，Ｍｇ，Ｖ，Ｃｒ，Ｍｏ，Ｗ，
Ｈｆ，Ｆｅ，Ｃｏ，およびその珪化物を用いることがで
きる。
【００２５】さらに、電極３１および配線３２の構造と
して、単層あるいは２層以上の積層構造および多層メタ
ル構造を用いるようにしてもよい。この積層構造を用い
る場合は、材料として、アルミ，Ｔｉ，Ｖ，Ｃｒ，Ｍ
ｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｚｒ，Ｍｏ，Ｐ
ｄ，Ａｇ，Ｃｄ，Ｉｎ，Ｈｆ，Ｔａ，Ｗ，Ｐｔ，Ａｕお
よびその珪化物、窒化物、合金を用いることができる。
して、単層あるいは２層以上の積層構造および多層メタ
ル構造を用いるようにしてもよい。この積層構造を用い
る場合は、材料として、アルミ，Ｔｉ，Ｖ，Ｃｒ，Ｍ
ｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｚｒ，Ｍｏ，Ｐ
ｄ，Ａｇ，Ｃｄ，Ｉｎ，Ｈｆ，Ｔａ，Ｗ，Ｐｔ，Ａｕお
よびその珪化物、窒化物、合金を用いることができる。
【００２６】さらに、電極、配線材料および反射防止用
メタルの形成方法としてスパッタ法、ＣＶＤ法、ＩＶＤ
法を用いることもできる。
メタルの形成方法としてスパッタ法、ＣＶＤ法、ＩＶＤ
法を用いることもできる。
【００２７】次に、この発明の他の実施例について説明
する。図４および図５は他の実施例の工程断面図であ
る。図４（ａ）ないし図４（ｃ）はその第１段の工程断
面図であり、図５（ａ）および図５（ｂ）はその第２段
の工程断面図である。この図４および図５に示す実施例
の場合はＴｉをスパッタ法でかつプロセスガス中の窒素
分圧を１００％から０％までリニアにまたはステップ状
に下げて堆積することにより、１工程でＴｉ／ＴｉＮ積
層膜を形成し、その後、スパッタ法でＳｉを堆積した後
に、熱処理により、上層Ｔｉをシリサイド化させるよう
にしたものである。
する。図４および図５は他の実施例の工程断面図であ
る。図４（ａ）ないし図４（ｃ）はその第１段の工程断
面図であり、図５（ａ）および図５（ｂ）はその第２段
の工程断面図である。この図４および図５に示す実施例
の場合はＴｉをスパッタ法でかつプロセスガス中の窒素
分圧を１００％から０％までリニアにまたはステップ状
に下げて堆積することにより、１工程でＴｉ／ＴｉＮ積
層膜を形成し、その後、スパッタ法でＳｉを堆積した後
に、熱処理により、上層Ｔｉをシリサイド化させるよう
にしたものである。
【００２８】以下に、具体的に説明する。まず、第１段
の工程段階において、図４（ａ）に示すように、半導体
集積回路基板（以下、ＩＣ基板という）４１上に絶縁膜
４２を堆積させる。
の工程段階において、図４（ａ）に示すように、半導体
集積回路基板（以下、ＩＣ基板という）４１上に絶縁膜
４２を堆積させる。
【００２９】次いで、スパッタ法で、ＴｉをＤＣパワー
２KW、プロセスガスとして、窒素圧１００％、５ｍTorr
で約１００nmのＴｉＮを堆積し、プロセスガス全圧を一
定としてアルゴンを導入して、図６に示すように、アル
ゴン分圧を上げていき、Ｔｉリッチな膜を形成してい
き、最後にアルゴン圧１００％、５ｍTorrでＴｉを堆積
し、ＴｉＮ／Ｔｉ膜４３が約３００nmとなるまで堆積す
る｛図４（ｂ）参照｝。
２KW、プロセスガスとして、窒素圧１００％、５ｍTorr
で約１００nmのＴｉＮを堆積し、プロセスガス全圧を一
定としてアルゴンを導入して、図６に示すように、アル
ゴン分圧を上げていき、Ｔｉリッチな膜を形成してい
き、最後にアルゴン圧１００％、５ｍTorrでＴｉを堆積
し、ＴｉＮ／Ｔｉ膜４３が約３００nmとなるまで堆積す
る｛図４（ｂ）参照｝。
【００３０】次に、スパッタ法にて、ＤＣパワー２KW、
アルゴン圧１０ｍTorrで図４（ｃ）に示すように、Ｓｉ
４４を約５０nm堆積する。
アルゴン圧１０ｍTorrで図４（ｃ）に示すように、Ｓｉ
４４を約５０nm堆積する。
【００３１】次に、図５に示す第２段の工程段階に入
り、図５（ａ）に示すように、窒素中で、８００℃３０
分の熱処理を施し、Ｓｉ４４を上層ＴｉＳｉ2４５に変
える。
り、図５（ａ）に示すように、窒素中で、８００℃３０
分の熱処理を施し、Ｓｉ４４を上層ＴｉＳｉ2４５に変
える。
【００３２】最後に、ホトリソグラフィ技術を用いて、
図５（ｂ）に示すように、配線４６をパターニングして
完成する。
図５（ｂ）に示すように、配線４６をパターニングして
完成する。
【００３３】この実施例においては、配線４６として、
ＴｉＳｉ2 としているが、この配線材料としては、Ｔ
ｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，
Ｚｒ，Ｍｏ，Ｐｄ，Ａｇ，Ｃｄ，Ｉｎ，Ｈｆ，Ｔａ，
Ｗ，Ｐｔ，Ａｕをもちいることが出来る。
ＴｉＳｉ2 としているが、この配線材料としては、Ｔ
ｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，
Ｚｒ，Ｍｏ，Ｐｄ，Ａｇ，Ｃｄ，Ｉｎ，Ｈｆ，Ｔａ，
Ｗ，Ｐｔ，Ａｕをもちいることが出来る。
【００３４】この配線材料の形成方法として、スパッタ
法、ＣＶＤ法、ＩＶＤ法等を適用することができる。
法、ＣＶＤ法、ＩＶＤ法等を適用することができる。
【００３５】このように、図４，図５に示す実施例で
は、プロセスガス中の窒素分圧を１００％から０％まで
下げてＴｉを堆積することにより、１工程でＴｉ／Ｔｉ
Ｎ積層膜を形成し、その後スパッタ法でＳｉを堆積した
後に、熱処理により、上層Ｔｉをシリサイド化させるよ
うにしているから、従来より、工程数を増すことなく、
低抵抗で、かつ高信頼性の配線を形成することができ
る。
は、プロセスガス中の窒素分圧を１００％から０％まで
下げてＴｉを堆積することにより、１工程でＴｉ／Ｔｉ
Ｎ積層膜を形成し、その後スパッタ法でＳｉを堆積した
後に、熱処理により、上層Ｔｉをシリサイド化させるよ
うにしているから、従来より、工程数を増すことなく、
低抵抗で、かつ高信頼性の配線を形成することができ
る。
【００３６】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、半導体基板上に下地材料を形成した後に酸化
膜を形成するとともに、下地材料上にコンタクトホール
を形成し、ガス分圧が漸増あるいは漸減する少なくとも
Ｎ原子を含むガス雰囲気中で下地材料と導通する導電材
料と反射防止メタルを形成するようにしたので、１工程
で導電材を形成でき、かつ下地材料とのコンタクト抵抗
の低抵抗化および導電材料の高信頼性と低抵抗化を期す
ことができる。
によれば、半導体基板上に下地材料を形成した後に酸化
膜を形成するとともに、下地材料上にコンタクトホール
を形成し、ガス分圧が漸増あるいは漸減する少なくとも
Ｎ原子を含むガス雰囲気中で下地材料と導通する導電材
料と反射防止メタルを形成するようにしたので、１工程
で導電材を形成でき、かつ下地材料とのコンタクト抵抗
の低抵抗化および導電材料の高信頼性と低抵抗化を期す
ことができる。
【００３７】また、第２の発明によれば、ガス分圧を１
００％から漸減する少なくともＮ原子を含むプロセスガ
ス中で導電材料を形成するとともに、この導電材料上に
シリコンを堆積させて、シリサイド化反応を生じさせた
後、ホトリソグラフィ技術により、配線を形成するよう
にしたので、製造工程を増すことなく、低抵抗で高信頼
性の配線を形成することができる。
００％から漸減する少なくともＮ原子を含むプロセスガ
ス中で導電材料を形成するとともに、この導電材料上に
シリコンを堆積させて、シリサイド化反応を生じさせた
後、ホトリソグラフィ技術により、配線を形成するよう
にしたので、製造工程を増すことなく、低抵抗で高信頼
性の配線を形成することができる。
【図１】この発明の半導体素子の製造方法の一実施例の
第１段の工程断面図。
第１段の工程断面図。
【図２】同上実施例の第２段の工程断面図。
【図３】同上実施例に適用されるＮ2 ガス分圧コントロ
ール例の説明図。
ール例の説明図。
【図４】この発明の半導体素子の製造方法の他の実施例
の第１段の工程断面図。
の第１段の工程断面図。
【図５】同上他の実施例の第２段の工程断面図。
【図６】同上他の実施例のＮ2 ガス分圧のコントロール
例の説明図。
例の説明図。
【図７】従来の半導体素子の製造方法を説明するための
断面図。
断面図。
２１ Ｓｉ基板 ２２ フィールド酸化膜 ２３ Ｐ+ 拡散層 ２４ シリコン酸化膜 ２５ コンタクトホール ２６ Ｔｉ ２７ ＴｉＮ ２８ Ｔｉ ２９ Ｓｉ ３０ ＴｉＳｉ ３１ 電極 ３２ 配線 ４１ ＩＣ基板 ４２ 絶縁膜 ４３ ＴｉＮ／Ｔｉ ４４ Ｓｉ ４５ ＴｉＳｉ2
Claims (2)
- 【請求項１】 半導体基板上に下地材料を形成する工程
と、 前記半導体基板上に酸化膜を形成するとともに前記下地
材料上にコンタクトホールを形成する工程と、 ガス分圧が漸増あるいは漸減する少なくともＮ原子を含
むガス雰囲気中で前記下地材料と導通する導電材料およ
び反射防止メタルを形成する工程と、 とよりなる半導体素子の製造方法。 - 【請求項２】 半導体集積回路基板上に絶縁膜を形成す
る工程と、 ガス分圧を１００％から漸減する少なくともＮ原子を含
むプロセスガス中で導電材料を形成する工程と、 前記導電材料上にシリコンを堆積して熱処理によりシリ
サイド化反応を生じさせた後にホトリソグラフィ技術に
より配線を形成する工程と、 よりなる半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33557791A JPH05152245A (ja) | 1991-11-26 | 1991-11-26 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33557791A JPH05152245A (ja) | 1991-11-26 | 1991-11-26 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152245A true JPH05152245A (ja) | 1993-06-18 |
Family
ID=18290141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33557791A Pending JPH05152245A (ja) | 1991-11-26 | 1991-11-26 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152245A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0690503A1 (en) * | 1994-05-31 | 1996-01-03 | Advanced Micro Devices, Inc. | Improved interconnect line structure and process therefor |
| JPH11233517A (ja) * | 1998-02-16 | 1999-08-27 | Sony Corp | 半導体装置の銅配線 |
| US6404058B1 (en) | 1999-02-05 | 2002-06-11 | Nec Corporation | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof |
| DE102005023670B4 (de) * | 2004-05-25 | 2007-12-27 | Samsung Electronics Co., Ltd., Suwon | Verfahren zum Ausbilden von Metall-Nitrid-Schichten in Kontaktöffnungen und integrierte Schaltung mit derart ausgebildeten Schichten |
-
1991
- 1991-11-26 JP JP33557791A patent/JPH05152245A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0690503A1 (en) * | 1994-05-31 | 1996-01-03 | Advanced Micro Devices, Inc. | Improved interconnect line structure and process therefor |
| US5688717A (en) * | 1994-05-31 | 1997-11-18 | Advanced Micro Devices, Inc. | Construction that prevents the undercut of interconnect lines in plasma metal etch systems |
| JPH11233517A (ja) * | 1998-02-16 | 1999-08-27 | Sony Corp | 半導体装置の銅配線 |
| US6404058B1 (en) | 1999-02-05 | 2002-06-11 | Nec Corporation | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof |
| DE102005023670B4 (de) * | 2004-05-25 | 2007-12-27 | Samsung Electronics Co., Ltd., Suwon | Verfahren zum Ausbilden von Metall-Nitrid-Schichten in Kontaktöffnungen und integrierte Schaltung mit derart ausgebildeten Schichten |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5084412A (en) | Method of manufacturing a semiconductor device with a copper wiring layer | |
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| US6016010A (en) | Voidless metallization on titanium aluminide in an interconnect | |
| US6451664B1 (en) | Method of making a MIM capacitor with self-passivating plates | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| JPH0587173B2 (ja) | ||
| JPH0653163A (ja) | 集積回路障壁構造体とその製法 | |
| TWI283891B (en) | Passive device and method for forming the same | |
| WO2002056340A2 (en) | Semiconductor device with fuse, resistor, diffusion barrier or capacitor of a refractory metal-silicon-nitrogen compound | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| US5494860A (en) | Two step annealing process for decreasing contact resistance | |
| US6468908B1 (en) | Al-Cu alloy sputtering method with post-metal quench | |
| JPH05152245A (ja) | 半導体素子の製造方法 | |
| US6291336B1 (en) | AlCu metal deposition for robust Rc via performance | |
| US5994213A (en) | Aluminum plug process | |
| JP3034348B2 (ja) | 半導体素子及び製造方法 | |
| JP3178867B2 (ja) | 半導体素子の製造方法 | |
| JPH05121564A (ja) | 半導体装置及びその製造方法 | |
| JPH09148328A (ja) | 半導体装置の製造方法 | |
| JPH03153024A (ja) | 半導体装置及びその製造方法 | |
| JP2991121B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0513364A (ja) | 半導体素子の製造方法 | |
| JPH07221096A (ja) | シリサイドプラグ形成方法 | |
| JPH04279027A (ja) | 半導体素子の製造方法 | |
| JPS61196554A (ja) | 半導体集積回路装置 |