JPH05153192A

JPH05153192A - 高速遷移信号通信システム

Info

Publication number: JPH05153192A
Application number: JP4115784A
Authority: JP
Inventors: Raphael L Levien; エル．レヴイーンラフアエル
Original assignee: Individual
Current assignee: Individual
Priority date: 1991-05-09
Filing date: 1992-05-08
Publication date: 1993-06-18
Also published as: US5404137A; EP0514080A3; DE69230353T2; EP0514080A2; EP0514080B1; DE69230353D1; CA2066020A1

Abstract

(57)【要約】【目的】１つのバスマスタと二つ又はそれ以上の周辺
スレーブデバイス間の高速データ通信バス内に好都合に
使用できる本発明による遷移信号法通信システムは最高
最大クロック周波数の２倍までのデータ伝送速度を提供
する。【構成】このバス構造は３−状態又はオープンコレク
タ制御信号を持つ複数のスレーブデバイスに対して遷移
信号法を使用することを可能にする。バスマスタは第一
の制御信号及び第２の制御信号を持つが、第一の制御信
号はこの信号の遷移によってデータ伝送要求を行なうた
めに使用され、第２の制御信号は、第一の制御信号の遷
移が正当であるか否かの指標を提供するために使用され
る。これに応答して、スレーブユニットは第三の制御信
号及び第四の制御信号を持つが、第三の制御信号はこの
信号の遷移によって第一の制御信号が受信されたことを
通知するために使用され、第四の制御信号は第三の制御
信号の遷移が正当であるか否かの指標を与えるために使
用される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高速通信の分野、より詳
細には、中央処理ユニットと周辺デバイスとの間でデー
タ伝送を行なう遷移信号法データ通信バス構造に関す
る。

【０００２】

【従来の技術】従来のバス通信システムにおいては、デ
ータ及びアドレス信号は、バスコントローラ又はバスマ
スタによってデータバス上に置かれる。その後データ伝
送の準備ができたことを示す制御信号が周辺デバイス
（スレーブユニット:slave unit)に送られる。周辺デバ
イスはこの伝送の確認を確認リターン信号によって知ら
せるが、データ伝送が完結できないときは、リターン制
御信号によってビジー状態(busy condition)であること
を示す。

【０００３】マスタとスレーブユニットとの間の制御信
号は、当該技術分野において周知のように、絶対論理レ
ベルであることも又は遷移信号であることもある。絶対
レベル信号法では、任意の論理レベル、例えば論理１に
よりデータ伝送の準備が整ったことが示される。一般的
に、遷移信号法においては準備が整ったことの指標は絶
対的な論理レベルによってではなく、信号の遷移によっ
て、つまりある論理レベルから他の論理レベルへの遷移
によって示される。

【０００４】遷移信号法は、論理レベル信号法と比較し
て、任意の時間期間内において２倍の動作が起こるため
にデータバスの速度を向上させる。即ち、例えば３０Ｍ
ｈｚの最大信号速度に対して、論理レベル信号指標を使
用して３０Ｍｈｚの最大伝送が可能である。制御信号の
１つのエッジ(edge)、例えば上昇エッジ又は下降エッジ
のみが使用された場合も同様な制約が発生する。但し、
遷移信号法を使用することによってデータを制御信号の
上昇及び下降遷移の両方において伝送することができ
る。従って、遷移信号法を使用すると６０Ｍｈｚの最大
データ伝送速度が可能となる。

【０００５】通信チャネルのための遷移信号法の通常の
方法は、２フェーズインタフェース(two-phase interfa
ce) である。従来の２フェーズインタフェースにおいて
は、２つの制御ワイヤ及び複数のデータワイヤが存在す
る。これら制御ワイヤは、夫々要求及び確認通知に対し
て、ＲＥＱ（要求）及びＡＣＫ（確認）信号と呼ばれ
る。ＲＥＱ（要求）信号は送信機によって制御され、Ａ
ＣＫ（確認）信号は受信機によって制御される。名前が
示すように、通信チャネルの状態は２つのフェーズのい
ずれかにある。

【０００６】第１のフェーズにおいては、要求信号は遷
移することが許されるが、確認信号は許されない。これ
は“アイドル(idle)”フェーズと呼ばれる。

【０００７】実際の動作においては、チャネルは送信機
がデータ語を送信できる準備が整うまで第１のフェーズ
に留まり、準備が整った時点において、これはデータワ
イヤ上に語を置き要求信号を遷移させる。この結果とし
て、チャネルは第２のフェーズに入る。

【０００８】第２のフェーズにおいては、要求信号は遷
移することが許されず、代わりに確認信号が遷移するこ
とを許される。このフェーズにおいて、データの一語が
データライン上に提供される。

【０００９】実際には、チャネルは受信機が語を受け入
れる準備が整うまで第２の状態に留まり、準備ができた
時点で、チャネルは第１のフェーズに反転する。

【００１０】この２フェーズインタフェースは、１つの
送信機及び１つの受信機のみが存在する通信においては
非常に単純である。本発明は、２つ以上の複数のデバイ
スを持つバス上で使用できる改良されたバージョンに関
する。

【００１１】遷移信号法は、１つのマスタ及び１つのス
レーブのみが通信に関与する場合はかなり単純である。

【００１２】

【発明が解決しようとするする課題】但し、３つ又はそ
れ以上のデバイス、つまり、１つのマスタユニット及び
１つ以上のスレーブデバイスを処理するバス上において
は、遷移信号法はより困難となる。３つ又はそれ以上の
デバイスが単一の制御ラインを共有するためには、論理
が３−状態(tri-state) 又はオープンコレクタ(open co
llector)でなければならない。前のデータ伝送が制御信
号を論理低値の状態にしたままに放置すると、もう１つ
の周辺デバイスがこの制御ライン上の信号を遷移させ、
高値の状態に入れることは困難である。これは不可能で
はなく、１つの方法として制御ライン上のコンデンサが
使用される。但し、コンデンサの使用には２つの問題が
ある。第１は、制御ライン上の高負荷キャパシタンスが
動作の速度をかなり落とすこである。第２は、この回路
はダイナミックであって０Ｈｚにダウンさせることが不
可能であるため、結果としてソフトウエア問題を起こす
可能性を持つということである。

【００１３】

【課題を解決するための手段】本発明は、第１の制御信
号の遷移に基づく指標を送る第１の制御信号、及びこの
第１の制御信号の遷移が正当であるか否かの指標を送る
第２の制御信号を含む高速通信データバス構造にて具現
化される。より詳細には、示される実施例においては、
第１の遷移制御信号が正当であるときは第２の制御信号
は論理レベル０にあり、第１の遷移制御信号が不当であ
るときは第２の制御信号は論理レベル１にある。

【００１４】より詳細には、本発明の１つの実施例にお
いては、マスタ制御ユニットが第１の制御信号ＲＥＱ
（要求信号）を提供するが、これは遷移によってデータ
伝送の開始を合図する。マスタ制御ユニットはまた第２
の制御信号REQINVALID（要求不当信号）を提供するが、
これは要求信号が正当であるか否かを示す。これに加え
て、同一バス上のスレーブユニットは第３の制御信号Ａ
ＣＫ（確認信号）を含むが、これは遷移によってマスタ
から送られたデータ伝送要求が受け取られたことを通知
する。スレーブユニットは、更に第４の制御信号ACKINV
ALID（確認不当信号）を含むが、これは確認遷移信号が
正当であるか否かの指標を与える。

【００１５】バスの動作を説明するために、この時点で
はスレーブユニットのデータ伝送の準備が整っており、
データバス上のアドレスが変化しないものと仮定する。
最初に、マスタユニットがデータバス上にアドレスを置
き、要求制御ラインの遷移によって合図することにより
データ伝送を開始する。すると、スレーブユニットがこ
のアドレスを認識してデータ伝送を受け入れ、要求信号
が受け入れられたことを確認信号にて通知する。スレー
ブユニットが個々のデータ伝送を受け入れることができ
る限り確認不当信号は低値にある。スレーブユニットが
与えられたデータ語を受け入れることができない場合は
確認不当信号が高値にセットされ、マスタにスレーブユ
ニットがデータ伝送のための準備ができてないことが示
される。但し、この場合でも確認信号がマスタに送信さ
れ、マスタは他の同時に発生するタスクを遂行すること
ができる。マスタは後の時点においてデータ伝送を完結
することを試みる。

【００１６】従って、本発明によるとマスタは以下の規
則に従わなければならない。即ち、バスアドレスは要求
制御信号が高値であるときは変えることができるが、要
求制御ラインが低値であるときは変えることができな
い。要求制御ラインが低値のときアドレスを変えたい場
合は、マスタユニットはまず最初に要求制御ラインを高
値にしなければならない。要求制御ラインを高値にする
ためには、最初に要求不当ラインが高値にセットされ、
次に要求ラインが低値から高値にトグル（ｔｏｇｇｌ
ｅ）される。スレーブユニットは要求ラインの遷移信号
が受信されたことを確認ラインを高値にすることによっ
てマスタに知られる。一方、要求ラインの遷移を無視し
たいときは確認不当ラインを使用する。

【００１７】このようにして、本発明による通信バス
は、多重ユーザー通信バス上で遷移信号法を使用するこ
とを可能にする。マスタが同一の周辺ユニットと通信し
ている限り、データ伝送は最大速度にて行ない得る。マ
スタが個々の一連のデータ伝送において異なるスレーブ
ユニットと通信する場合は、最大スループットの半分の
みとなる。但し、殆どの場合、マスタは一連のデータ伝
送を同一スレーブユニットに送ることを選択し、この場
合はデータ伝送速度は最大データ伝送速度に接近する。

【００１８】

【実施例】図１に示されるように、データ通信バス１０
はマスタ１２、通常は中央処理ユニット（ＣＰＵ）、と
スレーブユニット１４，通常はこの中央処理ユニットの
ために機能する周辺ユニット、との間の高速データ通信
を提供する。スレーブ周辺ユニット１４は２フェーズ入
力アダプタ１６及び２フェーズ出力アダプタ１８を含
み、バス１０とスレーブ周辺装置１４との間に対応する
データ入力及びデータ出力インターフェースを提供す
る。

【００１９】図１及び２には６つのタイプの通信信号が
示される。チャネルＩＤ（ＣＨＡＮＮＥＬＩＤ）ライン
はマスタによって生成され、通信チャネルを識別するた
めに使用される。チャネルＩＤはアドレス（ADDRESS)ビ
ット及び方向ビット、つまりDIR.ビットとして定義され
る。通常はチャネルＩＤは８個の個別ライン、つまりビ
ットを含み、２５６個の通信チャネルへのアクセスを許
す。図２に示されるように、このチャネルＩＤは１ビッ
トのＤＩＲ（方向）ビットを含み、データ伝送の方向、
つまり、出力か入力かを合図する。このようなケースに
おいては、残りの７つのデータラインは１２８個のチャ
ネルの１つを指定するアドレスビットであり、これらの
各々は、方向制御ラインＤＩＲの状態によって入力及び
出力の両方に使用することができる。通常はＤＩＲの論
理レベルが低値であるときは出力を示し高値であるとき
は入力を示す。データラインは双方向で、また任意のビ
ット数であり得る。通常はデータラインの数は８ビット
の倍数とされる。要求（ＲＥＱ）信号はデータ伝送に対
する要求を示しマスタによって生成される。確認（ＡＣ
Ｋ）信号はデータ伝送に対する要求が受信されたことを
確認する信号であり、スレーブによって生成される。要
求不当（REQINVALID）及び確認不当（ACKINVALID）信号
は、それぞれ、マスタ及びスレーブによって生成され、
対応する要求信号又は確認信号が正当であるか不当であ
るかを示す。

【００２０】より詳細には、要求不当信号はマスタによ
って生成され、要求信号が正当であるときは論理０であ
り、要求信号が不当であるときは論理１である。同様
に、確認不当信号はスレーブによって生成されるが、確
認信号が正当のときは論理０であり、確認信号が不当の
ときは論理１である。

【００２１】図２の信号チャートに示されるように、要
求及び確認信号は指標を論理レベル間の遷移、つまり、
高値から低値への又は低値から高値への遷移によって提
供する。データ（DATA）ラインは、通常は、３−状態(t
ri-state) であり、いずれの方向のデータ伝送も提供で
きる。確認信号及び確認不当信号との関連で、オープン
コレクタドライバ（open collector driver ）が複数の
スレーブデバイスを共通制御ラインに接続することを助
けるために使用される。示される実施例においては、要
求及び要求不当制御ラインは専用のマスタユニットから
出る。但し、バスマスタが専用化されてないようなケー
スに対応するために、要求及び要求不当ラインはオープ
ンコレクタドライバとされる。つまり、バスマスタが専
用化されておらず、適当なコンテンション機構によって
競合するデバイスから選択されるような場合は、複数の
デバイスがこれら制御ラインを共有できるように３−状
態のオープンコレクタとされる。

【００２２】図３及び４には、マスタとスレーブユニッ
トの間の通信シーケンスを示す流れ図が示される。プロ
グラムは、マスタユニットが入力又は出力のいずれかで
データを伝送しようとするたびにステップ２０から開始
される。チャネルＩＤが最後のデータ伝送から変わらな
い場合、又は要求ラインが高値であるときは、マスタは
ステップ２２をスキップし、ステップ２６に進み、ここ
で、バスアドレス及び方向ラインがこのチャネルＩＤ値
にセットされ、そして、要求されたデータ伝送がデータ
出力であるときは、バスデータラインが出力データ値に
等しい値にセットされる。

【００２３】その後、要求信号がステップ２８において
反対の値にトグル(toggle)される。要求信号のこの遷移
は、マスタがデータ伝送を要求している指標である。

【００２４】プログラムステップ２０において、チャネ
ルＩＤが最後のデータ伝送から変っており、また要求ラ
インが低値のときは、要求不当ラインが“不当”にセッ
トされ、要求信号がステップ２２において低値から高値
にトグルされる。通常は、要求信号の遷移は、マスタか
らスレーブへのデータ伝送要求を示す。但し、スレーブ
ユニットは、要求不当信号が高値であるときは、これに
応答し、ステップ２４において確認信号を高値、つまり
“不当”にセットし、返される確認信号が不当であると
見なされるべきことを示す。その後、確認信号が要求信
号と等しくセットされる。確認信号は前に低値であった
ため、この確認信号の遷移は低値から高値である。バス
は現在リセット状態であり、ステップ２６及び２８の所
で開始される新たなデータ伝送のために使用可能であ
る。

【００２５】上述のように、マスタはステップ２８にお
いてデータ伝送要求ＲＥＱ信号を送る。ステップ２８に
おいて、スレーブは生成された要求信号の遷移を受信
し、ステップ３０においてこれがデータ伝送を受け入れ
ることができるか否かを決定する。このデータ伝送を受
け入れることができないときは、ステップ３２において
確認不当ラインが“不当”にセットされ、ステップ３６
において確認信号が要求信号に等しくセットされる。ス
テップ３６においてスレーブによって生成されたこの確
認信号は、マスタにスレーブがデータ伝送を受け入れる
ことができないこと、及びマスタがこの時点で他の同時
に発生しているタスクを遂行することができることを示
す。但し、マスタは、終極的には後の時点において、デ
ータの伝送を再度開始する。

【００２６】ステップ３０においてスレーブがデータ伝
送を受け入れ可能なときは、ステップ３４において確認
ラインが“正当”にセットされ、入力又は出力データ
が、それぞれデータバスへ又はこれから伝送される。そ
の後、ステップ３８において、確認信号が要求信号に等
しくセットされる。確認不当信号が低値のときのステッ
プ３８における確認信号のこの遷移はマスタにデータ伝
送が正常に完了したことを示す。データ伝送が入力動作
であるときは、マスタがステップ４０においてバスから
のデータを送信する。

【００２７】データ出力以下、マスタからスレーブへのデータ伝送に対する事象
のシーケンスのアウトラインを述べる。 (1) チャネルＩＤが最後の要求に対するＩＤと等しい場
合、又は要求ラインが現在高値であるときは、ステップ
２乃至３はスキップされ、動作はステップ４に進む。 (2) マスタシステムは要求不当ラインを“不当”にセッ
トし、要求ラインに信号を送る（この遷移は、ステップ
１における条件のために、常に低値から高値である）。 (3) スレーブシステムが確認ラインに信号を送る（これ
は低値から高値への遷移である）。 (4) マスタシステムがチャネルＩＤラインをセットし、
方向ラインを”出力”にセットし、そしてデータのワー
ドをデータライン上に置く。 (5) マスタが要求不当ラインを“正当”にセットして、
要求ラインに信号を送る。 (6) スレーブが要求信号を感知し、このチャネル上のデ
ータワードを受け入れることができるか否かを決定す
る。できる場合は、ステップ７ａ乃至８ａが遂行され、
できないときは、ステップ７ｂ乃至９ｂが遂行される。 (7a)スレーブはデータワードを受け入れることができる
ことを決定したため、これをラッチする。 (8a)スレーブが確認不当ラインを“正当”にセットし、
確認ラインに信号を送る。 (7b)スレーブはデータワードを受け入れることができな
いことを決定したた、これを無視する。 (8b)スレーブは確、認ラインを“不当”にセットして、
確認ラインに信号を送る。 (9b)マスタは後にこのワードを再送信しなければならな
い。但し、これは、しばらくの間、他のタスクを遂行
し、他のチャネルと通信する。

【００２８】データ入力スレーブからマスタへのデータ伝送の事象のシーケンス
のアウトラインが以下に示される。 (1) チャネルＩＤが最後の要求に対するＩＤと等しい場
合、又は要求ラインが現在高値である場合は、ステップ
２乃至３がスキップされ、動作はステップ４へと進む。 (2) マスタシステムが要求不当ラインを“不当”にセッ
トし、要求ラインに信号を送る（この遷移は、ステップ
１の条件のために、常に低値から高値への遷移であ
る）。 (3) スレーブシステムが、確認ラインに信号を送る（こ
れも低値から高値である）。 (4) マスタがチャネルＩＤラインをセットし、方向ライ
ンを“入力”にセットする。 (5) マスタが、要求不当ラインを“不当”にセットし、
要求ラインに信号を送る。 (6) スレーブが要求信号を感知し、このチャネル上にワ
ードを送ることができるか否かを決定する。送るワード
が存在するときは、ステップ７ａ乃至８ａが遂行され、
存在しないときは、ステップ７ｂ乃至９ｂが遂行され
る。 (7a)スレーブが伝送すべきデータに対するデータライン
をセットし、確認ラインを“正当”にセットする。 (8a)スレーブが確認ラインに信号を送る。 (7b)スレーブが確認不当ラインを“不当”にセットす
る。 (8b)スレーブが確認ラインに信号を送る。

【００２９】安全タイマ周辺ユニットが故障又は不在のために確認信号を送るこ
とに失敗した場合にバスが停止することを阻止するた
め、安全タイマが以下のように機能する。 (1) 要求ラインが信号を送り、タイムアウトクロックが
始動される。 (2) タイムアウトクロックが時間切れになる前に確認ラ
インに信号が送られた場合は、バスの動作は正常であ
り、監視タイマはステップ１に対する待ち状態に戻る。 (3) 時間切れしたときは監視タイマは確認不当ラインを
“不当”にセットし、確認ラインに信号を送る。 (4) 次に、監視タイマはステップ１に戻る。

【００３０】図３及び４は、マスタ内で遂行されるプロ
グラム並びにスレーブ内で遂行されるプログラムを示
す。図３及び４の流れ図の点線の左の部分はマスタユニ
ットによって遂行される。同様に、図３及び４の流れ図
の点線の右半分はスレーブユニットによって遂行され
る。マスタユニットは、通常は、コンピュータシステム
の中央処理ユニットであるために、バスの動作に対する
プログラムはマイクロコードにて実現される必要があ
る。従って、バスマスタによる入力又は出力動作は、主
処理ユニットの単一インストラクションによって達成さ
れるべきである。パスカル(Pascal)プログラミング言語
に類似する疑似コードにて表わされる以下のプログラム
断片が本発明の実施例の通信バス上で使用されるための
スーパー入力又はスーパー出力インストラクションを実
現するために使用できる。

【００３１】

【数１】

【００３２】

【数２】

【００３３】図５は、通信バスの動作を図解するタイミ
ング図である。データを出力するために、マスタは時間
Ａにおいてアドレス及び方向ライン上にチャネルＩＤを
セットする。また時間Ａにおいて、マスタはデータをデ
ータライン上に置く。次に、時間Ｂにおいて、マスタは
要求の現在の値（高値）を反対の値（低値）にトグルす
ることによって要求ラインに信号を送る。次に、時間Ｃ
において、スレーブが確認不当信号を“正当”に等しく
セットし、マスタに確認信号の遷移（ここでも高値から
低値）によって伝送が成功したことを示す信号を戻す。

【００３４】このバスを通じての次のデータ伝送は、異
なるデバイス、つまり、異なるアドレスに送られる。但
し、時間Ｃにおいて要求及び確認信号は低値である。確
認信号が低値の場合、この新たなアドレスの所の次のデ
バイスは確認ラインを簡単に高値にすることはできな
い。これは、この確認ラインを共有する前のデバイスが
これを低値に保持するためである。バスをこれが第２の
周辺デバイスと通信できる状態にするためにマスタは要
求不当ラインを“不当”にセットし、時間Ｄにおいて、
要求ラインを低値から高値にトグルする。これに応答し
て、スレーブはその確認不当ラインを“不当”にセット
し、時間Ｅにおいて、確認ラインを低値から高値にトグ
ルする。バスはこうしてリセット状態となる。

【００３５】リセット状態からバスはデータ出力動作の
開始に進むことができる。時間Ｆにおいて、新たなアド
レス及びデータがアドレスライン、方向ライン及びデー
タライン上に置かれる。ここでの解説の目的では、スレ
ーブデバイスは時間Ｆにおいてビジー(busy)又はデータ
を受け入れる準備にないものと想定され、確認不当信号
を“不当”にセットすることによってこの状態を知らせ
る。従って、時間Ｇにおいてスレーブデバイスがその確
認ラインに信号を送るとき、この確認不当信号はマスタ
に第２の周辺デバイスが出力データを受け入れることが
できないことを示す。マスタは後に出力データの再送信
を試みる。それまでの間は、マスタは他の同時に発生す
るタスクの処理を行なうことができる。

【００３６】このバスを通じての次のデータ伝送は、異
なるデバイスからのデータ入力である。ポイントＧの直
後の要求ライン及び確認ラインは低値であるためバスが
時間Ｅにおいてリセットされたのと同様な方法において
時間Ｉにおいてバスをリセット状態にすることが必要で
ある。時間Ｊにおいて、新たなアドレスがアドレスライ
ン上に置かれ、この時点においてデータ伝送ＤＩＲの方
向が出力から入力に変えられる。マスタは時間Ｋにおい
て要求信号を送り、指定されるスレーブユニットは、時
間Ｌにおいてデータライン上にデータを置く。その後ス
レーブユニットは、時間Ｍにおいて確認遷移を提供し、
これに応答してデータがマスタに入力される。

【００３７】時間Ａから時間Ｍまでの通信バスの動作の
説明は、一連のデータ伝送間におけるチャネルＩＤが変
化し、要求ラインが低値のときのデータバスの動作を解
説する。これまで説明されてきた条件下においては、デ
ータバスの動作は、データ伝送間にバスをリセット状態
に置く必要があるために幾分速度が遅い。但し、チャネ
ルＩＤが同一であり又は（チャネルＩＤが変化した場合
でも）要求ラインが高値である限りデータバスをリセッ
トする必要はなく、データ伝送速度は、バスの全速で継
続することができる。

【００３８】より詳細には、時間Ｍ及び時間Ｐにおける
アドレスが同一であるため、要求ラインが時間Ｎの前に
初め低値にあるような条件下であってもデータ伝送を達
成するために時間Ｎにおいて要求ラインをトグルし、時
間Ｐにおいて確認ラインをトグルすることのみが必要と
される。

【００３９】同様に、時間Ｐと時間Ｒとの間において、
データ伝送の異なる方向を含む異なるチャネルＩＤにス
イッチすることが要求される。但し、時間Ｐにおいて要
求ラインが高値の状態にあるため、このデータ出力伝送
を達成するためには時間Ｑにおいて要求ラインをトグル
することのみが必要とされる。

【００４０】同一周辺デバイスへのその後のデータ伝送
は、時間Ｔ及びＶにおいて出力データがデータライン上
に置かれ、それぞれ時間Ｓ及びＵにおいて要求ラインの
信号が遷移する結果として起こる。要求“不当”ライン
及び確認“不当”ラインは低値であり、これは時間Ｍと
時間Ｖの間のデータ伝送の全てに対して“正当”条件で
あることを示すことに注意する。通信バスは時間Ｍから
時間Ｖまでの間は最大のデータ速度にて動作する。

【００４１】上述のように、中央処理ユニットとバスと
の間のインターフェースはスーパー入力及び出力(super
input and output)のためのマイクロコード(microcode
d)インストラクションセットにて実現することが最良で
ある。周辺ユニットとデータバスとの間のインターフェ
ースは、図中ブロック形式で示されるように２フェーズ
入力アダプタ１６及び２フェーズ出力アダプタ１８を使
用して実現することができる。

【００４２】この２フェーズ入力アダプタの実施例が図
６の有限状態遷移図及び論理式によって図解される。示
されるように、図６の状態遷移図においては、２フェー
ズ入力アダプタ１６は初期状態Ｓ０、及び３つの他の内
在的状態Ｓ１、Ｓ２及びＳ３を含む。これら４つの状態
間の遷移は遷移制御信号Ｃ０、Ｃ１、Ｃ２、Ｃ３及びＣ
５によって支配される。図６に与えられる論理式の各々
に対して図６内の式によって与えられる論理値が真の状
態を示すとき示される遷移が起こる。またこの時点にお
いて、状態Ｃ０からＣ５の一つが真になると矢印の右側
のラインはデータバスとの関連で要求されるインターフ
ェースの動作を示す。例えば、図６内の状態Ｃ０が真の
場合、矢印の右側の表現、つまり“data:=input data”
は通信バスのデータライン上のデータの値が２フェーズ
入力アダプタのデータにラッチされたことを示す。

【００４３】同様に、２フェーズ出力アダプタの実施例
が図７の有限状態遷移図及び論理式によって図解され
る。図７の状態遷移図に示すように、２フェーズ出力ア
ダプタ１８は初期状態Ｓ０及び３つの他の内在的状態Ｓ
１、Ｓ２及びＳ３を含む。これら４つの状態間の遷移は
遷移制御信号Ｃ０、Ｃ１、Ｃ２、Ｃ３、Ｃ４及びＣ５に
より支配される。図７の論理式の個々に対して、示され
る遷移が図７中の式により与えられる論理値が真の状態
のときに起こる。またこの時点で、状態Ｃ０からＣ５の
１つが真になると、矢印の右側のラインはデータバスに
対して要求されるインターフェースの動作を示す。例え
ば、図７において、遷移信号Ｃ０が真になると、矢印の
右側の式、つまり“output REQ:= not output REQ ”は
要求ラインが反対の値にトグルすることを意味する。

【００４４】入力アダプタ１６及び２フェーズ出力アダ
プタ１８は当業者においてはカスタム論理、プログラマ
ブル論理アレイ又は汎用埋込みプログラマブルマイクロ
プロセッサを使用して実現できるものと考えられる。

【００４５】入力アダプタは本発明のバスにインターフ
ェースし、また上に説明のように、従来の２フェーズイ
ンターフェース内の受信機としても機能する。出力アダ
プタは本発明のバスにインターフェースし、また従来の
２フェーズインターフェースのための送信機としても機
能する。

【００４６】

【発明の効果】以上の説明から明らかなように、本発明
による通信バスは多重ユーザ通信バス上で遷移信号法を
使用することを可能にする。

【図面の簡単な説明】

【図１】本発明による高速データ通信バスのブロック図
である。

【図２】本発明による高速データ通信バスのための信号
の名前、説明、及び特性を示す信号チャートである。

【図３】本発明による高速データ通信バスの動作のシー
ケンスを示すフローチャートである。

【図４】本発明による高速データ通信バスの動作のシー
ケンスを示すフローチャートである。

【図５】図２の信号チャートに説明される信号の波形を
示すタイミング図である。

【図６】本発明による高速データ通信バス用の入力デー
タインターフェースのための２フェーズ入力アダプタの
実施例の状態間の遷移に対する論理式を含む状態遷移図
である。

【図７】本発明による高速データ通信バス用の出力デー
タインターフェースのための２フェーズ入力アダプタの
実施例の状態間の遷移に対する論理式を含む状態遷移図
である。

【符号の説明】

１０データ通信バス１２マスタ（ＣＰＵ）１４スレーブユニット１６２フェーズ入力アダプタ１８２フェーズ出力アダプタ

Claims

【特許請求の範囲】

【請求項１】遷移信号データ通信システム内で使用さ
れるマスタとスレーブユニットとの間でデータを伝送す
る方法において、前記方法が第１の制御信号の二つの論
理状態間の遷移に基づいて指標を送る第１の制御信号を
提供するステップ、前記第１の制御信号の遷移が正当であるか否かの指標を
送る第２の制御信号を提供するステップ、前記第１の制御信号に応答して第３の制御信号の２つの
論理状態間の遷移に基づいて指標を送る第３の制御信号
を提供するステップ、及び前記第３の制御信号の遷移が
正当であるか否かの指標を送る第４の制御信号を提供す
るステップを含むことを特徴とする方法。
【請求項２】遷移信号データ通信システムのマスタユ
ニット内において使用される前記マスタとスレーブユニ
ット間でデータを伝送する方法において、前記方法が第
１の制御信号の２つの論理状態間の遷移に基づいて指標
を送る第１の制御信号を提供するステップ、及び前記第
１の制御信号の遷移が正当であるか否かの指標を送る第
２の制御信号を提供するステップを含むことを特徴とす
る方法。
【請求項３】第１の制御信号の２つの論理状態間の遷
移に基づいて指標を送る第１の制御信号及び前記第１の
制御信号の遷移が正当であるか否かの指標を送る第２の
制御信号を提供するマスタユニットを含む、遷移信号デ
ータ通信システムのスレーブユニット内で使用される前
記マスタとスレーブユニットとの間でデータ伝送を行な
う方法において、前記方法が前記第１の制御信号に応答
して第３の制御信号の２つの論理状態間の遷移に基づい
て指標を送る第３の制御信号を提供するステップ、及び
前記第３の制御信号の遷移が正当であるか否かの指標を
送る第４の制御信号を提供するステップを含むことを特
徴とする方法。
【請求項４】前記第４の制御信号が前記第３の制御信
号が正当であることを示すとき、前記第３の制御信号に
応答して前記マスタとスレーブユニットとの間でデータ
伝送を行なうステップが更に含まれることを特徴とする
請求項３記載の方法。
【請求項５】遷移信号データ通信システム内で使用さ
れるマスタとスレーブユニット間でデータを伝送する方
法において、前記方法が前記マスタから、データ伝送の
開始の要求を示す第１の制御信号を提供するステップ、前記マスタから、前記第１の制御信号が正当であるか否
かを示す第２の制御信号を提供するステップ、前記スレーブから、データ伝送を開始するために前記要
求の受取りの確認を示す第３の制御信号を提供するステ
ップ、及び前記スレーブから、前記第３の制御信号が正
当であるか否かを示す第４の制御信号を提供するステッ
プを含むことを特徴とする方法。
【請求項６】遷移信号データ通信システムのマスタユ
ニット内で使用される前記マスタとスレーブユニットと
の間でデータを伝送する方法において、前記方法が前記
マスタから、データ伝送の開始の要求を示す第１の制御
信号を提供するステップ、及び前記マスタから、前記第
１の制御信号が正当であるか否かを示す第２の制御信号
を提供するステップを含むことを特徴とする方法。
【請求項７】データ伝送の開始の要求を示す第１の制
御信号を提供するため、及び前記第１の制御信号が正当
であるか否かを示す第２の制御信号を提供するマスタユ
ニットを含む遷移信号データ通信システムのスレーブユ
ニット内において使用される前記マスタと前記スレーブ
ユニット間でデータを伝送する方法において、前記方法
が前記スレーブから、データ伝送の開始の前記要求を受
け取ったことを通知する第３の制御信号を提供するステ
ップ、及び前記スレーブから、前記第３の制御信号が正
当であるか否かを示す第４の制御信号を提供するステッ
プを含むことを特徴とする方法。
【請求項８】前記第４の制御信号が前記第３の制御信
号が正当であることを示すとき、前記第３の制御信号に
応答して前記マスタとスレーブユニットとの間でデータ
の伝送を行なうステップが更に含まれることを特徴とす
る請求項７記載の方法。
【請求項９】遷移信号データ通信システム内のマスタ
とスレーブユニット間でデータの伝送を行なう装置にお
いて、前記装置が第１の制御信号の２つの論理状態間の
遷移に基づいて指標を与える第１の制御信号を提供する
手段、前記第１の制御信号の遷移が正当であるか否かの指標を
与える第２の制御信号を提供する手段、前記第１の制御信号に応答して、第３の制御信号の２つ
の論理状態間の遷移に基づいて指標を与える第３の制御
信号を提供する手段、及び前記第３の制御信号の遷移が
正当であるか否かの指標を与える第４の制御信号を提供
する手段を含むことを特徴とする装置。
【請求項１０】遷移信号データ通信システムのマスタ
ユニット内の前記マスタとスレーブユニット間でデータ
の伝送を行なう装置において、前記装置が第１の制御信
号の２つの論理状態間の遷移に基づいて指標を与える第
１の制御信号を提供する手段、及び前記第１の制御信号
の遷移が正当であるか否かを示す指標を与える第２の制
御信号を提供する手段を含むことを特徴とする装置。
【請求項１１】第１の制御信号の２つの論理状態間の
遷移に基づいて指標を与える第１の制御信号を提供する
ため、及び前記第１の制御信号の遷移が正当であるか否
かの指標を与える第２の制御信号を提供するマスタユニ
ットを含む遷移信号データ通信システムのスレーブユニ
ット内で使用される前記マスタとスレーブユニット間で
データを伝送する装置において、前記装置が前記第１の
制御信号に応答して、第３の制御信号の２つの論理状態
間の遷移に基づく指標を与える第３の制御信号を提供す
る手段、及び前記第３の制御信号の遷移が正当であるか
否かの指標を与える第４の制御信号を提供する手段を含
むことを特徴とする装置。
【請求項１２】前記第４の制御信号が前記第３の制御
信号が正当であることを示すとき、前記第３の制御信号
に応答して前記マスタとスレーブユニットとの間のデー
タの伝送を行なう手段を更に含むことを特徴とする請求
項１１記載の装置。
【請求項１３】遷移信号データ通信システム内のマス
タとスレーブユニットとの間でデータの伝送を行なう装
置において、前記装置が前記マスタから、データ伝送の
開始の要求を示す第１の制御信号を提供する手段、前記マスタから、前記第１の制御信号が正当であるか否
かを示す第２の制御信号を提供する手段、前記スレーブから、データ伝送の開始の前記要求を受け
取ったことを通知する第３の制御信号を提供する手段、
及び前記スレーブから、前記第３の制御信号が正当であ
るか否かを示す第４の制御信号を提供する手段を含むこ
とを特徴とする装置。
【請求項１４】遷移信号テータ通信システムのマスタ
ユニット内の前記マスタとスレーブユニット間のデータ
伝送を行なう装置において、前記装置が前記マスタか
ら、データ伝送の開始の要求を示す第１の制御信号を提
供する手段、及び前記マスタから、前記第１の制御信号
が正当であるか否かを示す第２の制御信号を提供する手
段を含むことを特徴とする装置。
【請求項１５】データ伝送の開始の要求を示す第１の
制御信号を提供するため、及び前記第１の制御信号が正
当であるか否かを示す第２の制御信号を提供するマスタ
ユニットを含む遷移信号データ通信システムのスレーブ
ユニット内において使用される前記マスタと前記スレー
ブユニット間でデータを伝送する装置において、前記装
置が前記スレーブから、データ伝送の開始の前記要求を
受け取ったことを通知する第３の制御信号を提供する手
段、及び前記スレーブから、前記第３の制御信号が正当
であるか否かを示す第４の制御信号を提供する手段を含
むことを特徴とする装置。
【請求項１６】前記第４の制御信号が前記第３の制御
信号が正当であることを示すとき、前記第３の制御信号
に応答して前記マスタとスレーブユニット間でデータの
伝送を行なう装置が更に含まれることを特徴とする請求
項１５記載の装置。