JPH05160199A - 半導体素子実装用絶縁フィルムおよびこれを用いてなる半導体素子の実装構造 - Google Patents
半導体素子実装用絶縁フィルムおよびこれを用いてなる半導体素子の実装構造Info
- Publication number
- JPH05160199A JPH05160199A JP3347909A JP34790991A JPH05160199A JP H05160199 A JPH05160199 A JP H05160199A JP 3347909 A JP3347909 A JP 3347909A JP 34790991 A JP34790991 A JP 34790991A JP H05160199 A JPH05160199 A JP H05160199A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- mounting
- insulating film
- circuit board
- external circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体素子を容易に搬送でき、しかも外部回
路基板上の配線パターンに容易に、かつ正確に位置合わ
せすることを可能とする半導体素子実装用絶縁フィルム
および半導体素子の実装構造を提供する。バンプの形成
ずれがあってもセルフアライメントによって所定位置に
確実に電気的接続できる。 【構成】 半導体素子１のバンプ２，１２を挿入しうる
貫通孔４および切り欠き部１４を形成した絶縁フィルム
３を用い、外部回路基板６上の配線パターン５に半導体
素子を実装する。
路基板上の配線パターンに容易に、かつ正確に位置合わ
せすることを可能とする半導体素子実装用絶縁フィルム
および半導体素子の実装構造を提供する。バンプの形成
ずれがあってもセルフアライメントによって所定位置に
確実に電気的接続できる。 【構成】 半導体素子１のバンプ２，１２を挿入しうる
貫通孔４および切り欠き部１４を形成した絶縁フィルム
３を用い、外部回路基板６上の配線パターン５に半導体
素子を実装する。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子実装用絶縁フ
ィルム、およびこれを用いてなる半導体素子の実装構造
に関する。
ィルム、およびこれを用いてなる半導体素子の実装構造
に関する。
【０００２】
【従来の技術】近年、電子機器の発達によって半導体装
置を多く用いるデバイスや機器は、小型薄型化や軽量化
に伴い、半導体素子を一定面積の基板上に高密度実装す
る必要がある。そこで、用いる半導体素子としては従来
のような素子周縁部に電極パッドを有するものではな
く、素子内面にもパッドを形成した所謂、エリアチップ
が開発されている。このようなエリアチップを実装する
には、通常、エリアタイプのフィルムキャリア方式やフ
リップチップ方式が採用され、いずれの方式でも半導体
素子の電極パッド上に金属突起（以下、バンプという）
を形成し、外部回路基板上の配線パターンとを正確に位
置合わせしたのち、加熱もしくは加熱加圧して半田付け
固定を行っている。
置を多く用いるデバイスや機器は、小型薄型化や軽量化
に伴い、半導体素子を一定面積の基板上に高密度実装す
る必要がある。そこで、用いる半導体素子としては従来
のような素子周縁部に電極パッドを有するものではな
く、素子内面にもパッドを形成した所謂、エリアチップ
が開発されている。このようなエリアチップを実装する
には、通常、エリアタイプのフィルムキャリア方式やフ
リップチップ方式が採用され、いずれの方式でも半導体
素子の電極パッド上に金属突起（以下、バンプという）
を形成し、外部回路基板上の配線パターンとを正確に位
置合わせしたのち、加熱もしくは加熱加圧して半田付け
固定を行っている。
【０００３】特に、フリップチップ方式での接続では半
導体素子の電極パッド面と外部回路基板の配線パターン
形成面とが相対するように位置合わせして接続するの
で、透明な基板を用いないと接続部分の観察することが
できない。従って、一般にこのような位置合わせには半
導体素子の外形状を用いたり、半導体素子のバンプ材料
に半田を用いて、加熱溶融する半田の表面張力を利用す
るセルフアライメントに頼っているが、前者の場合は正
確な位置合わせ技術が必要であり、後者の場合も精密な
半田バンプ形成技術が必要となる。
導体素子の電極パッド面と外部回路基板の配線パターン
形成面とが相対するように位置合わせして接続するの
で、透明な基板を用いないと接続部分の観察することが
できない。従って、一般にこのような位置合わせには半
導体素子の外形状を用いたり、半導体素子のバンプ材料
に半田を用いて、加熱溶融する半田の表面張力を利用す
るセルフアライメントに頼っているが、前者の場合は正
確な位置合わせ技術が必要であり、後者の場合も精密な
半田バンプ形成技術が必要となる。
【０００４】一方、半導体素子を実装するうえで上記位
置合わせが確実に行われていない場合は、半導体素子の
電極間または外部回路基板上の導体間に短絡が生じた
り、接続部分から導体に沿った半田の流出、後の半導体
素子の封止工程での接続不良など生じ、接続信頼性に悪
影響を及ぼすようになる。また、上記方法では位置合わ
せに複雑な装置が必要であり、決して満足できる方法と
は云えない。
置合わせが確実に行われていない場合は、半導体素子の
電極間または外部回路基板上の導体間に短絡が生じた
り、接続部分から導体に沿った半田の流出、後の半導体
素子の封止工程での接続不良など生じ、接続信頼性に悪
影響を及ぼすようになる。また、上記方法では位置合わ
せに複雑な装置が必要であり、決して満足できる方法と
は云えない。
【０００５】
【発明が解決しようとする課題】本発明は上記従来の半
導体素子の実装状況に鑑み、半導体素子を外部回路基板
上の配線パターンに接続、実装するに際して、接続部分
の位置合わせが容易にでき、特に半導体素子上のバンプ
の形状が不揃いであったり、バンプや外部回路基板上の
配線パターンに位置ずれがある場合でも、セルフアライ
メント作用によって実装できるような半導体素子実装用
フィルムおよび実装構造を提供することを目的とする。
導体素子の実装状況に鑑み、半導体素子を外部回路基板
上の配線パターンに接続、実装するに際して、接続部分
の位置合わせが容易にでき、特に半導体素子上のバンプ
の形状が不揃いであったり、バンプや外部回路基板上の
配線パターンに位置ずれがある場合でも、セルフアライ
メント作用によって実装できるような半導体素子実装用
フィルムおよび実装構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】そこで、本発明者らは上
記目的を達成するために鋭意検討を重ねた結果、半導体
素子上に設けられた電気的接続および位置合わせを行う
バンプを挿入できる貫通孔と、その他のバンプをまとめ
て挿入できる切り欠き部を有する絶縁性フィルムを用い
ることによって、外部回路基板上の所望の配線パターン
上に正確に位置合わせができ、しかも、バンプ形成精度
が厳密でなくてもセルフアライメントによって実用上問
題のない電気的接続ができることを見い出し、本発明を
完成するに至った。
記目的を達成するために鋭意検討を重ねた結果、半導体
素子上に設けられた電気的接続および位置合わせを行う
バンプを挿入できる貫通孔と、その他のバンプをまとめ
て挿入できる切り欠き部を有する絶縁性フィルムを用い
ることによって、外部回路基板上の所望の配線パターン
上に正確に位置合わせができ、しかも、バンプ形成精度
が厳密でなくてもセルフアライメントによって実用上問
題のない電気的接続ができることを見い出し、本発明を
完成するに至った。
【０００７】即ち、本発明は外部回路基板上の配線パタ
ーンとの電気的接続および位置合わせを行う半導体素子
上のバンプが挿入できる貫通孔と、前記以外のバンプを
一括して挿入できる切り欠き部が形成されていることを
特徴とする半導体素子実装用絶縁フィルムの提供、およ
び半導体素子上に設けられたバンプを、上記半導体素子
実装用絶縁フィルムの貫通孔および切り欠き部に挿入
し、これを外部回路基板上の配線パターンに接続してな
る半導体素子の実装構造の提供を行うものである。
ーンとの電気的接続および位置合わせを行う半導体素子
上のバンプが挿入できる貫通孔と、前記以外のバンプを
一括して挿入できる切り欠き部が形成されていることを
特徴とする半導体素子実装用絶縁フィルムの提供、およ
び半導体素子上に設けられたバンプを、上記半導体素子
実装用絶縁フィルムの貫通孔および切り欠き部に挿入
し、これを外部回路基板上の配線パターンに接続してな
る半導体素子の実装構造の提供を行うものである。
【０００８】
【実施例】以下に本発明の実施例を図面を用いて具体的
に説明する。
に説明する。
【０００９】図１は本発明の半導体素子実装用絶縁フィ
ルムを用いて半導体素子を実装する工程を説明するため
の断面図であり、図２はこの半導体素子実装用絶縁フィ
ルムを用いて、半導体素子を外部回路基板上の配線パタ
ーンに接続した状態を示す本発明の実装構造の断面図で
ある。
ルムを用いて半導体素子を実装する工程を説明するため
の断面図であり、図２はこの半導体素子実装用絶縁フィ
ルムを用いて、半導体素子を外部回路基板上の配線パタ
ーンに接続した状態を示す本発明の実装構造の断面図で
ある。
【００１０】図１において半導体素子１の電極パッド
（図示省略）には半田、金、銀、銅などの材料からなる
バンプ２、１２が、高さ１０〜２００μｍ程度、径
（幅）１０〜５００μｍ程度の大きさにて形成されてお
り、半導体素子１はこのバンプ２、１２によってガラ
ス、セラミック、各種樹脂、半導体ウエハなどからなる
外部回路基板６上の配線パターン５に接続、固定され
る。本発明の半導体素子実装用絶縁フィルム３は図１に
示すように、接続時の位置合わせ作用も有するバンプ２
と相対する位置に該バンプ２を挿入できる貫通孔４を有
するものである。また、上記バンプ２以外のバンプであ
って、位置合わせ作用を有さないバンプ１２は、これら
を一括して切り欠き部１４内に挿入される。なお、絶縁
フィルム３の厚みはバンプ２および１２の高さよりも小
さくすることで、貫通孔４や切り欠き部１４内にこれら
のバンプを挿入して外部回路基板６上の配線パターン５
に接続することができるのである。
（図示省略）には半田、金、銀、銅などの材料からなる
バンプ２、１２が、高さ１０〜２００μｍ程度、径
（幅）１０〜５００μｍ程度の大きさにて形成されてお
り、半導体素子１はこのバンプ２、１２によってガラ
ス、セラミック、各種樹脂、半導体ウエハなどからなる
外部回路基板６上の配線パターン５に接続、固定され
る。本発明の半導体素子実装用絶縁フィルム３は図１に
示すように、接続時の位置合わせ作用も有するバンプ２
と相対する位置に該バンプ２を挿入できる貫通孔４を有
するものである。また、上記バンプ２以外のバンプであ
って、位置合わせ作用を有さないバンプ１２は、これら
を一括して切り欠き部１４内に挿入される。なお、絶縁
フィルム３の厚みはバンプ２および１２の高さよりも小
さくすることで、貫通孔４や切り欠き部１４内にこれら
のバンプを挿入して外部回路基板６上の配線パターン５
に接続することができるのである。
【００１１】また、上記絶縁フィルム３には外部回路基
板６上の所定位置（配線パターン５）への位置合わせを
正確に行うために、貫通孔４と相関位置にある位置合わ
せ用のアライメントマーク９が公知の手段にて設けられ
ており、位置合わせ時にカメラなどで確認しながら確実
に載置、固定することができる。さらに、位置合わせ用
に治具孔１０を穿孔加工などの手段にて設けることもで
きる。
板６上の所定位置（配線パターン５）への位置合わせを
正確に行うために、貫通孔４と相関位置にある位置合わ
せ用のアライメントマーク９が公知の手段にて設けられ
ており、位置合わせ時にカメラなどで確認しながら確実
に載置、固定することができる。さらに、位置合わせ用
に治具孔１０を穿孔加工などの手段にて設けることもで
きる。
【００１２】本発明の半導体素子実装用絶縁フィルムは
上記のような構造であり、半導体素子１のバンプ２およ
び１２を貫通孔４および切り欠き部１４内に挿入、載置
して外部回路基板上の所定位置に搬送、位置合わせされ
る。この際、絶縁フィルム３は長尺状にして複数個の半
導体素子１を連続して搬送することによって、半導体装
置の生産工程において連続的に半導体素子を供給するこ
とができ、生産効率の向上が図れるものである。位置合
わせ後、加熱もしくは加熱加圧することによって図２に
示すように確実に接続される。接続後は絶縁フィルム３
の半導体素子１載置面以外の不要部分は裁断、除去され
る。
上記のような構造であり、半導体素子１のバンプ２およ
び１２を貫通孔４および切り欠き部１４内に挿入、載置
して外部回路基板上の所定位置に搬送、位置合わせされ
る。この際、絶縁フィルム３は長尺状にして複数個の半
導体素子１を連続して搬送することによって、半導体装
置の生産工程において連続的に半導体素子を供給するこ
とができ、生産効率の向上が図れるものである。位置合
わせ後、加熱もしくは加熱加圧することによって図２に
示すように確実に接続される。接続後は絶縁フィルム３
の半導体素子１載置面以外の不要部分は裁断、除去され
る。
【００１３】図２のように外部回路基板６上の配線パタ
ーン５に接続された半導体素子１は、絶縁フィルム３を
間に介在させているので半導体素子１と配線パターン５
の間は一定距離に維持でき、しかも各バンプ間も絶縁フ
ィルム３によって確実に絶縁されているので短絡を生じ
ることがない。さらに、絶縁フィルム３は壁材的に作用
するので、バンプ２がたとえ加熱流動しても流出の防止
ができるという効果も発揮し、電気的な接続信頼性が極
めて高いものである。また、バンプ１２は切り欠き部１
４内に一括して挿入されているので、図２に示すように
バンプ１２の形成位置の精度が若干悪くてもバンプの加
熱溶融によってセルフアライメントを生じて、確実に所
望の配線パターン５上に接続される。
ーン５に接続された半導体素子１は、絶縁フィルム３を
間に介在させているので半導体素子１と配線パターン５
の間は一定距離に維持でき、しかも各バンプ間も絶縁フ
ィルム３によって確実に絶縁されているので短絡を生じ
ることがない。さらに、絶縁フィルム３は壁材的に作用
するので、バンプ２がたとえ加熱流動しても流出の防止
ができるという効果も発揮し、電気的な接続信頼性が極
めて高いものである。また、バンプ１２は切り欠き部１
４内に一括して挿入されているので、図２に示すように
バンプ１２の形成位置の精度が若干悪くてもバンプの加
熱溶融によってセルフアライメントを生じて、確実に所
望の配線パターン５上に接続される。
【００１４】本発明において用いる絶縁フィルム３は、
電気絶縁特性を有するものであればその材質に制限はな
く、例えばポリエステル系樹脂、エポキシ系樹脂、ウレ
タン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹
脂、ポリアミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹
脂、ポリカーボネート樹脂、シリコーン系樹脂、フッ素
樹脂など熱硬化性樹脂や熱可塑性樹脂を問わず用いるこ
とができる。これらの材料のうち耐熱性や機械的強度の
点からはポリイミド系樹脂を用いることが好ましい。
電気絶縁特性を有するものであればその材質に制限はな
く、例えばポリエステル系樹脂、エポキシ系樹脂、ウレ
タン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹
脂、ポリアミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹
脂、ポリカーボネート樹脂、シリコーン系樹脂、フッ素
樹脂など熱硬化性樹脂や熱可塑性樹脂を問わず用いるこ
とができる。これらの材料のうち耐熱性や機械的強度の
点からはポリイミド系樹脂を用いることが好ましい。
【００１５】上記絶縁フィルム３に形成される貫通孔４
および切り欠き部１４は、半導体素子１のバンプ２およ
び１２の挿入・保持、並びに外部回路基板６上の配線パ
ターン５への接続、固定に重要なものである。貫通孔４
の孔径は位置合わせ作用も有するバンプ２の径の１００
〜５００％（約１００〜５００μｍ）、好ましくは１２
０〜２００％（約１２０〜２００μｍ）、一方、切り欠
き部１４の大きさはバンプ１２がすべて収まるような大
きさに形成すればよい。貫通孔４や切り欠き部１４の深
さ（フィルム厚）はバンプ２、１２の高さの５〜２００
％（約５〜２００μｍ）、好ましくは５０〜９０％程度
（約５０〜９０μｍ）とする。また、貫通孔４や切り欠
き部１４の形成には機械加工やレーザー加工、光加工、
化学エッチング法などが採用でき、加工精度やエッチン
グファクター（小テーパー角）などの点からはエキシマ
レーザー照射によるハーフエッチングや穿孔加工が好ま
しい。
および切り欠き部１４は、半導体素子１のバンプ２およ
び１２の挿入・保持、並びに外部回路基板６上の配線パ
ターン５への接続、固定に重要なものである。貫通孔４
の孔径は位置合わせ作用も有するバンプ２の径の１００
〜５００％（約１００〜５００μｍ）、好ましくは１２
０〜２００％（約１２０〜２００μｍ）、一方、切り欠
き部１４の大きさはバンプ１２がすべて収まるような大
きさに形成すればよい。貫通孔４や切り欠き部１４の深
さ（フィルム厚）はバンプ２、１２の高さの５〜２００
％（約５〜２００μｍ）、好ましくは５０〜９０％程度
（約５０〜９０μｍ）とする。また、貫通孔４や切り欠
き部１４の形成には機械加工やレーザー加工、光加工、
化学エッチング法などが採用でき、加工精度やエッチン
グファクター（小テーパー角）などの点からはエキシマ
レーザー照射によるハーフエッチングや穿孔加工が好ま
しい。
【００１６】なお、図示しないが、本発明の半導体素子
実装用絶縁フィルムにおいて、絶縁フィルムの半導体素
子載置面と反対の面に外部回路基板への仮固定用の接着
剤層を形成しておくことによって、外部回路基板への実
装後の加熱もしくは加熱加圧による接合時の位置ずれを
さらに確実に防止することができるのである。
実装用絶縁フィルムにおいて、絶縁フィルムの半導体素
子載置面と反対の面に外部回路基板への仮固定用の接着
剤層を形成しておくことによって、外部回路基板への実
装後の加熱もしくは加熱加圧による接合時の位置ずれを
さらに確実に防止することができるのである。
【００１７】
【発明の効果】本発明は以上のように半導体素子の電極
パッド上のバンプを挿入しうる貫通孔および切り欠き部
を形成した絶縁フィルムを用い、これによって半導体素
子を外部回路基板への実装を行うので、半導体素子を外
部回路基板上の所定の配線パターン上へ容易に位置合わ
せして接続することができる。また、本発明の実装用絶
縁フィルムは切り欠き部に接続用のバンプを一括挿入し
ているので、接続時に多少のバンプの位置ずれがあって
もセルフアライメントによって確実に接続できるもので
ある。
パッド上のバンプを挿入しうる貫通孔および切り欠き部
を形成した絶縁フィルムを用い、これによって半導体素
子を外部回路基板への実装を行うので、半導体素子を外
部回路基板上の所定の配線パターン上へ容易に位置合わ
せして接続することができる。また、本発明の実装用絶
縁フィルムは切り欠き部に接続用のバンプを一括挿入し
ているので、接続時に多少のバンプの位置ずれがあって
もセルフアライメントによって確実に接続できるもので
ある。
【００１８】さらに、上記絶縁フィルムを介して半導体
素子を外部回路基板上に実装するので、半導体素子と配
線パターン間や各電極パッド間の絶縁を確実にすると共
に、バンプ材料の流出による短絡も防止し、接続信頼性
が極めて高い半導体素子の実装構造が得られるのであ
る。
素子を外部回路基板上に実装するので、半導体素子と配
線パターン間や各電極パッド間の絶縁を確実にすると共
に、バンプ材料の流出による短絡も防止し、接続信頼性
が極めて高い半導体素子の実装構造が得られるのであ
る。
【図１】 本発明の半導体素子実装用絶縁フィルムを用
いて半導体素子を実装する工程を説明するための断面図
である。
いて半導体素子を実装する工程を説明するための断面図
である。
【図２】 図１に示す半導体素子実装用絶縁フィルムを
介して、半導体素子を外部回路基板上の配線パターンに
接続した状態を示す本発明の実装構造の断面図である。
介して、半導体素子を外部回路基板上の配線パターンに
接続した状態を示す本発明の実装構造の断面図である。
１ 半導体素子 ２，１２ バンプ ３ 絶縁フィルム ４ 貫通孔 １４ 切り欠き部 ５ 配線パターン ６ 外部回路基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 尚治 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内
Claims (2)
- 【請求項１】 外部回路基板上の配線パターンとの電気
的接続および位置合わせを行う半導体素子上のバンプが
挿入できる貫通孔と、前記以外のバンプを一括して挿入
できる切り欠き部が形成されていることを特徴とする半
導体素子実装用絶縁フィルム。 - 【請求項２】 半導体素子上に設けられたバンプを、請
求項１記載の半導体素子実装用絶縁フィルムの貫通孔お
よび切り欠き部に挿入し、これを外部回路基板上の配線
パターンに接続してなる半導体素子の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3347909A JPH05160199A (ja) | 1991-12-02 | 1991-12-02 | 半導体素子実装用絶縁フィルムおよびこれを用いてなる半導体素子の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3347909A JPH05160199A (ja) | 1991-12-02 | 1991-12-02 | 半導体素子実装用絶縁フィルムおよびこれを用いてなる半導体素子の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160199A true JPH05160199A (ja) | 1993-06-25 |
Family
ID=18393431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3347909A Pending JPH05160199A (ja) | 1991-12-02 | 1991-12-02 | 半導体素子実装用絶縁フィルムおよびこれを用いてなる半導体素子の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160199A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065705A (ja) * | 2011-09-16 | 2013-04-11 | Panasonic Corp | 電子部品の実装方法及び実装システム |
| JP2014099656A (ja) * | 2009-10-14 | 2014-05-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| US9030007B2 (en) | 2009-10-14 | 2015-05-12 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
-
1991
- 1991-12-02 JP JP3347909A patent/JPH05160199A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014099656A (ja) * | 2009-10-14 | 2014-05-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| US9030007B2 (en) | 2009-10-14 | 2015-05-12 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| JP2013065705A (ja) * | 2011-09-16 | 2013-04-11 | Panasonic Corp | 電子部品の実装方法及び実装システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209994B1 (ko) | 칩 사이즈 패키지형 반도체 장치의 제조 방법 | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US7723832B2 (en) | Semiconductor device including semiconductor elements mounted on base plate | |
| TW512498B (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
| KR100336329B1 (ko) | 반도체장치의제조방법 | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR970012964A (ko) | 결합 재료 범프에 의해 상호접속되는 시스템 | |
| US6169022B1 (en) | Method of forming projection electrodes | |
| JPH1070362A (ja) | 基板を結合する方法および構造 | |
| US6236112B1 (en) | Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate | |
| JPH0677618A (ja) | 電子パッケージおよびその作成方法 | |
| JPH087066A (ja) | Ｉｃカードの製造方法及びｉｃカード | |
| JPH04355933A (ja) | フリツプチツプの実装構造 | |
| US5896276A (en) | Electronic assembly package including connecting member between first and second substrates | |
| EP0969503A2 (en) | Electronic circuit device | |
| JP3554650B2 (ja) | 回路基板 | |
| JPH05160199A (ja) | 半導体素子実装用絶縁フィルムおよびこれを用いてなる半導体素子の実装構造 | |
| JPH04345041A (ja) | 半導体素子の実装構造 | |
| JPH04345040A (ja) | 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造 | |
| US5976910A (en) | Electronic device assembly and a manufacturing method of the same | |
| JP2654189B2 (ja) | 半導体装置の実装方法 | |
| JP2764628B2 (ja) | 電子回路基板とその製造方法 | |
| JP2836264B2 (ja) | パッドグリッドアレイパッケージの基板実装方法 |