JPH05160714A - Ｔｔｌ回路 - Google Patents
Ｔｔｌ回路Info
- Publication number
- JPH05160714A JPH05160714A JP32353191A JP32353191A JPH05160714A JP H05160714 A JPH05160714 A JP H05160714A JP 32353191 A JP32353191 A JP 32353191A JP 32353191 A JP32353191 A JP 32353191A JP H05160714 A JPH05160714 A JP H05160714A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- turned
- collector
- ttl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 230000008054 signal transmission Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＴＴＬ論理回路用ＩＣの信号伝達遅延時間を
短縮する。 【構成】 出力信号がハイレベルからローレベルに変化
する場合、最初、トランジスタＱ11，Ｑ12はオフしてい
てそれらのコレクタ電圧はハイレベルとなっており、そ
の状態で入力端子Ａ1 ，Ｂ1 のどちらかにハイレベルの
信号が入力されると、まずトランジスタＱ11にベース電
流が流れてトランジスタＱ11はオンになる。その結果、
トランジスタＱ11のコレクタ電流が流れ、コンデンサＣ
11のトランジスタＱ11側の電位は低下する。従って、ト
ランジスタＱ15のベース電位も低下し、トランジスタＱ
15，Ｑ16はオフする。すなわち、従来のＴＴＬ回路で
は、トランジスタＱ11がオンし、さらにトランジスタＱ
12がオンした後、トランジスタＱ15がオフするが、この
ＴＴＬ回路では、トランジスタＱ11がオンすると、直ち
にトランジスタＱ15はオフする。
短縮する。 【構成】 出力信号がハイレベルからローレベルに変化
する場合、最初、トランジスタＱ11，Ｑ12はオフしてい
てそれらのコレクタ電圧はハイレベルとなっており、そ
の状態で入力端子Ａ1 ，Ｂ1 のどちらかにハイレベルの
信号が入力されると、まずトランジスタＱ11にベース電
流が流れてトランジスタＱ11はオンになる。その結果、
トランジスタＱ11のコレクタ電流が流れ、コンデンサＣ
11のトランジスタＱ11側の電位は低下する。従って、ト
ランジスタＱ15のベース電位も低下し、トランジスタＱ
15，Ｑ16はオフする。すなわち、従来のＴＴＬ回路で
は、トランジスタＱ11がオンし、さらにトランジスタＱ
12がオンした後、トランジスタＱ15がオフするが、この
ＴＴＬ回路では、トランジスタＱ11がオンすると、直ち
にトランジスタＱ15はオフする。
Description
【０００１】
【産業上の利用分野】本発明は、ＴＴＬ回路に関するも
のである。
のである。
【０００２】
【従来の技術】従来のＴＴＬ回路は、各素子の微細化に
よって高速化が計られ、また、駆動能力を高めるため
と、ノイズマージンを向上させるために、３段増幅回路
が採用されている。図３にそのようなＴＴＬ回路の一例
として、入力ＮＡＮＤ回路を示す。この回路では、トラ
ンジスタＱ31が１段目の増幅回路を構成し、トランジス
タＱ32が２段目の増幅回路を構成し、トランジスタＱ37
あるいはトランジスタＱ35，Ｑ36が３段目の増幅回路を
構成している。そして、各段の増幅回路を構成するトラ
ンジスタが順番にスイッチング動作を行うことにより、
入力信号に応じた信号が出力される。
よって高速化が計られ、また、駆動能力を高めるため
と、ノイズマージンを向上させるために、３段増幅回路
が採用されている。図３にそのようなＴＴＬ回路の一例
として、入力ＮＡＮＤ回路を示す。この回路では、トラ
ンジスタＱ31が１段目の増幅回路を構成し、トランジス
タＱ32が２段目の増幅回路を構成し、トランジスタＱ37
あるいはトランジスタＱ35，Ｑ36が３段目の増幅回路を
構成している。そして、各段の増幅回路を構成するトラ
ンジスタが順番にスイッチング動作を行うことにより、
入力信号に応じた信号が出力される。
【０００３】ところで、従来の７４ＬＳ／Ｓシリーズな
どのＴＴＬ回路は２段の増幅回路で構成されている。従
って、図３のＴＴＬ回路は、７４ＬＳ／Ｓシリーズのも
のに比べ、伝達遅延時間が増幅回路１段分だけ長くなっ
ている。
どのＴＴＬ回路は２段の増幅回路で構成されている。従
って、図３のＴＴＬ回路は、７４ＬＳ／Ｓシリーズのも
のに比べ、伝達遅延時間が増幅回路１段分だけ長くなっ
ている。
【０００４】
【発明が解決しようとする課題】このように、従来の３
段増幅回路を採用したＴＴＬ回路は、駆動能力が高く、
またノイズマージンが高いという利点をもつが、その反
面、各素子の微細化による高速化にもかかわらず、増幅
回路の段数が多いため、伝達遅延時間が長いという欠点
をもつ。
段増幅回路を採用したＴＴＬ回路は、駆動能力が高く、
またノイズマージンが高いという利点をもつが、その反
面、各素子の微細化による高速化にもかかわらず、増幅
回路の段数が多いため、伝達遅延時間が長いという欠点
をもつ。
【０００５】本発明の目的は、このような欠点を除去
し、駆動能力が高く、充分なノイズマージンをもち、し
かも伝達遅延時間が短いＴＴＬ回路を提供することにあ
る。
し、駆動能力が高く、充分なノイズマージンをもち、し
かも伝達遅延時間が短いＴＴＬ回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】第１の発明は、エミッタ
フォロアを構成する第１のトランジスタと、このトラン
ジスタの出力信号を入力信号とし、エミッタフォロアを
構成する第２のトランジスタと、このトランジスタの出
力信号を入力信号とする第３のトランジスタと、この第
３のトランジスタと共にトーテムポール構造を形成し、
前記第２のトランジスタのコレクタからの信号を入力信
号とする第４のトランジスタとを備えたＴＴＬ回路にお
いて、前記第１のトランジスタのコレクタと、前記第２
のトランジスタのコレクタとの間に接続されたコンデン
サを備えたことを特徴とする。
フォロアを構成する第１のトランジスタと、このトラン
ジスタの出力信号を入力信号とし、エミッタフォロアを
構成する第２のトランジスタと、このトランジスタの出
力信号を入力信号とする第３のトランジスタと、この第
３のトランジスタと共にトーテムポール構造を形成し、
前記第２のトランジスタのコレクタからの信号を入力信
号とする第４のトランジスタとを備えたＴＴＬ回路にお
いて、前記第１のトランジスタのコレクタと、前記第２
のトランジスタのコレクタとの間に接続されたコンデン
サを備えたことを特徴とする。
【０００７】第２の発明は、エミッタフォロアを構成す
る第１のトランジスタと、このトランジスタの出力信号
を入力信号とし、エミッタフォロアを構成する第２のト
ランジスタと、このトランジスタの出力信号を入力信号
とする第３のトランジスタと、この第３のトランジスタ
と共にトーテムポール構造を形成し、前記第２のトラン
ジスタのコレクタからの信号を入力信号とする第４のト
ランジスタとを備えたＴＴＬ回路において、コンデンサ
と、第５のトランジスタと、第１および第２の抵抗とを
備え、前記コンデンサの一端は前記第１のトランジスタ
のコレクタに、他端は前記第５のトランジスタのベース
にそれぞれ接続され、前記第５のトランジスタのコレク
タは前記第１の抵抗を通じて電源に接続され、前記第５
のトランジスタのエミッタは前記第２のトランジスタの
コレクタに接続され、前記第２の抵抗は前記第５のトラ
ンジスタのベースとエミッタとの間に接続されたことを
特徴とする。
る第１のトランジスタと、このトランジスタの出力信号
を入力信号とし、エミッタフォロアを構成する第２のト
ランジスタと、このトランジスタの出力信号を入力信号
とする第３のトランジスタと、この第３のトランジスタ
と共にトーテムポール構造を形成し、前記第２のトラン
ジスタのコレクタからの信号を入力信号とする第４のト
ランジスタとを備えたＴＴＬ回路において、コンデンサ
と、第５のトランジスタと、第１および第２の抵抗とを
備え、前記コンデンサの一端は前記第１のトランジスタ
のコレクタに、他端は前記第５のトランジスタのベース
にそれぞれ接続され、前記第５のトランジスタのコレク
タは前記第１の抵抗を通じて電源に接続され、前記第５
のトランジスタのエミッタは前記第２のトランジスタの
コレクタに接続され、前記第２の抵抗は前記第５のトラ
ンジスタのベースとエミッタとの間に接続されたことを
特徴とする。
【０００８】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１に第１の発明によるＴＴＬ回路の一例と
して２入力ＮＡＮＤ回路を示す。ダイオードＤ12，Ｄ15
および抵抗Ｒ11は２入力ＮＡＮＤ回路としての基本的機
能を果たす回路を構成している。そして、ダイオードＤ
12，Ｄ13のカソードはそれぞれ入力端子Ａ1 ，Ｂ1に接
続され、アノードは共に抵抗Ｒ11を通じて電源Ｖｃｃに
接続されている。
説明する。図１に第１の発明によるＴＴＬ回路の一例と
して２入力ＮＡＮＤ回路を示す。ダイオードＤ12，Ｄ15
および抵抗Ｒ11は２入力ＮＡＮＤ回路としての基本的機
能を果たす回路を構成している。そして、ダイオードＤ
12，Ｄ13のカソードはそれぞれ入力端子Ａ1 ，Ｂ1に接
続され、アノードは共に抵抗Ｒ11を通じて電源Ｖｃｃに
接続されている。
【０００９】これらダイオードＤ12，Ｄ15のアノードに
ベースが接続されたショットキー・トランジスタＱ
11と、トランジスタＱ11のエミッタにベースが接続され
たショットキー・トランジスタＱ12と、トランジスタＱ
12のエミッタにベースが接続されたトランジスタＱ17と
がロー側の３段増幅回路を形成している。すなわち、ロ
ーレベルの信号が出力端子Ｘ1 より出力されるとき、ト
ランジスタＱ11，Ｑ12はオンし、その結果、トランジス
タＱ17もオンして駆動状態となる。なお、トランジスタ
Ｑ11およびＱ12はエミッタフォロアを構成している。
ベースが接続されたショットキー・トランジスタＱ
11と、トランジスタＱ11のエミッタにベースが接続され
たショットキー・トランジスタＱ12と、トランジスタＱ
12のエミッタにベースが接続されたトランジスタＱ17と
がロー側の３段増幅回路を形成している。すなわち、ロ
ーレベルの信号が出力端子Ｘ1 より出力されるとき、ト
ランジスタＱ11，Ｑ12はオンし、その結果、トランジス
タＱ17もオンして駆動状態となる。なお、トランジスタ
Ｑ11およびＱ12はエミッタフォロアを構成している。
【００１０】一方、トランジスタＱ11と、トランジスタ
Ｑ12と、トランジスタＱ12のコレクタにベースが接続さ
れたショットキー・トランジスタＱ15およびトランジス
タＱ15とダーリントン接続の関係にあるトランジスタＱ
16とがハイ側の３段増幅回路を形成している。すなわ
ち、ハイレベルの信号が出力されるとき、トランジスタ
Ｑ11，Ｑ12はオフし、その結果、トランジスタＱ15，Ｑ
16はオンして駆動状態になる。トランジスタＱ16のエミ
ッタはトランジスタＱ17のコレクタに接続されており、
これらのトランジスタはいわゆるトーテムポール構造を
形成している。
Ｑ12と、トランジスタＱ12のコレクタにベースが接続さ
れたショットキー・トランジスタＱ15およびトランジス
タＱ15とダーリントン接続の関係にあるトランジスタＱ
16とがハイ側の３段増幅回路を形成している。すなわ
ち、ハイレベルの信号が出力されるとき、トランジスタ
Ｑ11，Ｑ12はオフし、その結果、トランジスタＱ15，Ｑ
16はオンして駆動状態になる。トランジスタＱ16のエミ
ッタはトランジスタＱ17のコレクタに接続されており、
これらのトランジスタはいわゆるトーテムポール構造を
形成している。
【００１１】ショットキー・トランジスタＱ13および抵
抗Ｒ15，Ｒ16により構成される回路は一般にスクウェア
回路と呼ばれ、トランジスタＱ13のベースおよびコレク
タはそれぞれ抵抗Ｒ15，Ｒ16を通じてトランジスタＱ12
のエミッタに接続され、トランジスタＱ13のエミッタは
グランドに接続されている。
抗Ｒ15，Ｒ16により構成される回路は一般にスクウェア
回路と呼ばれ、トランジスタＱ13のベースおよびコレク
タはそれぞれ抵抗Ｒ15，Ｒ16を通じてトランジスタＱ12
のエミッタに接続され、トランジスタＱ13のエミッタは
グランドに接続されている。
【００１２】一方、ショットキー・トランジスタＱ14、
ダイオードＤ19，Ｄ1A，Ｄ1Bにより構成される回路は一
般にミラーキラー回路と呼ばれている。そして、トラン
ジスタＱ14のベースはダイオードＤ1Aのカソードとダイ
オードＤ19のアノードに、コレクタはダイオードＤ1Bの
カソードに、エミッタはグランドにそれぞれ接続され、
ダイオードＤ1A，Ｄ1BのアノードはトランジスタＱ12の
エミッタに接続されている。ダイオードＤ19のカソード
はトランジスタＱ16のベースに接続されている。
ダイオードＤ19，Ｄ1A，Ｄ1Bにより構成される回路は一
般にミラーキラー回路と呼ばれている。そして、トラン
ジスタＱ14のベースはダイオードＤ1Aのカソードとダイ
オードＤ19のアノードに、コレクタはダイオードＤ1Bの
カソードに、エミッタはグランドにそれぞれ接続され、
ダイオードＤ1A，Ｄ1BのアノードはトランジスタＱ12の
エミッタに接続されている。ダイオードＤ19のカソード
はトランジスタＱ16のベースに接続されている。
【００１３】このような回路構成において、本実施例の
ＴＴＬ回路ではトランジスタＱ11のコレクタとトランジ
スタＱ12のコレクタとの間にコンデンサＣ11が接続され
ている。
ＴＴＬ回路ではトランジスタＱ11のコレクタとトランジ
スタＱ12のコレクタとの間にコンデンサＣ11が接続され
ている。
【００１４】このＴＴＬ回路では、出力端子Ｘ1 よりハ
イレベルの信号を出力している状態ではトランジスタＱ
11，Ｑ12はオフとなっており、トランジスタＱ11，Ｑ12
のコレクタ電流は流れず、わずかにトランジスタＱ15の
ベース電流が抵抗Ｒ14を通じて流れる。しかしこの電流
は一定であるからコンデンサＣ11の両端には一定の電圧
が印加されることになる。従って、この状態では回路の
動作は従来と変わらない。
イレベルの信号を出力している状態ではトランジスタＱ
11，Ｑ12はオフとなっており、トランジスタＱ11，Ｑ12
のコレクタ電流は流れず、わずかにトランジスタＱ15の
ベース電流が抵抗Ｒ14を通じて流れる。しかしこの電流
は一定であるからコンデンサＣ11の両端には一定の電圧
が印加されることになる。従って、この状態では回路の
動作は従来と変わらない。
【００１５】また、ローレベルの信号を出力している状
態では、トランジスタＱ11，Ｑ12はオンしてそれぞれに
コレクタ電流が流れるが、それらの値は一定であるか
ら、この場合にもコンデンサＣ11の両端には一定の電圧
が印加されることになる。従って、この状態でも回路の
動作は従来と変わらない。
態では、トランジスタＱ11，Ｑ12はオンしてそれぞれに
コレクタ電流が流れるが、それらの値は一定であるか
ら、この場合にもコンデンサＣ11の両端には一定の電圧
が印加されることになる。従って、この状態でも回路の
動作は従来と変わらない。
【００１６】一方、出力信号がハイレベルからローレベ
ルに変化する場合には、最初、トランジスタＱ11，Ｑ12
はオフしていてそれらのコレクタ電圧はハイレベルとな
っており、その状態で入力端子Ａ1 ，Ｂ1 の両方にハイ
レベルの信号が入力されると、まずトランジスタＱ11に
ベース電流が流れてトランジスタＱ11はオンになる。ト
ランジスタＱ11がオンになるとトランジスタＱ11のコレ
クタ電流が流れ、コンデンサＣ11のトランジスタＱ11側
の電位は低下する。従って、コンデンサＣ11の他端の電
位、すなわち、トランジスタＱ15のベース電位も低下
し、トランジスタＱ15，Ｑ16はオフする。すなわち、従
来のＴＴＬ回路では、トランジスタＱ11がオンし、さら
にトランジスタＱ12がオンした後、トランジスタＱ15が
オフするが、このＴＴＬ回路では、トランジスタＱ11が
オンすると、直ちにトランジスタＱ15はオフする。その
結果、伝達遅延時間は増幅回路１段分だけ短縮される。
ルに変化する場合には、最初、トランジスタＱ11，Ｑ12
はオフしていてそれらのコレクタ電圧はハイレベルとな
っており、その状態で入力端子Ａ1 ，Ｂ1 の両方にハイ
レベルの信号が入力されると、まずトランジスタＱ11に
ベース電流が流れてトランジスタＱ11はオンになる。ト
ランジスタＱ11がオンになるとトランジスタＱ11のコレ
クタ電流が流れ、コンデンサＣ11のトランジスタＱ11側
の電位は低下する。従って、コンデンサＣ11の他端の電
位、すなわち、トランジスタＱ15のベース電位も低下
し、トランジスタＱ15，Ｑ16はオフする。すなわち、従
来のＴＴＬ回路では、トランジスタＱ11がオンし、さら
にトランジスタＱ12がオンした後、トランジスタＱ15が
オフするが、このＴＴＬ回路では、トランジスタＱ11が
オンすると、直ちにトランジスタＱ15はオフする。その
結果、伝達遅延時間は増幅回路１段分だけ短縮される。
【００１７】また、出力信号がローレベルからハイレベ
ルに変化する場合には、最初、トランジスタＱ11，Ｑ12
はオンしていてそれらのコレクタ電圧はローレベルとな
っており、その状態で入力端子Ａ1 ，Ｂ1 のいずれかに
ローレベルの信号が入力されると、まずトランジスタＱ
11のベース電流が流れなくなってトランジスタＱ11はオ
フする。トランジスタＱ11がオフするとトランジスタＱ
11のコレクタ電流が流れなくなり、コンデンサＣ11のト
ランジスタＱ11側の電位は上昇する。従って、トランジ
スタＱ15のベース電位も上昇し、トランジスタＱ15，Ｑ
16はオンする。すなわち、従来のＴＴＬ回路では、トラ
ンジスタＱ11がオフし、さらにトランジスタＱ12がオフ
した後、トランジスタＱ15がオンするが、このＴＴＬ回
路では、トランジスタＱ11がオフすると、直ちにトラン
ジスタＱ15はオンする。その結果、伝達遅延時間は増幅
回路１段分だけ短縮される。
ルに変化する場合には、最初、トランジスタＱ11，Ｑ12
はオンしていてそれらのコレクタ電圧はローレベルとな
っており、その状態で入力端子Ａ1 ，Ｂ1 のいずれかに
ローレベルの信号が入力されると、まずトランジスタＱ
11のベース電流が流れなくなってトランジスタＱ11はオ
フする。トランジスタＱ11がオフするとトランジスタＱ
11のコレクタ電流が流れなくなり、コンデンサＣ11のト
ランジスタＱ11側の電位は上昇する。従って、トランジ
スタＱ15のベース電位も上昇し、トランジスタＱ15，Ｑ
16はオンする。すなわち、従来のＴＴＬ回路では、トラ
ンジスタＱ11がオフし、さらにトランジスタＱ12がオフ
した後、トランジスタＱ15がオンするが、このＴＴＬ回
路では、トランジスタＱ11がオフすると、直ちにトラン
ジスタＱ15はオンする。その結果、伝達遅延時間は増幅
回路１段分だけ短縮される。
【００１８】次に第２の発明の実施例について説明す
る。図２に第２の発明のＴＴＬ回路の一例として２入力
ＮＡＮＤ回路を示す。この回路が図１の回路と異なるの
は、コンデンサＣ11の代わりに、コンデンサＣ11、トラ
ンジスタＱ28、ならびに抵抗Ｒ29，Ｒ30からなる回路が
設けられている点である。そして、コンデンサＣ11はト
ランジスタＱ11のコレクタとトランジスタＱ28のベース
との間に接続され、トランジスタＱ28のコレクタは抵抗
Ｒ29を通じて電源Ｖｃｃに、エミッタはトランジスタＱ
15のベースにそれぞれ接続されている。また抵抗Ｒ30は
トランジスタＱ28のベースとエミッタとの間に接続され
ている。
る。図２に第２の発明のＴＴＬ回路の一例として２入力
ＮＡＮＤ回路を示す。この回路が図１の回路と異なるの
は、コンデンサＣ11の代わりに、コンデンサＣ11、トラ
ンジスタＱ28、ならびに抵抗Ｒ29，Ｒ30からなる回路が
設けられている点である。そして、コンデンサＣ11はト
ランジスタＱ11のコレクタとトランジスタＱ28のベース
との間に接続され、トランジスタＱ28のコレクタは抵抗
Ｒ29を通じて電源Ｖｃｃに、エミッタはトランジスタＱ
15のベースにそれぞれ接続されている。また抵抗Ｒ30は
トランジスタＱ28のベースとエミッタとの間に接続され
ている。
【００１９】このＴＴＬ回路では、ハイレベルの信号を
出力端子Ｘ2 より出力している状態ではトランジスタＱ
11，Ｑ12はオフとなっており、トランジスタＱ11，Ｑ12
のコレクタ電流は流れず、わずかにトランジスタＱ15の
ベース電流が抵抗Ｒ14を通じて流れる。しかしこの電流
は一定であるからコンデンサＣ11の両端には一定の電圧
が印加されることになる。従って、この状態では回路の
動作は従来と変わらない。
出力端子Ｘ2 より出力している状態ではトランジスタＱ
11，Ｑ12はオフとなっており、トランジスタＱ11，Ｑ12
のコレクタ電流は流れず、わずかにトランジスタＱ15の
ベース電流が抵抗Ｒ14を通じて流れる。しかしこの電流
は一定であるからコンデンサＣ11の両端には一定の電圧
が印加されることになる。従って、この状態では回路の
動作は従来と変わらない。
【００２０】また、ローレベルの信号を出力している状
態では、トランジスタＱ11，Ｑ12はオンしてそれぞれに
コレクタ電流が流れるが、それらの値は一定であるか
ら、この場合にもコンデンサＣ11の両端には一定の電圧
が印加されることになる。従って、この状態でも回路の
動作は従来と変わらない。
態では、トランジスタＱ11，Ｑ12はオンしてそれぞれに
コレクタ電流が流れるが、それらの値は一定であるか
ら、この場合にもコンデンサＣ11の両端には一定の電圧
が印加されることになる。従って、この状態でも回路の
動作は従来と変わらない。
【００２１】一方、出力信号がハイレベルからローレベ
ルに変化する場合には、最初、トランジスタＱ11，Ｑ12
はオフしていてそれらのコレクタ電圧はハイレベルとな
っており、その状態で入力端子Ａ1 ，Ｂ1 の両方にハイ
レベルの信号が入力されると、まずトランジスタＱ11に
ベース電流が流れてトランジスタＱ11はオンになる。ト
ランジスタＱ11がオンになるとトランジスタＱ11のコレ
クタ電流が流れ、コンデンサＣ11のトランジスタＱ11側
の電位は低下する。その結果、トランジスタＱ２８のエ
ミッタ、従ってトランジスタＱ15のベース電位は瞬間的
に低下し、トランジスタＱ15，Ｑ16はオフする。すなわ
ち、従来のＴＴＬ回路では、トランジスタＱ11がオン
し、さらにトランジスタＱ12がオンした後、トランジス
タＱ15がオフするが、このＴＴＬ回路では、トランジス
タＱ11がオンすると、直ちにトランジスタＱ15はオフす
る。その結果、伝達遅延時間は増幅回路１段分だけ短縮
される。
ルに変化する場合には、最初、トランジスタＱ11，Ｑ12
はオフしていてそれらのコレクタ電圧はハイレベルとな
っており、その状態で入力端子Ａ1 ，Ｂ1 の両方にハイ
レベルの信号が入力されると、まずトランジスタＱ11に
ベース電流が流れてトランジスタＱ11はオンになる。ト
ランジスタＱ11がオンになるとトランジスタＱ11のコレ
クタ電流が流れ、コンデンサＣ11のトランジスタＱ11側
の電位は低下する。その結果、トランジスタＱ２８のエ
ミッタ、従ってトランジスタＱ15のベース電位は瞬間的
に低下し、トランジスタＱ15，Ｑ16はオフする。すなわ
ち、従来のＴＴＬ回路では、トランジスタＱ11がオン
し、さらにトランジスタＱ12がオンした後、トランジス
タＱ15がオフするが、このＴＴＬ回路では、トランジス
タＱ11がオンすると、直ちにトランジスタＱ15はオフす
る。その結果、伝達遅延時間は増幅回路１段分だけ短縮
される。
【００２２】また、出力信号がローレベルからハイレベ
ルに変化する場合には、最初、トランジスタＱ11，Ｑ12
はオンしていてそれらのコレクタ電圧はローレベルとな
っており、その状態で入力端子Ａ1 ，Ｂ1 の何れかにロ
ーレベルの信号が入力されると、まずトランジスタＱ11
のベース電流が流れなくなってトランジスタＱ11はオフ
する。トランジスタＱ11がオフすると抵抗Ｒ12を通じて
流れていたトランジスタＱ11のコレクタ電流が流れなく
なり、コンデンサＣ11のトランジスタＱ11側の電位は上
昇する。従って、トランジスタＱ28のエミッタ電位も上
昇し、トランジスタＱ15，Ｑ16はオンする。すなわち、
従来のＴＴＬ回路では、トランジスタＱ11がオフし、さ
らにトランジスタＱ12がオフした後、トランジスタＱ15
がオンするが、このＴＴＬ回路では、トランジスタＱ11
がオフすると、直ちにトランジスタＱ15はオンする。そ
の結果、伝達遅延時間は増幅回路１段分だけ短縮され
る。
ルに変化する場合には、最初、トランジスタＱ11，Ｑ12
はオンしていてそれらのコレクタ電圧はローレベルとな
っており、その状態で入力端子Ａ1 ，Ｂ1 の何れかにロ
ーレベルの信号が入力されると、まずトランジスタＱ11
のベース電流が流れなくなってトランジスタＱ11はオフ
する。トランジスタＱ11がオフすると抵抗Ｒ12を通じて
流れていたトランジスタＱ11のコレクタ電流が流れなく
なり、コンデンサＣ11のトランジスタＱ11側の電位は上
昇する。従って、トランジスタＱ28のエミッタ電位も上
昇し、トランジスタＱ15，Ｑ16はオンする。すなわち、
従来のＴＴＬ回路では、トランジスタＱ11がオフし、さ
らにトランジスタＱ12がオフした後、トランジスタＱ15
がオンするが、このＴＴＬ回路では、トランジスタＱ11
がオフすると、直ちにトランジスタＱ15はオンする。そ
の結果、伝達遅延時間は増幅回路１段分だけ短縮され
る。
【００２３】
【発明の効果】以上説明したように第１の発明のＴＴＬ
回路は、エミッタフォロアを構成する第１のトランジス
タと、このトランジスタの出力信号を入力信号とし、エ
ミッタフォロアを構成する第２のトランジスタと、この
トランジスタの出力信号を入力信号とする第３のトラン
ジスタと、この第３のトランジスタと共にトーテムポー
ル構造を形成し、第２のトランジスタのコレクタからの
信号を入力信号とする第４のトランジスタとを備えたＴ
ＴＬ回路において、第１のトランジスタのコレクタと、
第２のトランジスタのコレクタとの間に接続されたコン
デンサを備えている。従って、このＴＴＬ回路では、第
１のトランジスタのコレクタの電位変化は第４のトラン
ジスタにコンデンサを通じて直接伝えられ、第２のトラ
ンジスタのオン／オフを待たずに第４のトランジスタは
オン／オフする。その結果、高い駆動能力と充分なノイ
ズマージンを維持したままで、伝達遅延時間を増幅回路
１段分だけ短縮することが可能となる。
回路は、エミッタフォロアを構成する第１のトランジス
タと、このトランジスタの出力信号を入力信号とし、エ
ミッタフォロアを構成する第２のトランジスタと、この
トランジスタの出力信号を入力信号とする第３のトラン
ジスタと、この第３のトランジスタと共にトーテムポー
ル構造を形成し、第２のトランジスタのコレクタからの
信号を入力信号とする第４のトランジスタとを備えたＴ
ＴＬ回路において、第１のトランジスタのコレクタと、
第２のトランジスタのコレクタとの間に接続されたコン
デンサを備えている。従って、このＴＴＬ回路では、第
１のトランジスタのコレクタの電位変化は第４のトラン
ジスタにコンデンサを通じて直接伝えられ、第２のトラ
ンジスタのオン／オフを待たずに第４のトランジスタは
オン／オフする。その結果、高い駆動能力と充分なノイ
ズマージンを維持したままで、伝達遅延時間を増幅回路
１段分だけ短縮することが可能となる。
【００２４】また、第２の発明のＴＴＬ回路は、エミッ
タフォロアを構成する第１のトランジスタと、このトラ
ンジスタの出力信号を入力信号とし、エミッタフォロア
を構成する第２のトランジスタと、このトランジスタの
出力信号を入力信号とする第３のトランジスタと、この
第３のトランジスタと共にトーテムポール構造を形成
し、第２のトランジスタのコレクタからの信号を入力信
号とする第４のトランジスタとを備えたＴＴＬ回路にお
いて、コンデンサと、第５のトランジスタと、第１およ
び第２の抵抗とを備え、コンデンサの一端は第１のトラ
ンジスタのコレクタに、他端は第５のトランジスタのベ
ースにそれぞれ接続され、第５のトランジスタのコレク
タは第１の抵抗を通じて電源に接続され、第５のトラン
ジスタのエミッタは第２のトランジスタのコレクタに接
続され、第２の抵抗は第５のトランジスタのベースとエ
ミッタとの間に接続されている。従って、このＴＴＬ回
路では、第１のトランジスタのコレクタの電位変化は第
４のトランジスタにコンデンサおよび第５のトランジス
タを通じて直接伝えられ、第２のトランジスタのオン／
オフを待たずに第４のトランジスタはオン／オフする。
その結果、高い駆動能力と充分なノイズマージンを維持
したままで、伝達遅延時間を増幅回路１段分だけ短縮す
ることができる。そして、このＴＴＬ回路では、コンデ
ンサは第５のトランジスタを通じて第４のトランジスタ
に接続されているので、第１のトランジスタのコレクタ
の電位変化はより素早く第４のトランジスタに伝達さ
れ、より効果的に伝達遅延時間が短縮される。
タフォロアを構成する第１のトランジスタと、このトラ
ンジスタの出力信号を入力信号とし、エミッタフォロア
を構成する第２のトランジスタと、このトランジスタの
出力信号を入力信号とする第３のトランジスタと、この
第３のトランジスタと共にトーテムポール構造を形成
し、第２のトランジスタのコレクタからの信号を入力信
号とする第４のトランジスタとを備えたＴＴＬ回路にお
いて、コンデンサと、第５のトランジスタと、第１およ
び第２の抵抗とを備え、コンデンサの一端は第１のトラ
ンジスタのコレクタに、他端は第５のトランジスタのベ
ースにそれぞれ接続され、第５のトランジスタのコレク
タは第１の抵抗を通じて電源に接続され、第５のトラン
ジスタのエミッタは第２のトランジスタのコレクタに接
続され、第２の抵抗は第５のトランジスタのベースとエ
ミッタとの間に接続されている。従って、このＴＴＬ回
路では、第１のトランジスタのコレクタの電位変化は第
４のトランジスタにコンデンサおよび第５のトランジス
タを通じて直接伝えられ、第２のトランジスタのオン／
オフを待たずに第４のトランジスタはオン／オフする。
その結果、高い駆動能力と充分なノイズマージンを維持
したままで、伝達遅延時間を増幅回路１段分だけ短縮す
ることができる。そして、このＴＴＬ回路では、コンデ
ンサは第５のトランジスタを通じて第４のトランジスタ
に接続されているので、第１のトランジスタのコレクタ
の電位変化はより素早く第４のトランジスタに伝達さ
れ、より効果的に伝達遅延時間が短縮される。
【図１】第１の発明によるＴＴＬ回路の一例である２入
力ＮＡＮＤ回路を示す回路図である。
力ＮＡＮＤ回路を示す回路図である。
【図２】第２の発明によるＴＴＬ回路の一例である２入
力ＮＡＮＤ回路を示す回路図である。
力ＮＡＮＤ回路を示す回路図である。
【図３】従来のＴＴＬ回路の一例である２入力ＮＡＮＤ
回路を示す回路図である。
回路を示す回路図である。
Ａ1 ，Ｂ1 入力端子 Ｄ12，Ｄ15，Ｄ1A，Ｄ1B，Ｄ19 ダイオード Ｑ11〜Ｑ15，Ｑ17 ショットキー・トランジスタ Ｑ16，Ｑ28 トランジスタ Ｃ11 コンデンサ Ｒ11，Ｒ12，Ｒ14，Ｒ15，Ｒ16，Ｒ29，Ｒ30 抵抗
Claims (3)
- 【請求項１】エミッタフォロアを構成する第１のトラン
ジスタと、このトランジスタの出力信号を入力信号と
し、エミッタフォロアを構成する第２のトランジスタ
と、このトランジスタの出力信号を入力信号とする第３
のトランジスタと、この第３のトランジスタと共にトー
テムポール構造を形成し、前記第２のトランジスタのコ
レクタからの信号を入力信号とする第４のトランジスタ
とを備えたＴＴＬ回路において、 前記第１のトランジスタのコレクタと、前記第２のトラ
ンジスタのコレクタとの間に接続されたコンデンサを備
えたことを特徴とするＴＴＬ回路。 - 【請求項２】エミッタフォロアを構成する第１のトラン
ジスタと、このトランジスタの出力信号を入力信号と
し、エミッタフォロアを構成する第２のトランジスタ
と、このトランジスタの出力信号を入力信号とする第３
のトランジスタと、この第３のトランジスタと共にトー
テムポール構造を形成し、前記第２のトランジスタのコ
レクタからの信号を入力信号とする第４のトランジスタ
とを備えたＴＴＬ回路において、 コンデンサと、第５のトランジスタと、第１および第２
の抵抗とを備え、 前記コンデンサの一端は前記第１のトランジスタのコレ
クタに、他端は前記第５のトランジスタのベースにそれ
ぞれ接続され、前記第５のトランジスタのコレクタは前
記第１の抵抗を通じて電源に接続され、前記第５のトラ
ンジスタのエミッタは前記第２のトランジスタのコレク
タに接続され、前記第２の抵抗は前記第５のトランジス
タのベースとエミッタとの間に接続されたことを特徴と
するＴＴＬ回路。 - 【請求項３】前記ＴＴＬ回路はショットキーＴＴＬ回路
であることを特徴とする請求項１または２記載のＴＴＬ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32353191A JPH05160714A (ja) | 1991-12-09 | 1991-12-09 | Ｔｔｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32353191A JPH05160714A (ja) | 1991-12-09 | 1991-12-09 | Ｔｔｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160714A true JPH05160714A (ja) | 1993-06-25 |
Family
ID=18155741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32353191A Pending JPH05160714A (ja) | 1991-12-09 | 1991-12-09 | Ｔｔｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160714A (ja) |
-
1991
- 1991-12-09 JP JP32353191A patent/JPH05160714A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845386A (en) | Bi-MOS logic circuit having a totem pole type output buffer section | |
| US5041743A (en) | Emitter-follower circuit with reduced delay time | |
| EP0155720B1 (en) | Cascode current source arrangement | |
| US4517476A (en) | ECL Gate having emitter bias current switched by input signal | |
| US4788459A (en) | Bi-CMOS voltage level conversion circuit | |
| US4355246A (en) | Transistor-transistor logic circuit | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| US5066876A (en) | Circuit for converting ecl level signals to mos level signals | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US4219744A (en) | DC-Coupled Schmitt trigger circuit with input impedance peaking for increasing switching speed | |
| US4871929A (en) | ECL logic gate | |
| US4506176A (en) | Comparator circuit | |
| US4242605A (en) | Transient array drive for bipolar ROM/PROM | |
| JPH05160714A (ja) | Ｔｔｌ回路 | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| EP0432472A2 (en) | Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit | |
| US4356414A (en) | Monolithically integrable logic circuit | |
| US4259599A (en) | Complementary transistor switching circuit | |
| US4764688A (en) | Output current darlington transistor driver circuit | |
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| US4485318A (en) | Interface circuit for an integrated injection logic circuit | |
| US5666076A (en) | Negative input voltage comparator | |
| SU1051717A1 (ru) | Полупроводниковый ключ | |
| JPH0234211B2 (ja) | ||
| JPS59104815A (ja) | インタ−フエイス回路 |