JPH05161075A

JPH05161075A - 固体撮像装置

Info

Publication number: JPH05161075A
Application number: JP3323451A
Authority: JP
Inventors: Kenji Makino; 健二牧野
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1991-12-06
Filing date: 1991-12-06
Publication date: 1993-06-25

Abstract

(57)【要約】【目的】各画素の信号電荷蓄積時間を全画素の読み出
しに要する時間よりも短くでき、また、強い光信号が照
射されても撮像が行える固体撮像装置を提供することを
目的とする。【構成】フォトダイオード１１（画素）は２次元に配
列され、これらの各カソードにはリセット用，読み出し
用ＭＯＳＦＥＴ１２，１３の各ソースが共通接続されて
いる。読み出し用垂直，水平シフトレジスタ１４，１６
によって選択された画素に積分された電荷は読み出しア
ンプ１７で読み出される。また、リセット用垂直，水平
シフトレジスタ１８，２０によって選択された画素はリ
セット用電源２１によって信号読み出し動作とは独立に
リセットされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光入射量に対応した電荷
量を生成する受光素子が２次元に配列されて構成される
固体撮像装置に関するものである。

【０００２】

【従来の技術】従来、この種の固体撮像装置としては、
例えば、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジス
タ）を用いて構成されたＭＯＳ型固体撮像装置がある。
このＭＯＳ型固体撮像装置は、画素を選択する選択用Ｍ
ＯＳＦＥＴと、この選択スイッチを順次断続制御するＭ
ＯＳシフトレジスタとから構成されている。このような
ＭＯＳ型撮像装置の中には信号読み出しのためのプリア
ンプが同一チップ上に形成されたものもあり、図６はこ
の場合のＭＯＳ型固体撮像装置の構成を示している。

【０００３】各フォトダイオード１は２次元に配列され
ており、各フォトダイオード１には選択スイッチである
ＭＯＳＦＥＴ２のソースが接続されている。これら各Ｍ
ＯＳＦＥＴ２のゲートは行ごとに共通に接続され、読み
出し用垂直レジスタ３によって制御される。また、各ド
レインは列ごとに共通に接続され、これら各列ごとにラ
イン選択用ＭＯＳＦＥＴ４が設けられている。このライ
ン選択用ＭＯＳＦＥＴ４は読み出し用水平シフトレジス
タ５によって制御される。

【０００４】フォトダイオード１は電荷蓄積部を兼ねて
おり、入射光信号の積分期間中にフォトダイオード１に
発生した電荷はフォトダイオード１自身の容量に蓄積さ
れる。この蓄積電荷は、読み出し用垂直シフトレジスタ
３および水平シフトレジスタ５によってＭＯＳＦＥＴ２
が選択された時に読み出しアンプ６に導かれ、画像信号
が読み出される。この時の読み出しタイミングは図７の
タイミングチャートに示される。

【０００５】同図（ａ）〜（ｃ）は読み出し用垂直シフ
トレジスタ３から各行ラインへ出力される電圧パルス信
号ΦV1〜ΦV3、同図（ｄ）〜（ｆ）は読み出し用水平シ
フトレジスタ５から各列ラインへ出力される電圧パルス
信号ΦH1〜ΦH3を示している。また、同図（ｇ）は１行
１列目の座標（１，１）に位置するフォトダイオード１
のフォトダイオード電位ＶPD(1,1) 、同図（ｈ）は１行
２列目の座標（１，２）に位置するフォトダイオード１
のフォトダイオード電位ＶPD(1,2) を示している。垂直
シフトレジスタ３からパルス信号ΦV1が出力されること
により、１行目の行ラインに電圧が印加され、その間に
水平シフトレジスタ５からパルス信号ΦH1，ΦH2，ΦH3
…が出力されることにより、１行目に位置する各列のＭ
ＯＳＦＥＴ２が順次選択され、１行目の画素について信
号読み出しが行われる。以下、これと同様に選択する行
ラインを垂直シフトレジスタ３によって順次シフトして
行くことにより、２次元の画像読み出しが行われる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の固体撮像装置においては、フォトダイオード１に生
成した電荷を放電させる信号読み出しと、放電したフォ
トダイオード１の電荷をもとの電荷量に充電するリセッ
トとは同時に行われている。このため、ある１画素につ
いての２度目の信号読み出しは全画素についての１度目
の信号読み出しが終了してからでないと行えない。従っ
て、光入射による信号電荷の蓄積時間は、２次元の画素
全てについての読み出しが終了する時間よりも長くなっ
てしまう。すなわち、図７の時間ｔ１でリセットされた
座標（１，１）に位置するフォトダイオード１は、次の
読み出しのために選択される時間ｔ３まで信号電荷の蓄
積を行うことになる。これと同様に座標（１，２）に位
置するフォトダイオード１は時間ｔ２でリセットされて
時間ｔ４で読み出されることになる。また、１画素当た
りの信号読み出し最低時間は、読み出しアンプ６につな
がるビデオラインの容量やＭＯＳＦＥＴ２のオン抵抗、
読み出しアンプ６のスピードなどで決まる。従って、画
素全部についての信号読み出しに最低かかる時間は、こ
の１画素当たりの読み出し最低時間に全画素数を掛けた
ものとなる。このため、各画素における信号電荷の蓄積
時間は、少なくとも、全画素を読み出すのに必要とされ
る上記１周期分の時間となる。この結果、信号電荷蓄積
時間の最小値は全画素を読み出すのに必要とされる時間
によって規定され、信号電荷蓄積時間を全画素の読み出
しに必要とされる時間以下に設定することはできなかっ
た。

【０００７】また、フォトダイオード１に蓄積すること
の出来る電荷量Ｑは、フォトダイオード１自身の容量Ｃ
およびリセット電圧Ｖが決まれば定まる。ここで、強い
光がフォトダイオード１に入射した場合には、このフォ
トダイオード１に蓄積することの出来る電荷量Ｑ以上に
電荷が生成される。このため、フォトダイオード１に蓄
積される電荷は飽和してフォトダイオード１から溢れ出
してしまう。従って、強い光が受光部全体に照射された
場合には、全てのフォトダイオード１が飽和して撮像す
ることが出来なくなってしまう。

【０００８】本発明はこのような課題を解消するために
なされたもので、各画素の信号電荷蓄積時間を全画素の
読み出しに要する時間よりも短くすることが出来、ま
た、強い光信号が照射されても撮像を行うことが出来る
固体撮像装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、光入射量に応
じた電荷を生成する２次元に配列された複数個の受光素
子と、これら各受光素子に対する電荷の流れを断続する
各受光素子ごとに設けられた第１および第２の各切り換
え素子と、これら各第１の切り換え素子のうち行方向に
配列された第１の切り換え素子群を信号読み出しのため
に選択する読み出し行選択回路と、各第１の切り換え素
子のうち列方向に配列された第１の切り換え素子群を信
号読み出しのために選択する読み出し列選択回路と、こ
れら読み出し行選択回路および読み出し列選択回路によ
って選択された１個の第１の切り換え素子に対応した受
光素子に生成した電荷量を読み出す信号読み出し回路
と、各第２の切り換え素子のうち行方向に配列された第
２の切り換え素子群を信号リセットのために選択するリ
セット行選択回路と、各第２の切り換え素子のうち列方
向に配列された第２の切り換え素子群を信号リセットの
ために選択するリセット列選択回路と、これらリセット
行選択回路およびリセット列選択回路によって選択され
た１個の第２の切り換え素子に対応した受光素子の電荷
をリセットする信号リセット用電源とを備えて固体撮像
装置を構成したものである。

【００１０】

【作用】各受光素子についての信号読み出しは読み出し
行選択回路，読み出し列選択回路および信号読み出し回
路によってなされ、各受光素子についての信号リセット
はリセット行選択回路、リセット列選択回路および信号
リセット用電源によってなされる。従って、信号読み出
しと信号リセットとは別個独立の回路によって行われ
る。

【００１１】

【実施例】図１は本発明の第１の実施例によるＭＯＳ型
固体撮像装置の構成を示す図である。

【００１２】フォトダイオード１１は光入射量に応じた
電荷を生成する受光素子であり、行方向（Ｘ方向）およ
び列方向（Ｙ方向）の２次元に配列されている。これら
各フォトダイオード１１のカソードにはソースが共通接
続されたリセット用ＭＯＳＦＥＴ１２および読み出し用
ＭＯＳＦＥＴ１３が接続されている。これら各ＭＯＳＦ
ＥＴ１２，１３は、各フォトダイオード１１に対する電
荷の流れを断続する。

【００１３】Ｘ方向に配列された各フォトダイオード１
１に対して設けられた各読み出し用ＭＯＳＦＥＴ１３の
ゲートは、読み出しゲート制御ラインＬ１によって共通
に接続されている。この読み出しゲート制御ラインＬ１
は、信号読み出し時に読み出し用垂直シフトレジスタ１
４によってその中の１本が選択される。また、Ｙ方向に
配列された各フォトダイオード１１に対して設けられた
各読み出し用ＭＯＳＦＥＴ１３のドレインは、読み出し
ラインＬ２によって共通に接続されている。これら各読
み出しラインＬ２には読み出しライン選択用ＭＯＳＦＥ
Ｔ１５が設けられており、これら読み出しライン選択用
ＭＯＳＦＥＴ１５は読み出し用水平シフトレジスタ１６
によってそのゲートが制御される。つまり、この読み出
し用水平シフトレジスタ１６により、ビデオラインＶＬ
に接続する読み出しラインＬ２が選択される。

【００１４】読み出し用垂直シフトレジスタ１４によっ
て選択された読み出しゲート制御ラインＬ１には、信号
読み出し用ＭＯＳＦＥＴ１３のゲート電圧が印加され
る。また、読み出し用水平シフトレジスタ１６によって
選択された読み出しライン選択用ＭＯＳＦＥＴ１５のゲ
ートには電圧が印加され、この読み出しライン選択用Ｍ
ＯＳＦＥＴ１５に接続された読み出しラインＬ２はビデ
オラインＶＬに接続される。従って、読み出し用垂直シ
フトレジスタ１４によって選択された読み出しゲート制
御ラインＬ１および読み出し用水平シフトレジスタ１６
によって選択された読み出しラインＬ２の交差位置に配
置された信号読み出し用ＭＯＳＦＥＴ１３はオンし、こ
の交差位置に配置されたフォトダイオード１１に生成し
た電荷は読み出しラインＬ２を経てビデオラインＶＬに
導かれ、読み出しアンプ１７によって増幅出力される。

【００１５】また、Ｘ方向に配列された各フォトダイオ
ード１１に対して設けられた各リセット用ＭＯＳＦＥＴ
１２のゲートは、リセットゲート制御ラインＬ３に共通
に接続されている。このリセットゲート制御ラインＬ３
は、リセット時にリセット用垂直シフトレジスタ１８に
よってその中の１本が選択される。また、Ｙ方向に配列
された各フォトダイオード１１に対して設けられた各リ
セット用ＭＯＳＦＥＴ１２のドレインは、リセットライ
ンＬ４によって共通に接続されている。これら各リセッ
トラインＬ４にはリセットライン選択用ＭＯＳＦＥＴ１
９が設けられており、これらリセットライン選択用ＭＯ
ＳＦＥＴ１９はリセット用水平シフトレジスタ２０によ
ってそのゲートが制御される。つまり、このリセット用
水平シフトレジスタ２０により、リセット信号線ＲＳＬ
に接続するリセットラインＬ４が選択される。

【００１６】リセット用垂直シフトレジスタ１８によっ
て選択されたリセットゲート制御ラインＬ３にはリセッ
ト用ＭＯＳＦＥＴ１２のゲート電圧が印加される。ま
た、リセット用水平シフトレジスタ２０によって選択さ
れたリセットライン選択用ＭＯＳＦＥＴ１９のゲートに
は電圧が印加され、このリセットライン選択用ＭＯＳＦ
ＥＴ１９に接続されたリセットラインＬ４はリセット信
号線ＲＳＬに接続される。このため、リセット用垂直シ
フトレジスタ１８によって選択されたリセットゲート制
御ラインＬ３およびリセット用水平シフトレジスタ２０
によって選択されたリセットラインＬ４の交差位置に配
置されたリセット用ＭＯＳＦＥＴ１２はオンする。従っ
て、この交差位置に配置されたフォトダイオード１１が
信号読み出し時に放電した電荷量に相当する電荷が、リ
セット信号線ＲＳＬからリセットラインＬ４を介してこ
のフォトダイオード１１に充電され、フォトダイオード
１１はリセット用電源２１によってリセットされる。

【００１７】このような構成における各部信号のタイミ
ングチャートは図２に示される。同図（ａ）〜（ｃ）は
リセット用垂直シフトレジスタ１８から各リセットゲー
ト制御ラインＬ３へ出力される電圧パルス信号ΦVRES1
〜ΦVRES3 、同図（ｄ），（ｅ）は読み出し用垂直シフ
トレジスタ１４から各読み出しゲート制御ラインＬ１へ
出力される電圧パルス信号ΦVRO1，ΦVRO2、同図（ｆ）
〜（ｈ）はリセット用水平シフトレジスタ２０から各リ
セットラインＬ４に接続された各リセットライン選択用
ＭＯＳＦＥＴ１９へ出力される電圧パルス信号ΦHRES1
〜ΦHRES3 、同図（ｉ）〜（ｋ）は読み出し用水平シフ
トレジスタ１６から各読み出しラインＬ２に接続された
各読み出しライン選択用ＭＯＳＦＥＴ１５へ出力される
電圧パルス信号ΦHRO1〜ΦHRO3を示している。なお、こ
れら各分図の時間軸は同一の時間目盛によって表わされ
ているものとする。

【００１８】時間ｔ１では、同図（ａ）に示されるよう
に、図１において最上段に位置する１行目のリセットゲ
ート制御ラインＬ３へハイレベルの電圧パルス信号ΦVR
ES1が出力されており、また、図２（ｆ）に示されるよ
うに、図１において最も左に位置する１列目のリセット
ラインＬ４に接続されたリセットライン選択用ＭＯＳＦ
ＥＴＦ１９へハイレベルの電圧パルス信号ΦHRES1が出
力されている。このため、時間ｔ１では座標（１，１）
に位置するフォトダイオード１１に対して設けられたリ
セット用ＭＯＳＦＥＴ１２がオンし、このフォトダイオ
ード１１からリセットラインＬ４およびリセット信号線
ＲＳＬを介してリセット用電源２１への経路が形成さ
れ、フォトダイオード１１はリセット用電源２１によっ
てリセットされる。また、この時間ｔ１では、同図
（ｉ）に示されるように、１列目の読み出しラインＬ２
に接続された読み出しライン選択用ＭＯＳＦＥＴ１５へ
ハイレベルの電圧パルス信号ΦHRO1が出力されている。
しかし、読み出し用垂直シフトレジスタ１４からはパル
スが出力されていないため、フォトダイオード１１から
読み出しアンプ１７への経路は形成されない。従って、
フォトダイオード１１からの信号電荷の読み出しは行わ
れない。

【００１９】時間ｔ２では、時間ｔ１と同様に、リセッ
トゲート制御ラインＬ３へ出力される電圧パルス信号Φ
VRES1 はハイレベルのままで変わらないが、同図（ｇ）
に示されるように、２列目のリセットラインＬ４に接続
されたリセットライン選択用ＭＯＳＦＥＴ１９へハイレ
ベルの電圧パルス信号ΦHRES2 が出力される。このた
め、時間ｔ２では座標（１，２）に位置するフォトダイ
オード１１に対して設けられたリセット用ＭＯＳＦＥＴ
１２がオンし、この座標（１，２）に位置するフォトダ
イオード１１がリセット用電源２１によってリセットさ
れる。また、この時間ｔ２では、同図（ｊ）に示される
ように、２列目の読み出しラインＬ２に接続された読み
出しライン選択用ＭＯＳＦＥＴ１５へハイレベルの電圧
パルス信号ΦHRO2が出力される。しかし、時間ｔ２で
は、時間ｔ１と同様に、読み出し用垂直シフトレジスタ
１４からはパルスが出力されていないため、信号電荷の
読み出しは行われない。

【００２０】時間ｔ３ではこれと同様に１行ｎ列目の座
標（１，ｎ）に位置するフォトダイオード１１が同図
（ｈ）に示される電圧パルス信号ΦHRESn によってリセ
ットされ、読み出し処理は行われない。終には、１行目
に位置する各フォトダイオード１１がリセットされるこ
とになる。なお、時間ｔ４はブランク期間である。

【００２１】次に、時間ｔ５では、リセット用垂直シフ
トレジスタ１８から出力されていた電圧パルス信号ΦVR
ES1 は立ち下がり、同図（ｂ）に示される電圧パルス信
号ΦVRES2 が立ち上がる。また、この時、リセット用水
平シフトレジスタ２０からは同図（ｆ）に示される電圧
パルス信号ΦHRES1 が出力される。このため、電圧パル
ス信号ΦVRES2 により２行目のリセットゲート制御ライ
ンＬ３の電位が立上がり、電圧パルス信号ΦHRES1 によ
り１列目のリセットラインＬ４がリセット信号線ＲＳＬ
に接続される。従って、２行１列目の座標（２，１）に
位置するフォトダイオード１１に対して設けられたリセ
ット用ＭＯＳＦＥＴ１２がオンし、このフォトダイオー
ド１１がリセット用電源２１によってリセットされる。
また、この時間ｔ５では、読み出し用垂直シフトレジス
タ１４から１行目の読み出しゲート制御ラインＬ１へ同
図（ｄ）に示されるハイレベルの電圧パルス信号ΦVRO1
が出力されている。また、読み出し用水平シフトレジス
タ１６から同図（ｉ）に示される電圧パルス信号ΦHRO1
が出力され、１列目の読み出しラインＬ２がビデオライ
ンＶＬに接続される。このため、座標（１，１）に位置
するフォトダイオード１１に対して設けられた読み出し
用ＭＯＳＦＥＴ１３がオンする。従って、このフォトダ
イオード１１は１列目の読み出しラインＬ２およびビデ
オラインＶＬを介して読み出しアンプ１７につながり、
座標（１，１）に位置するフォトダイオード１１に蓄積
された電荷が読み出される。

【００２２】この結果、座標（１，１）に位置するフォ
トダイオード１１は時間ｔ１でリセットされ、時間ｔ５
で信号読み出しされることになり、光電流積分時間は
（ｔ５−ｔ１）になる。従って、この光電流積分時間
は、１行目水平方向に位置する各フォトダイオード１１
を走査する水平１スキャン時間に相当する時間になる。

【００２３】時間ｔ６では、時間ｔ５と同様に、リセッ
ト用水平シフトレジスタ２０から２列目のリセットライ
ンＬ４に接続されたリセットライン選択用ＭＯＳＦＥＴ
１９へ同図（ｇ）に示されるハイレベルの電圧パルス信
号ΦHRES2が出力される。この時間ｔ６においても２行
目のリセットゲート制御ラインＬ３の電位は立ち上がっ
た状態にあるため、座標（２，２）に位置するフォトダ
イオード１１がリセット信号線ＲＳＬを介してリセット
される。また、この時間ｔ６では、読み出し用水平シフ
トレジスタ１６から同図（ｊ）に示される電圧パルス信
号ΦHRO2が出力され、２列目の読み出しラインＬ２がビ
デオラインＶＬに接続される。１行目の読み出しゲート
制御ラインＬ１の電位は立ち上がっているため、この時
間ｔ６においては、時間ｔ５と同様に、座標（１，２）
に位置するフォトダイオード１１に蓄積された電荷が読
み出される。

【００２４】時間ｔ７でもこれと同様に座標（２，ｎ）
に位置するフォトダイオード１１がリセット用電源２１
によってリセットされ、座標（１，ｎ）に位置するフォ
トダイオード１１が読み出しアンプ１７によって読み出
される。終には、２行目のフォトダイオード１１のリセ
ットと、１行目のフォトダイオード１１の信号読み出し
とが終了する。

【００２５】以下、時間ｔ９以降においても、これと同
様に、３行目各画素のリセット処理と２行目各画素の読
み出し処理とが行われ、終には、全画素についてのリセ
ット処理、信号読み出し処理が行われることになる。

【００２６】このような第１の実施例によれば、１画素
当たりについてのリセットから読み出しまでに要する時
間、つまり、光電流積分時間は、リセット用垂直シフト
レジスタ１８の１行当たりの１スキャン時間になる。こ
のため、本実施例による固体撮像装置における光電流積
分時間は、全画素の信号読み出し時間より長くなる従来
の固体撮像装置に比較し、格段に短くなる。

【００２７】なお、上記実施例の説明においては光電流
積分時間をリセット用垂直シフトレジスタ１８の水平１
スキャン時間として説明したが、これに限定されるもの
ではない。例えば、図３のタイミングチャートを用いて
これを次のように説明することが出来る。なお、同図は
図２と同一または相当する部分については図２と同一の
符号を用いて描かれており、その説明は省略する。これ
ら各図の相違点は、図３のタイミングにおいては、読み
出し用垂直シフトレジスタ１４の各出力パルスΦVRO が
リセット用垂直シフトレジスタ１８の各出力パルスΦVR
ESから水平２スキャン時間分だけ遅れている点である。
すなわち、１行目の各画素についてリセットが行われて
からこの１行目の各画素について読み出しが行われるま
での時間は、垂直シフトレジスタ１８の水平１スキャン
時間ではなく、この２倍の水平２スキャン時間になって
いる。例えば、座標（１，１）に位置するフォトダイオ
ード１１に着目すると、このフォトダイオード１１は時
間ｔ１でリセットされ、時間ｔ９で信号読み出しされて
いる。従って、リセット・読み出し間の時間間隔、つま
り、光電流積分時間は上記のように水平２スキャン時間
に相当する時間になり、光電流積分時間は上記実施例の
場合に比較して２倍に設定されたことになる。

【００２８】さらに、積分時間を長く設定したい場合に
は、１行目の各画素についてのリセットを行ってから１
行目の信号読み出しを行うまでの時間をさらに長くすれ
ばよい。例えば、リセット用垂直シフトレジスタ１８の
水平１スキャン時間をＴ_Vとすれば、フォトダイオード
１１の光電流積分時間を５Ｔ_Vに設定したい場合には、
１行目の各画素についてのリセットを行ってから１行目
の各画素についての読み出しにかかるまでに水平５スキ
ャンの時間間隔を置けばよいことになる。このように上
記の第１実施例によれば、光電流積分時間は、時間Ｔ_V
の整数倍という制約があるものの、リセット処理から読
み出し処理までの時間を変えるだけで任意に設定するこ
とが可能になる。

【００２９】次に、本発明の第２の実施例によるＭＯＳ
型固体撮像装置について説明する。この第２の実施例に
よる固体撮像装置の構成は図１に示される構成と同様で
あるが、リセット用垂直，水平シフトレジスタ１８，２
０、並びに読み出し用垂直，水平シフトレジスタ１４，
１６から出力される各パルス信号のタイミングが図４に
示されるように異なっている。なお、同図において図２
と同一または相当する部分については同符号を用いてそ
の説明は省略する。すなわち、第１の実施例における固
体撮像装置においては、図２（ａ）〜（ｅ）に示される
ように、リセット用垂直シフトレジスタ１８から出力さ
れるパルス信号ΦVRES、読み出し用垂直シフトレジスタ
１４から出力されるパルス信号ΦVRO の各立上がり，立
ち下がりタイミングは同じであった。しかし、図４
（ａ）〜（ｅ）のタイミングチャートに示される本実施
例においては、これら各パルス信号ΦVRES，ΦVRO の立
上がり，立ち下がりタイミングは異なっている。また、
第１の実施例における固体撮像装置においては、図２
（ｆ）〜（ｈ）に示されるようにリセット用水平シフト
レジスタ２０から出力されるパルス信号ΦHRESと、読み
出し用水平シフトレジスタ１６から出力されるパルス信
号ΦHRO との各生成タイミングは同じであった。しか
し、図４（ｆ）〜（ｊ）のタイミングチャートに示され
る本実施例においては、各パルス信号ΦHRES，ΦHRO の
生成タイミングは異なっている。このようなパルス生成
タイミングで行われる本実施例における各画素の走査は
以下のように行われる。

【００３０】まず、時間ｔ１で、同図（ａ）に示される
パルス信号ΦVRES1 および同図（ｆ）に示されるパルス
信号ΦHRES1 により、座標（１，１）にあるフォトダイ
オード１１のリセットが行われる。次に、時間ｔ２で
は、同図（ａ）に示されるパルス信号ΦVRES1 の電位が
立ち上がったままの状態で、同図（ｇ）に示されるパル
ス信号ΦHRES2 が出力されることにより、座標（１，
２）にあるフォトダイオード１１のリセットが行われ
る。時間ｔ３では、同図（ｈ）に示されるパルス信号Φ
HRES3 が出力されることにより、座標（１，３）にある
フォトダイオード１１のリセットが行われる。時間ｔ４
では、同図（ｉ）に示されるパルス信号ΦHRES4 が出力
されることにより、座標（１，４）にあるフォトダイオ
ード１１のリセットが行われる。また、時間ｔ３，ｔ４
では、同図（ｋ），（ｌ）に示されるように読み出し用
水平シフトレジスタ１６からパルス信号ΦHRO1，ΦHRO2
が出力されるが、読み出し用垂直シフトレジスタ１４か
らパルスが出力されないため、信号読み出し処理は実行
されない。時間ｔ５でリセット用水平シフトレジスタ２
０からパルス信号ΦHRESn が出力され、座標（１，ｎ）
に位置するフォトダイオード１１がリセットされる。こ
の結果、１行目の各画素についてのリセット動作が終了
する。

【００３１】時間ｔ６ではリセット回路からみればブラ
ンク期間であるが、読み出し回路からみればｎ列目のビ
デオラインＶＬを選択することになる。

【００３２】次に、時間ｔ７で、同図（ｂ）に示される
パルス信号ΦVRES2 が立上がり、２行目のリセットゲー
ト制御ラインＬ３の電位が上り、同図（ｆ）に示される
パルス信号ΦHRES1 が出力されることによって、１列目
のリセットラインＬ４がリセット信号線ＲＳＬに接続さ
れる。従って、座標（２，１）にあるフォトダイオード
１１がリセットされ、２行目の各画素についてのリセッ
トが開始される。なお、この時間ｔ７では読み出し回路
からみればブランク期間である。次に、時間ｔ８では、
同図（ｂ）に示されるパルス信号ΦVRES2 の電位が立ち
上がったままの状態で、同図（ｄ）に示されるパルス信
号ΦVRO1が立ち上がる。同図（ｇ）に示されるパルス信
号ΦHRES2 が出力されることにより、座標（２，２）に
あるフォトダイオード１１のリセットが行われる。次
に、時間ｔ９になると、読み出し用水平シフトレジスタ
１６から同図（ｋ）に示されるパルス信号ΦHRO1が出力
される。読み出し用垂直シフトレジスタ１４から出力さ
れるパルス信号ΦVRO1は立ち上がっているため、座標
（１，１）にあるフォトダイオード１１についての信号
読み出しが行われる。また、座標（２，３）に位置する
フォトダイオード１１はリセットされる。時間ｔ１０で
はこれと同様に座標（１，２）にあるフォトダイオード
１１の信号読み出しと、座標（２，４）に位置するフォ
トダイオード１１のリセットが行われる。以下、同様に
各行単位の画素について、リセット処理と読み出し処理
とが順次時系列で行われる。

【００３３】すなわち、この第２の実施例によれば、座
標（１，１）にあるフォトダイオード１１の光信号蓄積
時間は、時間ｔ１〜ｔ９までの時間に相当する。この時
間は、リセット用垂直シフトレジスタ１８に対する読み
出し用垂直シフトレジスタ１４の各立上がり時間の遅延
時間に相当している。つまり、この第２の実施例におい
ては、リセット用垂直シフトレジスタ１８と読み出し用
垂直シフトレジスタ１４とから出力される各パルス信号
ΦVRESおよびΦVRO が同時に立ち上がらないという条件
の下で、光電流積分時間をリセット用垂直シフトレジス
タ１８の水平１スキャン時間以上の任意の時間に設定す
ることが可能である。従って、この第２の実施例による
固体撮像装置によれば、光電流積分時間は上記の第１実
施例のようにリセット用垂直シフトレジスタ１８の１ス
キャン時間の整数倍に制約されなくなり、任意の時間に
設定することが可能になる。

【００３４】次に、本発明の第３の実施例によるＭＯＳ
型固体撮像装置について説明する。この第３の実施例に
よる固体撮像装置の構成は図１に示される構成と同様で
あるが、リセット用垂直，水平シフトレジスタ１８，２
０、並びに読み出し用垂直，水平シフトレジスタ１４，
１６から出力される各パルス信号のタイミングが図５に
示されるように異なっている。同図（ａ）〜（ｃ）はリ
セット用垂直シフトレジスタ１８から出力される電圧パ
ルス信号ΦVRES1 〜ΦVRES3 、同図（ｄ）〜（ｆ）は読
み出し用垂直シフトレジスタ１４から出力される電圧パ
ルス信号ΦVRO1〜ΦVRO3、同図（ｇ）は座標（１，１）
に位置するフォトダイオード１１の端子間電圧を表して
おり、これら各分図の時間軸は同一の時間目盛によって
表わされているものとする。また、リセット用水平シフ
トレジスタ２０から出力される各電圧パルス信号ΦHRES
は同図（ａ）〜（ｃ）の各電圧パルス信号ΦVRES1 〜Φ
VRES3 のハイレベル期間に生成され、また、読み出し用
水平シフトレジスタ１６から出力される電圧パルス信号
ΦHRO は同図（ｄ）〜（ｆ）の各電圧パルス信号ΦVRO1
〜ΦVRO3のハイレベル期間に生成されのであるが、同図
においては省略している。

【００３５】この第３の実施例による固体撮像装置が前
述の第１の実施例と異なる点は、１枚の２次元画像を読
み出す間に各画素のリセットを１回ではなく、数回繰り
返す点である。以下このリセット方式をマルチリセット
方式と呼ぶ。この第３の実施例によれば次の効果が得ら
れる。つまり、１画面を読み出す時間以下の光信号積分
時間が求められるほど強い光が装置に入射している場
合、全画素について１回走査するごとに各画素について
１回のリセットしか行われないと、いわゆるブルーミン
グと呼ばれる現象が生じる。このブルーミングは、ある
画素について信号読み出しが行われて次にリセットされ
るまでの時間が長くなると、その間にフォトダイオード
に入射した光によって生成される電荷がフォトダイオー
ドから溢れだし、他のフォトダイオードに流れ出す現象
である。また、溢れ出した電荷がビデオラインＶＬに流
れ出して生じるスミアといった現象も生じてしまう。し
かし、この第３の実施例によれば、以下に説明するよう
に１画面を読み出す間に各画素について数回リセットが
行われるため、フォトダイオードが飽和する前にリセッ
トが行われる。従って、強い光が照射されても、フォト
ダイオードから電荷が溢れ出すことはなくなり、ブルー
ミングやスミアといった現象が生じなくなる。

【００３６】すなわち、座標（１，１）に位置するフォ
トダイオード１１に着目すると、図５（ｇ）に示される
ように、時間ｔ１において、同図（ａ）に示されるパル
スΦVRES1 およびこのハイレベル期間に生じる図示しな
いパルスΦHRES1 によってこのフォトダイオード１１は
リセットされる。この後、このフォトダイオード１１に
は入射される光信号によって電荷の蓄積が開始される。
次に、時間ｔ２において、このフォトダイオード１１
は、同図（ｄ）に示されるパルス信号ΦVRO1およびこの
ハイレベル期間に生じる図示しないパルスΦHRO1によっ
て信号読み出しが行われ、また、これと同時に読み出し
アンプ１７によってプルアップリセットされる。この
後、従来の撮像装置のように座標（１，１）にあるフォ
トダイオード１１についてリセットが行われない場合
（シングルリセットの場合）には、強い光入射によって
生じる多量の電荷により、フォトダイオード電位は同図
（ｇ）に示される二点鎖線に沿って下降して行き、終に
は時間ｔ５で電荷が飽和してフォトダイオード１１から
溢れ出す。しかし、この第３実施例によるマルチリセッ
ト方式によれば、時間ｔ２で信号読み出しが行われた
後、時間ｔ３，ｔ４，ｔ６においてもこのフォトダイオ
ード１１についてリセットが行われる。このため、フォ
トダイオード１１の電位が下降しきる以前にその都度リ
セットされ、フォトダイオード１１からは電荷が溢れ出
さなくなる。従って、この第３の実施例によれば、上述
したブルーミングやスミアといった現象が生じなくな
り、強い光が照射された場合においても画像を撮像する
ことが可能になる。

【００３７】

【発明の効果】以上説明したように本発明によれば、各
受光素子についての信号読み出しは読み出し行選択回
路，読み出し列選択回路および信号読み出し回路によっ
てなされ、各受光素子についての信号リセットはリセッ
ト行選択回路、リセット列選択回路および信号リセット
回路によってなされる。従って、信号読み出しと信号リ
セットとは別個独立の回路によって行われる。このた
め、各画素の信号電荷蓄積時間を全画素の読み出しに要
する時間よりも短くすることが出来、しかも、強い光信
号が照射されても各画素が飽和することなく撮像を行う
ことが可能になる。

【図面の簡単な説明】

【図１】本発明の第１の実施例によるＭＯＳ型固体撮像
装置の構成図である。

【図２】第１の実施例による固体撮像装置における各部
信号のタイミングチャートである。

【図３】第１の実施例を変形した固体撮像装置における
各部信号のタイミングチャートである。

【図４】本発明の第２の実施例による固体撮像装置にお
ける各部信号のタイミングチャートである。

【図５】本発明の第３の実施例による固体撮像装置にお
ける各部信号のタイミングチャートである。

【図６】従来の固体撮像装置の構成図である。

【図７】従来の固体撮像装置における各部信号のタイミ
ングチャートである。

【符号の説明】

１１…フォトダイオード、１２…リセット用ＭＯＳＦＥ
Ｔ、１３…読み出し用ＭＯＳＦＥＴ、１４…読みだし用
垂直シフトレジスタ、１５…読み出しライン選択用ＭＯ
ＳＦＥＴ、１６…読みだし用水平シフトレジスタ、１７
…読み出しアンプ、１８…リセット用垂直シフトレジス
タ、１９…リセットライン選択用ＭＯＳＦＥＴ、２０…
リセット用水平シフトレジスタ、２１…リセット用電
源。

Claims

【特許請求の範囲】

【請求項１】光入射量に応じた電荷を生成する２次元
に配列された複数個の受光素子と、これら各受光素子に
対する電荷の流れを断続する前記各受光素子ごとに設け
られた第１および第２の各切り換え素子と、これら各第１の切り換え素子のうち行方向に配列された
第１の切り換え素子群を信号読み出しのために選択する
読み出し行選択回路と、前記各第１の切り換え素子のう
ち列方向に配列された第１の切り換え素子群を信号読み
出しのために選択する読み出し列選択回路と、これら読
み出し行選択回路および読み出し列選択回路によって選
択された１個の第１の切り換え素子に対応した受光素子
に生成した電荷量を読み出す信号読み出し回路と、前記各第２の切り換え素子のうち行方向に配列された第
２の切り換え素子群を信号リセットのために選択するリ
セット行選択回路と、前記各第２の切り換え素子のうち
列方向に配列された第２の切り換え素子群を信号リセッ
トのために選択するリセット列選択回路と、これらリセ
ット行選択回路およびリセット列選択回路によって選択
された１個の第２の切り換え素子に対応した受光素子の
電荷をリセットする信号リセット用電源とを備えて構成
された固体撮像装置。
【請求項２】２次元に配列された複数個のフォトダイ
オードと、これら各フォトダイオードのカソードにソー
スが共通接続されたリセット用ＭＯＳＦＥＴおよび読み
出し用ＭＯＳＦＥＴと、行方向に配列された前記各フォトダイオードに設けられ
た各読み出し用ＭＯＳＦＥＴのゲートを共通接続する読
み出しゲート制御ラインを選択する読み出し用垂直選択
回路と、列方向に配列された前記各フォトダイオードに
設けられた各読み出し用ＭＯＳＦＥＴのドレインを共通
接続する読み出しラインごとに設けられた読み出しライ
ン選択用ＭＯＳＦＥＴと、この読み出しライン選択用Ｍ
ＯＳＦＥＴのゲート制御を行ってビデオラインに接続す
る前記各読み出しラインを選択する読み出し用水平選択
回路と、前記読み出し用垂直選択回路によって選択され
た読み出しゲート制御ラインおよび前記読み出し用水平
選択回路によって選択された読み出しラインが交差する
位置に配置されたフォトダイオードに生成した電荷量を
前記ビデオラインを介して読み出す信号読み出し回路
と、行方向に配列された前記各フォトダイオードに設けられ
た各リセット用ＭＯＳＦＥＴのゲートを共通接続するリ
セットゲート制御ラインを選択するリセット用垂直選択
回路と、列方向に配列された前記各フォトダイオードに
設けられた各リセット用ＭＯＳＦＥＴのドレインを共通
接続するリセットラインごとに設けられたリセットライ
ン選択用ＭＯＳＦＥＴと、このリセットライン選択用Ｍ
ＯＳＦＥＴのゲート制御を行ってリセット信号線に接続
する前記各リセットラインを選択するリセット用水平選
択回路と、前記リセット用垂直選択回路によって選択さ
れたリセットゲート制御ラインおよび前記リセット用水
平選択回路によって選択されたリセットラインが交差す
る位置に配置されたフォトダイオードの電荷を前記リセ
ット信号線を介してリセットする信号リセット用電源と
を備えて構成された固体撮像装置。