JPH0516154B2

JPH0516154B2 -

Info

Publication number: JPH0516154B2
Application number: JP59024691A
Authority: JP
Inventors: Minoru Fukazawa
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1984-02-13
Filing date: 1984-02-13
Publication date: 1993-03-03
Also published as: JPS60170184A

Description

【発明の詳細な説明】イ産業上の利用分野本発明はデジタル制御回路を用いた誘導加熱装
置に関する。

ロ従来技術誘導加熱装置は直流電源に結ばれた加熱コイ
ル、この加熱コイルと共振回路を為す共振コンデ
ンサ及びスイツチ素子から成り、上記スイツチン
グ素子をON、OFF制御することにより上記加熱
コイルに共振電流を発生させて、この加熱コイル
で交番磁界を生成して、この加熱コイルに近接配
置された鉄系金属より成る被加熱物を誘導加熱す
るものである。このような誘導加熱装置にあつて
は、例えば特願昭56−115713に示された家庭用誘
導加熱装置のようにスイツチング素子がONして
からOFFするまでのタイミングはRCの時定数回
路を用いて行つていた。

然し乍ら、RCの時定数回路では時定数の経時
変化、温度変化が大きく、スイツチング素子ON
期間を正確に保つことが出来ず、出力が設定値か
らずれると云う不都合があつた。また、アルミ等
の低抵抗非磁性材料から成る調理具を使用した場
合において加熱コイルの等価抵抗及び等価インダ
クタンスが小さくなり、スイツチング素子のON
時間を長くするとスイツチング素子に流れる電流
量が多くなつて熱破壊される危険性があつた。こ
のため従来ではインバータ回路への交流入力電流
をカレントトランス等で検知してこの電流値が所
定値以上のときスイツチング素子を停止すると云
う方法が採られていた。然し乍ら、このような方
法でスイツチング素子の過電流防止を行う場合、
入力検知は低周波の交流入力電流を検知して行な
わねばならず、検知までの時間が長くなり、過電
流保護をするのに時間が掛かると云う不都合があ
つた。

ハ発明の目的本発明は、アルミ等の低抵抗非磁性材料からな
る調理具を使用した場合、スイツチング素子に流
れる過電流に素早く対処して、スイツチング素子
が破壊するのを確実に抑制することを目的とす
る。

ニ発明の構成本発明は調理具が配設されたときのインバータ
の共振期間を各発振毎に検出し、この期間長に応
じた制限データIcpを設定してこの制限データIcp
でスイツチング素子のON期間長を制限する構成
を採つている。

ホ実施例第１図は本発明誘導加熱装置に用いられるイン
バータ回路の回路図であつて、１はAC電源電圧
を全波整流する全波整流回路、２はこの全波整流
回路１の出力端子に結ばれたチヨークコイル、３
はこのチヨークコイル２とともにフイルタ回路を
構成するフイルタコンデンサ、４はこのフイルタ
コンデンサ３の一端に結ばれた誘導加熱コイル、
５はこの誘導加熱コイル４とともに共振回路を構
成する共振コンデンサ、６はこの共振コンデンサ
５に並列に接続されたトランジスタ等のスイツチ
ング素子、７はこのスイツチング素子に逆並列に
接続されたダンパーダイオードである。８は後述
する制御回路よりON、OFF信号を受けて、上記
スイツチング素子６をON、OFFせしめる駆動回
路を示し、この駆動回路８の入力段には抵抗９及
びコンデンサ１０で構成された微分回路が設けら
れていて、スイツチングの立ち上がり、立ち下が
りが急速に行なわれるようになつている。１１は
上記AC電源ラインに設けられたカレントトラン
スであつて、このインバータ回路へ入力される交
流電流を検出する。

このようなインバータにおいては、駆動回路８
を介してスイツチング素子６に第２図Ａのような
ON、OFF信号が加えられると、このスイツチン
グ素子６には同図Ｂに示す電流Icが流れ、このス
イツチング素子６端子間電圧V_CEは同図Ｃの如
く、変動する。このとき、加熱コイル４には共振
電流が流れ、高周波交番磁界が発生して加熱コイ
ル４近傍の鉄又は、18−８ステンレス系金属より
成る鍋等の調理具１２に供給され、この調理具１
２が誘導加熱される。尚、ここでVconは全波整
流回路１からチヨークコイル２を介して伝えられ
る全波整流電圧である。

第３図はこのような誘導加熱装置の制御回路を
示すブロツク図であつて、１３は上記カレントト
ランス１２で検出された入力電流値をデジタルな
入力データP_ADに変換するＡ／Ｄ変換回路、１４
はこのＡ／Ｄ変換回路１３がＡ／Ｄ変換をするタ
イミングを与えるSample信号及び交流電源電圧
を全波整流した脈流の低電位部に同期した
MINT信号を生成するタイミング生成回路を示
し、AC電圧を全波整流した整流電圧の所定のタ
イミングで各々Sample信号及びMINT信号を出
力する。１５は上記Ａ／Ｄ変換回路１３からの入
力データP_ADを受けて、上記加熱コイル４に近接
してナイフ、フオーク等の小物が配置されている
状態や何も配置されていない無負荷状態を検知す
る不適正負荷検知回路であつて、上記入力データ
P_ADが所定値以下のとき禁止信号を発する。１６
はデジタル値でこの調理器から出力すべきパワー
に応じたパワー設定データPrefが設定されるパワ
ー設定回路、１７はこのパワー設定回路１６から
設定データPrefを受けるとともに上記Ａ／Ｄ変換
回路１３から入力データP_ADを受けるSUB回路を
示し、設定データPrefから入力データP_ADを差し
引いた値Pref−P_ADが出力される。１８は上記ス
イツチング素子６をONさせる時間に応じたON
期間データPconが設定されるON期間設定手段で
あつて、上記SUB回路１７から設定データPref
から入力データP_ADを差し引いた差データPref−
P_ADを受けて上記ON期間データPconが調節され
る。１９は上記全波整流回路１からの直流電圧
Vconとスイツチング素子６の端子電圧V_CEを比
較してV_CE＞Vconである共振期間中に“Ｌ”レ
ベルの検出信号を出力する共振期間検出回路であ
つて、V_CE＜Vconとなつたときの検出信号の消
滅によりスイツチング素子６をONさせるタイミ
ングを知らせるオンタイミング検出手段も兼ねて
いる。２０はこの共振期間検出回路１９からの検
出信号により共振期間長を計り、この共振期間長
に応じてスイツチング素子６のON時間を制限す
るための制限データIcpを設定する過電流保護設
定回路であつて、スイツチング素子６へ大電流が
流れるの防止する。２１は上記共振期間検出回路
１９からの検出信号を受け、この検出信号の終了
時から計数動作を開始し、この計数値が上記ON
期間設定手段１８のON期間データPcon又は上記
過電流保護設定回路２０での制限データIcpと同
じになると一致信号を出力するON期間計数回
路、２２は上記共振期間検出回路１９からの検出
信号終了時、即ち、V_CE＜Vconとなつたときに
セツトされるとともに、上記ON期間計数回路２
０からの一致信号によりセツトされるフリツプフ
ロツプ回路を示しこのセツト、リセツトによつ
て、“Ｈ”、“Ｌ”に変化するスイツチング素子６
のON、OFFを制御する制御信号を上記駆動回路
８へ送る。また、このフリツプフロツプ回路２２
は上記不適正負荷検出回路１５からの不適正負荷
検知によりこの動作は禁止される構成になつてい
る。

このような制御回路において、調理器動作中は
共振期間検知回路１９からの“Ｌ”レベルの検出
信号が消滅しその出力が“Ｈ”レベルになつたと
きフリツプフロツプ回路２２がセツトされ、この
フリツプフロツプ回路２２からスイツチング素子
６の駆動回路８へのON信号を送る。これと同時
に上記検出信号の消滅によりON期間計数回路２
１が計数動作をし、通常、ON期間設定手段１８
内のデータPconとこの計数値が一致したとき、
上記フリツプフロツプ回路２２へリセツト信号が
送られる。これによつて、フリツプフロツプ回路
２２はリセツトし上記駆動回路８へはスイツチン
グ素子６のOFF信号が送られる。即ち、通常動
作時は上記ON期間設定手段１８から出力される
ON期間データPconによりスイツチング素子の
ON期間が決定される。

一方、パワー設定回路１６で設定されたパワー
設定データPrefと、Ａ／Ｄ変換回路１３でAC入
力電力に比例した入力電流値をＡ／Ｄ変換して成
る入力データP_ADとがSample信号に応じてSUB
回路１７に伝えられ、このSUB回路１７はこの
パワー設定データPrefから入力データP_ADを引い
たデータ値Pref−P_ADをON期間設定手段１８へ
送る。このデータPref−P_ADを受けてON期間設
定手段１８は最初設定していたON期間データ
PconにPref−P_ADを加えて新たなON期間データ
とする。これは、入力データP_ADがパワー設定デ
ータPrefより小さいとき、ON期間データを増加
してスイツチング素子６のON期間長を長くし、
入力電力を増加させ、他方、入力データP_ADがパ
ワー設定データPrefより小さいとき、ON期間デ
ータPconを減じてスイツチング素子６のON期間
長を短くし、入力電力を減少させるように働く。
このような動作が入力データP_ADがパワー設定デ
ータPrefに一致するまで繰り返される。このた
め、使用される鍋の材質、形状、導電率によつて
変動する入力電力も常に一定になるように自動調
節される。

また、小物負荷、無負荷でインバータの加熱動
作がされた場合は入力カレントトランス１１で検
出される入力電流値が低くなり、Ａ／Ｄ変換回路
１３から出力されるデータP_ADも小さくなる。不
適正負荷検知回路１５はこのような入力データ
P_ADの値が所定値より低いことを検知してフリツ
プフロツプ回路２２に禁止を掛ける。従つて、フ
リツプフロツプ回路２２からスイツチング素子６
の駆動回路８へのON、OFF信号は禁止される。
尚、このとき上記所定値はパワー設定回路１６の
パワー設定データPrefの値が大きく設定されたと
きは大きく、Prefの値が小さく設定されたときは
小さくされるようにパワー設定摘（図示せず）に
連動して変化させるのが好ましい。

さらに、アルミ等の非磁性材より成る調理具が
加熱コイル４に近接配置して加熱された場合、こ
の加熱コイル４の等価インダクタンスは磁性調理
具を利用した場合より低くなる。このためスイツ
チング素子６がOFFしてからスイツチング素子
６端子電圧V_CEが全波整流回路１からの直流電圧
V_cpoより高い状態となる共振期間の期間長は短く
なる。共振期間検出回路１９はこの期間を検出
し、過電流保護設定回路２０が検出された共振期
間長に応じてON期間を制限する制限データIcp
の値を減少させる。これによりスイツチング素子
６のON期間を長くするように数値設定手段１８
のON期間データPconが大きな値にされても、
ON期間計数回路２１の計数は上記過電流保護設
定回路２０の制限データIcpの値に制限され、ス
イツチング素子６のON期間が短くなつて、スイ
ツチング素子に大電流が流れると云う危険はな
い。

続いて、各ブロツクの詳細な説明をする。

第４図はＡ／Ｄ変換回路１３の一実施例回路図
であつて、２３は上記カレントトランス１１から
の交流電圧を全波整流する全波整流回路、２４は
この整流回路２３からの信号を増巾する第１のオ
ペアンプ、２５はこの第１のオペアンプ出力によ
り充電されるピークホールド用コンデンサ、２６
はこのピークホールド用コンデンサ２５に並列に
接続されたFETを示し、ダイオード２７、コン
デンサ２８より成る並列回路を介してそのゲート
電極にSample信号を受ける。尚、このSample信
号としては、後述するようにAC電圧を全波整流
した脈流のピーク時のタイミングで与えられるも
のを利用する。２９は上記ピークホールド用コン
デンサ２５の端子電圧を増巾する第２のオペアン
プ、３０はこの第２のオペアンプ２９出力VCT
を入力端子に受ける第１のコンパレータ、３１
はこの第１のコンパレータ３０からドライブ端子
（Ｄ）に信号を受ける逐次比較用レジスタを示し、
動作を開始させるための端子（SC）、クロツク入
力端子（CLOCK）に信号が入力されることによ
り、4bitの出力Q₀〜Q₃を変化させて出力する。
３２はこのレジスタ３１出力をＤ／Ａ変換する
Ｄ／Ａ変換部であつて、その出力は上記第１のコ
ンパレータ３０の入力端子へ入力される。３３
は上記逐次比較用レジスタ３１の出力をラツチす
るラツチ回路を示し、このＡ／Ｄ変換回路１３で
Ａ／Ｄ変換が完了したときラツチ動作が行なわれ
て逐次比較用レジスタ３１の出力Q₀〜Q₃を上記
入力データP_ADとして出力する。

第５図はタイミング信号生成回路の具体的回路
図を示し、３４はAC電源電圧を全波整流する全
波整流回路、３５はこの全波整流回路３４からの
全波整流電圧を入力端子に入力し、定電圧＋
Vcを抵抗３５，３６で分圧した電圧V_Aを入力
端子に入力する第３のコンパレータであつて、そ
の出力はインバータ３７を介してSample信号と
なる。３８は上記全波整流回路３４からの全波整
流電圧を入力電力に入力し、定電圧＋Vcを抵
抗３９，４０で分圧した電圧V_Bを入力端子に
入力する第３のコンパレータを示し、その出力は
MINT信号となる。尚、上記V_AはAC電源電圧の
ピーク電圧より僅かに低く、上記V_Bは零電圧よ
り僅かに高く設定しておく。こうすることによ
り、第６図の如くSample信号はAC電源電圧のピ
ーク時付近において発せられ、MINT信号がAC
電源電圧零付近で発せられる。

このようなＡ／Ｄ変換回路１３及びタイミング
信号生成回路１４において、カレントトランス１
１で入力電流に応じて検出される信号は第１のオ
ペアンプ２４を介してピークホールド用コンデン
サ２５の端子に伝えられる。AC電源電圧の全波
整流電圧値が低いときはサンプル信号がないため
FET２６がON状態にあり、コンデンサ２５には
充電はされない。AC電源の全波整流電圧ピーク
付近になると、タイミング生成回路１４から
FET２６のゲートにSample信号が送られ、この
FET２６がOFFする。このときカレントトラン
ス１１、全波整流回路２３を介して伝えられる入
力電流も各脈流のピークになつており、ピークホ
ールド用コンデンサ２５に入力電流のピークに応
じた電荷が蓄積される。こうして、コンデンサ２
５端子に現われた電圧は第２のオペアンプ２９を
通してV_CTとして第１のコンパレータ３０の端
子に加えられる。この信号V_CTにより第１のコン
パレータ３０は“Ｈ”レベル信号を出力する。レ
ジスタ３１は端子SCにSample信号とスイツチン
グ素子６のON／OFF信号によつて生成されるス
タート信号が供給され、動作が開始される。最初
のON信号がclock端子に供給されたときＤ端子
が“Ｈ”レベルであるため、レジスタ３１出力
Q₀Q₁Q₂Q₃は“1000”となる。この“1000”は
Ｄ／Ａ変換部３２でＤ／Ａ変換されて、上記コン
パレータ３０の入力端子に与えられる。この状
態で例えばこのコンパレータ３０の入力端子電
圧の方が入力端子電圧より高い場合このコンパ
レータ３０から上記レジスタ３１のＤ端子へ供給
される信号は“Ｈ”レベル状態を保つ。このた
め、このレジスタ３１は次のON信号の立ち上が
りに同期して前回の出力“1000”に“0100”を加
えた“1100”を出力する。この信号はさらにＤ／
Ａ変換部３２を介して上記コンパレータ３０の
入力端子に与えられる。このとき、例えばこのコ
ンパレータ３０の入力端子電圧の方が入力端
子電圧より高くなるとその出力は“Ｌ”レベルに
なつて上記レジスタ３１のＤ端子に与えられる。
このＤ端子に“Ｌ”レベル信号が与えられている
ため、次のON信号の立ち上がりに同期してこの
レジスタ３１は前回の出力“1100”から“0010”
を引いた値“1010”を出力する。この逐次比較動
作はさらに続いて繰り返され、レジスタ３１が
ON信号を５回受けた時点で終了する。この比較
動作終了後、レジスタ３１は上記動作で設定され
た出力Q₀〜Q₄例えば“1001”を保持した状態で
端子EOCからラツチ回路３３へ信号を与える。
ラツチ回路３３はこの信号によりレジスタ３１か
らの出力Q₀〜Q₄をラツチする。

尚、この実施例ではＡ／Ｄ変換回路１３として
逐次比較レジスタ３１を用いて構成しているが本
願のＡ／Ｄ変換回路１３はこの方式に限定される
ものではない。不適正負荷検知回路１５及び
SUB回路１７へ伝える。このＡ／Ｄ変換のタイ
ミングチヤート及びラツチ回路３３のラツチ動作
のタイミングを第７図を示す。尚、ここで
DUTYは例えばデユーテイ制御回路（図示せず）
からの制御によりインバータ発振、停止を指令す
るタイミング、dutyは実際にインバータの発振
動作が行なわれるタイミングである。

第８図はON期間設定手段をさらに詳しく説明
するためのブロツク図であつて、４１は上記
SUB回路１７からパワー設定データPrefより入
力データP_ADを引いた値Pref−P_ADを受ける禁止回
路を示し、インバータ発振初期時にこのデータ
Pref−P_ADの禁止回路４１からデータを受け取る
加算回路、４３はこの加算回路４２の出力をラツ
チするラツチ回路を示し、そのラツチタイミング
は上記MINT信号の立ち上がりに同期して行な
われ、その出力はON期間計数回路２１へ与えら
れる。４４は低レベルのデータSoft例えば
“0011”が記憶されたソフトスタート設定回路、
４５は上記ラツチ回路４３出力Pcon及びソフト
スタート設定回路４４出力Softを受けどちらのデ
ータを出力するかを選択する選択回路であつて、
インバータ発振開始時にSoftが選択される。４６
はこのデータセレクタ４５の出力をラツチするラ
ツチ回路を示し、ラツチされた信号は上記加算回
路４２のもう一方の入力端子に入力される。

このようなON期間設定手段において、インバ
ータ発振初期時において、禁止回路４１は禁止状
態にあり、この禁止回路４１から加算回路４２へ
伝えられるデータは見かけ上“0000”である。ま
た選択回路４５はソフトスタート設定手段４４の
データSoftを出力する状態にある。こうした状態
にあつてはデータSoftが選択回路４５、ラツチ回
路４６、加算回路４２を介してラツチ回路４３に
与えられる。ラツチ回路４３はこのSoftを略
MINT信号のタイミングで出力する。インバー
タ発振開始後、次のMINT信号に同期して禁止
回路４１は禁止状態を解除し、選択回路４５もラ
ツチ回路４３の出力を選択するようになる。この
ため、ラツチ回路４３からの出力Pconが選択回
路４５、ラツチ回路４６を介して加算回路４２に
与えられる。この加算回路４２で減算回路１７か
ら禁止回路４１を介して伝えられるデータPref−
P_ADがPconに加えられ、ラツチ回路４３へ送られ
る。このPcon＋（Pref−P_AD）がラツチ回路４３
においてMINT信号のタイミングで新たなON期
間データとしてラツチされる。即ち、PrefとP_AD
の差に応じてON期間データPconを逐次補正す
る。このようなデータの変化を漸化式で表わすと
以下のようになる。

Pcon_k＝Pcon_k-1＋（Pref−P_AD _k）〔ｋ＝１，２，３……，Pcon_p＝Soft〕また、このときのタイミングを示すタイミング
チヤートとデータの遷移を示す表を第９図に示
す。尚、ここで、τ_2n-1（ｍ＝１，２，３……）は
ラツチ回路４６入力がその出力に現われるタイミ
ング、τ_2n（ｍ＝１，２，３……）はラツチ回路４
３入力がその出現に現われるタイミングである。

第１０図はON期間計数回路の具体的構成を示
すブロツク図である。同図において、４７は上記
共振期間検知回路１９から共振期間検出信号が消
滅したとき即ち、スイツチング素子７のオンタイ
ミングに応じて発振動作を開始するクロツク用発
振器を示し、スイツチング素子７のオフタイミン
グに応じてこの動作は停止される。４８はこのク
ロツク用発振器４７からのクロツク信号によりカ
ウントアツプするON期間カウンタであつて、上
記共振期間検知回路１９からの検出信号が消滅し
たときクリアが掛けられる。４９はこのON期間
カウンタ４８のカウント出力と上記ON期間設定
手段１８のラツチ回路４３出力であるON期間デ
ータPconを比較する第１の比較器を示し、両出
力の一致が採れたとき一致信号を発する。５０は
上記ON期間カウンタ４８のカウント出力と上記
過電流保護設定回路２０出力である制限データ
Icpを比較する第２の比較器であつて、両出力が
一致したとき一致信号を出力する。５１は上記第
１、第２の比較回路４９，５０から一致信号を受
けるORゲートを示し、少なくとも一方の比較回
路４９又は５０から一致信号があつたとき、上記
第３図のフリツプフロツプ回路２２にリセツト信
号を与えるとともにONクロツク用発振器４７に
停止信号を送る。

従つて、このON期間計数回路２１において、
共振期間検知回路１９からの検出信号が無くなる
と、ONクロツク用発振器４７は発振を開始し、
クロツク信号を発する。尚、このとき上記スイツ
チング素子６もONされる。これと同時にON期
間カウンタ４８は初期状態にクリアされ、上記
ONクロツク用発振器４７からのクロツク信号に
よりカウントアツプされる。このカウンタ４８出
力はカウントアツプに応じて逐次第１及び第２の
比較回路４９，５０に送られる。第１の比較回路
４９は上記カウンタ４８出力が送られてくる度に
このカウンタ４８出力とON期間設定手段１８か
らの出力Pconとを比較する。第２の比較器５０
は上記カウンタ４８出力が送られてくる度にこの
カウンタ４８出力と過電流保護設定回路２０から
の出力Icpとを比較する。通常状態ではON期間
データPconの方が制限データIcpより小さいた
め、ON期間カウンタ４８の内容がPconと一致す
るようになると第１の比較器４９からORゲート
５１を介して上記第３図のフリツプフロツプ回路
２２のリセツト端子（Ｒ）及びONクロツク用発
振器４７に一致信号が送られる。これによつて上
記フリツプフロツプ回路２２がリセツトされ、ス
イツチング素子６がOFFしてインバータ回路内
の加熱コイル４、共振コンデンサ５による共振期
間が開始される。また上記一致信号によりONク
ロツク用発振器４７の発振動作が停止する。共振
期間が終了して共振期間検知回路１９からの検出
信号が無くなると上述したON期間計数動作が再
び繰り返される。

また、調理具としてアルミ等の非磁性高導電率
材料から成る鍋が使用された場合、制限データ
Icpの方がON期間データPconより小さくなる。
このような場合にはON期間カウンタ４８のカウ
ントアツプ過程でこのカウンタ４８の出力と制限
データIcpの値が一致したとき第２の比較器５０
から一致信号が出力される。この一致信号は上記
ORゲート５１を介して上記フリツプフロツプ回
路２２のリセツト端子（Ｒ）に伝えられ、このフ
リツプフロツプ回路２２をリセツトする。即ち、
制限データIcpでON期間が制限される。

第１１図は上記共振期間検知回路及び過電流保
護設定回路のブロツク回路図であつて、上記第３
図と同一部分には同一図番が付してある。同図に
おいて、５２は共振電圧検知回路１９の主構成要
素となる第４のコンパレータを示し、入力端子
には上記全波整流回路１、チヨークコイル２を介
して伝えられる電源電圧Vconが分割抵抗５３，
５４で分圧されて入力されるとともに、入力端
子には上記スイツチング素子６端子電圧V_CEが分
割抵抗５５，５６で分圧されて入力される。５７
は上記第４のコンパレータ５２により共振期間検
出信号を受けて発振を開始する共振クロツク用発
振器、５８はこの共振クロツク用発振器５７から
のクロツク信号によりカウントアツプする共振期
間カウンタ、５９はこのカウンタ５８でカウント
アツプされたカウント内容をラツチするラツチ回
路、６０は上記第４のコンパレータ５２出力を受
けるコントローラを示し、上記共振期間カウンタ
５８へのクリア信号や上記ラツチ回路５９へ送る
ラツチタイミング信号を生成する。

このような共振期間検知回路１９及び過電流保
護設定回路２０においてスイツチング素子６が
ONしている間はスイツチング素子６端子電圧Ｖ
は略零となるため、上記第４のコンパレータ５２
の入力端子は入力端子電圧より高く、この第
４のコンパレータ５２からは“Ｈ”レベルの信号
が出力される。この“Ｈ”レベル信号を受けてい
る間は共振クロツク用発振器５７及びコントロー
ラ６０は動作しない。上述したようにフリツプフ
ロツプ回路２２にリセツトが掛けられてスイツチ
ング素子６がOFFすると、加熱コイル４、共振
コンデンサ５による共振が開始されて上記スイツ
チング素子６端子電圧V_CEが上昇し、上述した第
２図Ｃのような共振波形を描く。この共振期間の
期間長は調理具の材質によつて異なり、例えばア
ルミ等の非磁性高導電性材料から成る調理具を使
用した場合には短く、鉄系の強磁性で比較的高抵
抗の金属の場合は長くなる。この共振期間開始に
より上記スイツチング素子６端子電圧V_CEが全波
整流電圧Vconより高くなつたとき、第５のコン
パレータ５２は“Ｌ”レベルの共振期間検出信号
を出力する。コントローラ６０はこの検出信号を
受けて共振期間カウンタ５８の内容をクリアする
とともに、共振クロツク用発振器５７はこの検出
信号を受けて、クリアされた上記共振期間カウン
タ５８にクロツク信号を与える。共振期間カウン
タ５８はこのクロツク信号に応じてカウントアツ
プされる。共振期間終了時になつてスイツチング
素子６端子電圧V_CEが電源電圧Vconより低くな
ると再び第５のコンパレータ５２から“Ｈ”レベ
ル信号が発せられる。これ応じて上記フリツプフ
ロツプ回路２２がセツトされ、スイツチング素子
６がONされる。同時に共振用クロツク発振器５
７は発振を停止し、共振期間カウンタ５８のカウ
ントアツプは停止され、共振期間に応じたデータ
がこのカウンタ５８内に保持される。さらに、こ
れと同時にコントローラ６０はラツチ回路５９へ
ラツチ信号を送る。これにより上記共振期間カウ
ンタ５８に保持されたデータがON期間長を制限
する制限データIcpとしてラツチ回路５９を介し
てON期間計数回路２１へ出力される。尚、上記
共振電圧V_CEと全波整流電源電圧と検出信号との
関係を第１２図に示す。

第１３図は本発明誘導加熱装置の制御回路の異
なる実施例を示すブロツク図であつて、上述した
図面と同一部分には同一図番が付してある。この
実施例においては、AC入力電流がピークホール
ド回路６１でピークホールドされ、Ａ／Ｄ変換部
６２を介して入力データP_ADに変換された後、ラ
ツチ回路６３に伝えられる。一方、パワー設定回
路１６はアナログ回路で構成されており、この回
路１６からの出力は、上記ピークホールド電圧の
Ａ／Ｄ変換タイミングと異なるタイミングで、上
記Ａ／Ｄ変換部６２でパワー設定データPrefに変
換されてラツチ回路６４に伝えられる。即ち、こ
こではＡ／Ｄ変換部６２を時分割して使用してい
る。尚、この時分割動作はSample信号のタイミ
ングでピークホールド回路６１をＡ／Ｄ変換部６
２に接続し、上記MINT信号のタイミングでパ
ワー設定回路１６をＡ／Ｄ変換部６２に接続する
ように行う。

また、この実施例においてはON期間設定手段
１８は上記ラツチ回路６３，６４から夫々入力デ
ータＰ及びパワー設定データPrefを受け第１の演
算回路６５でON期間データPconを生成するとと
もに、第２の演算回路６６で上記Prefをある一定
の割合で小さくしたソフトデータSoftを生成す
る。これ等のデータPcon及びSoftの出力選択は
データセレクタ６７で行なわれる。即ち、インバ
ータの発振開始時は、データセレクタ６７はSoft
を出力し、発振から一定時間経過後Pconを出力
する。

第１４図は本発明誘導加熱装置の制御回路のさ
らに異なる実施例を示すブロツク図を示し、上述
の図面と同一部分には同一図番を付してある。こ
の実施例においてはインバータ発振開始の最初の
入力データP_AD1と２回目の入力データP_AD2の差
P_AD2−P_AD1を検出して、このP_AD2−P_AD1が所定値
より小さいとき、上記フリツプフロツプ回路２２
に禁止を掛ける立ち上がり検知回路６８が設けら
れている。また過電流保護設定回路２０には共振
期間を計数する共振期間計数回路６９と、この共
振期間計数回路６９の計数内容が或る設定値より
低くなつたとき、信号出力をする大小比較器７０
と、この共振期間計数回路６９の内容を受け通常
はそのカウンタ６９の計数回路内容をスイツチン
グ素子６のON期間を制限する制限データIcpと
して出力し、上記大小比較器７０から信号が与え
られたときのみ上記計数回路６９のカウント内容
を減じる方向に補正する演算回路７１とが設けら
れている。即ち、この演算回路７１は共振期間が
短い場合は上記計数回路６９出力内容をさらに減
じて制限データIcpとして出力する。尚、上記演
算回路７１としてはシフトレジスタを用い、大小
比較器７０から信号が与えられたときその内容を
例えば“0101”を“0010”にするように一回シフ
トする構成にすれば、このような補正は容易に為
される。

ヘ発明の効果本発明によれば、インバータの共振期間を各発
振毎に検出して、この期間長に応じた制限データ
Icpを設定し、この制限データIcpでスイツチング
素子のON期間長を制限するものであり、これに
より、一回のインバータ発振で使用調理具の材質
検知、即ちアルミ等の低抵抗非磁性材料からなる
調理具が使用されているか否かを検知して、スイ
ツチング素子のON期間長を制限するものであ
る。従つて、インバータ回路への低周波の交流入
力電流をカレントトランスで検知してこの電流値
が所定値以上のときスイツチング素子を停止する
と云う従来方法に比べて、スイツチング素子に流
れる過電流に素早く対処でき、スイツチング素子
が破壊するのを確実に抑制することができる。

【図面の簡単な説明】

第１図は本発明に用いられるインバータ回路の
回路図、第２図ＡはON、OFF信号を示す波形
図、同図Ｂはスイツチング素子に流れる電流を示
す波形図、同図Ｃはスイツチング素子端子電圧を
示す波形図、第３図は本発明誘導加熱調理器の制
御回路のブロツク図、第４図はＡ／Ｄ変換回路の
回路図、第５図はタイミング生成回路の回路図、
第６図はタイミング回路の各点における波形図、
第７図はＡ／Ｄ変換のタイミングを示すタイミン
グチヤート、第８図はON期間設定回路のブロツ
ク図、第９図Ａは禁止回路の動作タイミングを示
すタイミングチヤート、同図ＢはON期間データ
の生成状態を示す流れ図、第１０図はON期間計
数回路のブロツク図、第１１図は共振期間検知回
路、及び過電流保護設定回路のブロツク回路図、
第１２図はスイツチング素子端子電圧、直流電源
電圧と共振電圧検知回路の検出信号の関係を示す
図、第１３図は本発明の制御回路の他実施例を示
すブロツク図、第１４図は本発明の制御回路のさ
らに他の実施例を示すブロツク図である。１……全波整流回路、２……チヨークコイル、
３……フイルタコンデンサ、４……誘導加熱コイ
ル、５……共振コンデンサ、６……スイツチング
素子、７……ダンパーダイオード、８……駆動回
路、１１……カレントトランス、１２……調理
具、１３……Ａ／Ｄ変換回路、１４……タイミン
グ生成回路、１５……不適正負荷検知回路、１６
……パワー設定回路、１７……SUB回路、１８
……ON期間設定手段、１９……共振期間検知回
路、２０……過電流保護設定回路、２１……ON
期間計数回路、２２……フリツプフロツプ回路、
２５……ピークホールド用コンデンサ、２６……
FET、３０，３５，３８，５２……コンパレー
タ、３１……逐次比較用レジスタ、３２……Ｄ／
Ａ変換部、３３，４３，４６，５９……ラツチ回
路、４１……禁止回路、４２……加算回路、４４
……ソフトスタート設定回路、４５……選択回
路、４７……ONクロツク用発振器、４８……
ON期間カウンタ、４９，５０……比較器、５７
……共振クロツク用発振器、５８……共振期間カ
ウンタ、６０……コントローラ、６２……Ａ／Ｄ
変換部、６５，６６，７１……演算回路、６８…
…立ち上がり検知回路、６９……共振期間計数回
路、７０……大小比較器。

Claims

【特許請求の範囲】

１直流電源と、この直流電源に結合された誘導
加熱コイルと、この誘導加熱コイルとともに共振
回路を為す共振コンデンサと、上記共振回路に結
ばれ、この共振回路に共振電流を生成するための
スイツチング素子と、このスイツチング素子に逆
並列に接続されたダイオードと、から成り、上記
スイツチング素子をON、OFF制御することによ
り上記共振回路に振動電流を生ぜしめる誘導加熱
装置において、上記スイツチング素子をONさせ
るべき時間に対応したON期間データPconを設定
するON期間設定手段と、上記スイツチング素子
OFF後に共振するスイツチング素子端子電圧の
共振期間を検知する共振期間検知回路と、この共
振期間検知回路で検知される共振期間長を計数
し、この計数値に応じた値を制限データIcpとし
て設定する過電流保護設定回路と、スイツチング
素子のONと同時に計数を開始し、その計数内容
が上記ON期間データPcon又は制限データIcpに
達したときスイツチング素子にOFF信号を与え
るON期間計数回路と、から成る誘導加熱装置。