JPH051649B2 - - Google Patents
Info
- Publication number
- JPH051649B2 JPH051649B2 JP59251849A JP25184984A JPH051649B2 JP H051649 B2 JPH051649 B2 JP H051649B2 JP 59251849 A JP59251849 A JP 59251849A JP 25184984 A JP25184984 A JP 25184984A JP H051649 B2 JPH051649 B2 JP H051649B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- differential
- voltage
- bias
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 5
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003503 early effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
この発明は差動増幅回路に係り、特に絶縁ゲー
ト型電界効果トランジスタにより構成された集積
回路に適した差動増幅回路に関する。
ト型電界効果トランジスタにより構成された集積
回路に適した差動増幅回路に関する。
絶縁ゲート型電界効果トランジスタを用いた差
動増幅回路では、半導体加工精度の向上によりゲ
ート幅を細くする事で高速な動作を可能とすると
ともに集積度を向上する事が可能である。
動増幅回路では、半導体加工精度の向上によりゲ
ート幅を細くする事で高速な動作を可能とすると
ともに集積度を向上する事が可能である。
ところが、ゲート幅を細くする程トランジスタ
とドレイン抵抗値が減少するアーリー効果が強ま
り、低い周波数での増幅率が減少する問題があ
る。増幅率の低下は差動増幅回路を演算増幅器と
して使用した場合、演算結果の誤差を発生させる
ため増幅率の高い差動増幅回路が要求される。
とドレイン抵抗値が減少するアーリー効果が強ま
り、低い周波数での増幅率が減少する問題があ
る。増幅率の低下は差動増幅回路を演算増幅器と
して使用した場合、演算結果の誤差を発生させる
ため増幅率の高い差動増幅回路が要求される。
個々のトランジスタのドレイン抵抗が小さくて
も増幅率を確保する方法として増幅回路を多段に
接続する方法がある。その一方法として差動増幅
段、カスコード段、バツフア段から成る差動増幅
回路を考えた。しかしカスコード段トランジスタ
のバイアス法が複雑になる問題があるので説明す
る。
も増幅率を確保する方法として増幅回路を多段に
接続する方法がある。その一方法として差動増幅
段、カスコード段、バツフア段から成る差動増幅
回路を考えた。しかしカスコード段トランジスタ
のバイアス法が複雑になる問題があるので説明す
る。
絶縁ゲート型電界効果トランジスタを用いた従
来の差動増幅回路の一例を第１図に示す。同図に
おいて差動入力トランジスタ１，２は負荷トラン
ジスタ３，４に接続されている。トランジスタ
５，６はトランジスタ１，２とカスコード接続さ
れ、ゲート接地増幅回路として動作する。カスコ
ード段出力端子２３はトランジスタ９，１０から
成るバツフア段に接続される。このような従来回
路では、カスコード段トランジスタ５，６を安定
に動作させるため、ゲートバイアスは以下の様に
して決定された。即ち高抵抗を持つ様バイアスさ
れたトランジスタ１１，１２をカスコード段出力
端子２２，２３に接続して得られる同相信号成分
をトランジスタ１３で検出し、基準電圧１８と比
較する。カスコード段出力電圧の同相信号電圧が
高い場合は、トランジスタ１３を流れる電流が減
り、トランジスタ１４，１５のカレントミラー回
路の出力電圧が上がり、この電圧でバイアスされ
るカスコード段出力電圧が下がる。この様に、カ
スコード段の同相信号電圧が所望の電圧となる様
に負帰還を用いたバイアス回路が設けられ、回路
自体によつて定まる安定性ができる様になつてい
る。
来の差動増幅回路の一例を第１図に示す。同図に
おいて差動入力トランジスタ１，２は負荷トラン
ジスタ３，４に接続されている。トランジスタ
５，６はトランジスタ１，２とカスコード接続さ
れ、ゲート接地増幅回路として動作する。カスコ
ード段出力端子２３はトランジスタ９，１０から
成るバツフア段に接続される。このような従来回
路では、カスコード段トランジスタ５，６を安定
に動作させるため、ゲートバイアスは以下の様に
して決定された。即ち高抵抗を持つ様バイアスさ
れたトランジスタ１１，１２をカスコード段出力
端子２２，２３に接続して得られる同相信号成分
をトランジスタ１３で検出し、基準電圧１８と比
較する。カスコード段出力電圧の同相信号電圧が
高い場合は、トランジスタ１３を流れる電流が減
り、トランジスタ１４，１５のカレントミラー回
路の出力電圧が上がり、この電圧でバイアスされ
るカスコード段出力電圧が下がる。この様に、カ
スコード段の同相信号電圧が所望の電圧となる様
に負帰還を用いたバイアス回路が設けられ、回路
自体によつて定まる安定性ができる様になつてい
る。
ところが、上記バイアス回路には極、零点が使
用周波数帯域内に発生する場合があり、この場合
には差動増幅回路の周波数特性、応答波形が劣化
する。またバイアス回路の素子数がこの例ではト
ランジスタ１１〜１６の６個、バイアス電圧１
７，１８の２種を必要とし、上記の極、零点を発
生させない様に設計するためには多くの労力が必
要である。
用周波数帯域内に発生する場合があり、この場合
には差動増幅回路の周波数特性、応答波形が劣化
する。またバイアス回路の素子数がこの例ではト
ランジスタ１１〜１６の６個、バイアス電圧１
７，１８の２種を必要とし、上記の極、零点を発
生させない様に設計するためには多くの労力が必
要である。
本発明の目的は、より簡単な回路構成によつて
カスコード段トランジスタのバイアス電圧を発生
させることのできる、良好な特性の差動増幅回路
を提供するにある。
カスコード段トランジスタのバイアス電圧を発生
させることのできる、良好な特性の差動増幅回路
を提供するにある。
本発明は、カスコード段出力の一方をカスコー
ドトランジスタのゲート電極に接続することによ
つて自己バイアスをかける方法を採用したことを
特徴とするものである。
ドトランジスタのゲート電極に接続することによ
つて自己バイアスをかける方法を採用したことを
特徴とするものである。
以下、本発明の一実施例を第２図により説明す
る。差動入力トランジスタ１，２は負荷トランジ
スタ３，４に接続されている。トランジスタ５，
６はトランジスタ１，２とカスコード接続され、
ゲート接地増幅回路として動作する。カスコード
段出力端子２５はトランジスタ９，１０から成る
バツフア段に接続される。本発明はカスコード段
出力端子２４，２５のうち、端子２４をトランジ
スタ５，６のゲートバイアスとして用いることに
あり、トランジスタ５はドレインとゲートを接続
した自己バイアス回路となる。よつてドレイン、
ソース間を流れる電流が決定すればトランジスタ
５のゲート、ソース間電圧が決定される。従つて
カスコード段入力信号の差動信号電圧が十分小さ
い場合はトランジスタ５，６のソース電位はほぼ
等しく、同じバイアス条件が得られる。ところが
カスコード段、出力段の電圧増幅率は合わせて
40dB程度であるため、出力電圧を数ボルト変化
させる場合、トランジスタ５，６のゲート、ソー
ス間バイアス電圧は数10ミリボルト程度の差しか
なく十分に小さい。このためトランジスタ６のバ
イアス条件は自己バイアスされたトランジスタ５
とほぼ同じ条件となる。以上によりトランジスタ
５の自己バイアス電圧によりトランジスタ６がほ
ぼ同じ条件にバイアスされることがわかる。
る。差動入力トランジスタ１，２は負荷トランジ
スタ３，４に接続されている。トランジスタ５，
６はトランジスタ１，２とカスコード接続され、
ゲート接地増幅回路として動作する。カスコード
段出力端子２５はトランジスタ９，１０から成る
バツフア段に接続される。本発明はカスコード段
出力端子２４，２５のうち、端子２４をトランジ
スタ５，６のゲートバイアスとして用いることに
あり、トランジスタ５はドレインとゲートを接続
した自己バイアス回路となる。よつてドレイン、
ソース間を流れる電流が決定すればトランジスタ
５のゲート、ソース間電圧が決定される。従つて
カスコード段入力信号の差動信号電圧が十分小さ
い場合はトランジスタ５，６のソース電位はほぼ
等しく、同じバイアス条件が得られる。ところが
カスコード段、出力段の電圧増幅率は合わせて
40dB程度であるため、出力電圧を数ボルト変化
させる場合、トランジスタ５，６のゲート、ソー
ス間バイアス電圧は数10ミリボルト程度の差しか
なく十分に小さい。このためトランジスタ６のバ
イアス条件は自己バイアスされたトランジスタ５
とほぼ同じ条件となる。以上によりトランジスタ
５の自己バイアス電圧によりトランジスタ６がほ
ぼ同じ条件にバイアスされることがわかる。
入力信号が存在する場合はトランジスタ１，２
のゲート電圧差が増幅されトランジスタ５，６の
電流差を発生するためカスコード段出力２４，２
５に電圧差を発生させる。出力段トランジスタ
９，１０はカスコード段出力２５の電圧変化を更
に増幅して出力する。以上、差動段トランジスタ
１，２とカスコード段トランジスタ５，６と出力
段トランジスタ９，１０の計３段により増幅率の
高い差動増幅回路が得られる。
のゲート電圧差が増幅されトランジスタ５，６の
電流差を発生するためカスコード段出力２４，２
５に電圧差を発生させる。出力段トランジスタ
９，１０はカスコード段出力２５の電圧変化を更
に増幅して出力する。以上、差動段トランジスタ
１，２とカスコード段トランジスタ５，６と出力
段トランジスタ９，１０の計３段により増幅率の
高い差動増幅回路が得られる。
次にカスコード段自己バイアスの安定性につい
て説明する。
て説明する。
差動増幅回路において、増幅すべき信号は差動
信号であるが、バイアス電圧は同相電圧であるた
め差動信号が無い場合について考えれば良い。バ
イアス電圧は電源電圧や温度変化があつてもカス
コード段トランジスタを能動状態にバイアスする
必要がある。何らかの原因によりカスコード段出
力電圧の同相成分電圧が上昇するとトランジスタ
５，６のゲートバイアス電圧が上昇し、カスコー
ド段出力電圧を下げる様に負帰還がかかつている
ため、機能的には従来の例と同じく回路自体で決
定される安定点が存在する。しかもこの負帰還は
トランジスタ５の自己バイアス回路の速度で動作
するため非常に高速であり、従来例に見られる不
要な極、零点の問題は起こらない。またバイアス
点はトランジスタ５，６，７，８のサイズ及び電
流源１２，１３は電流値で設定できるため、従来
例に比べて設計が極めて容易である。
信号であるが、バイアス電圧は同相電圧であるた
め差動信号が無い場合について考えれば良い。バ
イアス電圧は電源電圧や温度変化があつてもカス
コード段トランジスタを能動状態にバイアスする
必要がある。何らかの原因によりカスコード段出
力電圧の同相成分電圧が上昇するとトランジスタ
５，６のゲートバイアス電圧が上昇し、カスコー
ド段出力電圧を下げる様に負帰還がかかつている
ため、機能的には従来の例と同じく回路自体で決
定される安定点が存在する。しかもこの負帰還は
トランジスタ５の自己バイアス回路の速度で動作
するため非常に高速であり、従来例に見られる不
要な極、零点の問題は起こらない。またバイアス
点はトランジスタ５，６，７，８のサイズ及び電
流源１２，１３は電流値で設定できるため、従来
例に比べて設計が極めて容易である。
本発明によれば、カスコード段を安定に動作さ
せる為の複雑な負帰還型バイアス回路が不要にな
り、回路構成が簡単になるばかりでなく、不要な
極、零点の問題が解決され、差動増幅回路の設計
が容易になるという効果がある。
せる為の複雑な負帰還型バイアス回路が不要にな
り、回路構成が簡単になるばかりでなく、不要な
極、零点の問題が解決され、差動増幅回路の設計
が容易になるという効果がある。
第１図は従来の差動増幅回路の構成図、第２図
は本発明に係る差動増幅回路の一実施例を示す回
路構成図である。 １〜１０……絶縁ゲート型電界効果トランジス
タ、１１〜１３……バイアス電流源、２４，２５
……カスコード段出力。
は本発明に係る差動増幅回路の一実施例を示す回
路構成図である。 １〜１０……絶縁ゲート型電界効果トランジス
タ、１１〜１３……バイアス電流源、２４，２５
……カスコード段出力。
Claims (1)
- 【特許請求の範囲】 １ そのドレインにおのおのの負荷が接続された
一対の入力差動トランジスタから成る差動入力段
と、該差動入力段の差動出力をそのソース入力信
号としかつその出力の一つがそのゲートバイアス
電圧として与えられた一対のトランジスタより成
るカスコード段とを備えたことを特徴とする差動
増幅回路。 ２ 前記負荷をカレントミラーを構成するアクテ
イブ負荷トランジスタで構成したことを特徴とす
る特許請求範囲第１項記載の差動増幅回路。 ３ 前記各トランジスタを絶縁ゲート型電界効果
トランジスタで構成したことを特徴とする特許請
求の範囲第２項記載の差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59251849A JPS61131606A (ja) | 1984-11-30 | 1984-11-30 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59251849A JPS61131606A (ja) | 1984-11-30 | 1984-11-30 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61131606A JPS61131606A (ja) | 1986-06-19 |
| JPH051649B2 true JPH051649B2 (ja) | 1993-01-08 |
Family
ID=17228832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59251849A Granted JPS61131606A (ja) | 1984-11-30 | 1984-11-30 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131606A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9122217B2 (en) | 2013-08-20 | 2015-09-01 | Konica Minolta, Inc. | Image forming apparatus and image noise prediction method |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2621140B2 (ja) * | 1986-06-20 | 1997-06-18 | 三菱電機株式会社 | センスアンプ回路 |
| CA1312359C (en) * | 1987-09-14 | 1993-01-05 | Stephen P. Webster | Operational amplifier stages |
| DE3908765C1 (en) * | 1989-03-17 | 1990-07-26 | Telefunken Electronic Gmbh, 7100 Heilbronn, De | Circuit for forming current differences and the use of this circuit |
-
1984
- 1984-11-30 JP JP59251849A patent/JPS61131606A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9122217B2 (en) | 2013-08-20 | 2015-09-01 | Konica Minolta, Inc. | Image forming apparatus and image noise prediction method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61131606A (ja) | 1986-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
| US3914702A (en) | Complementary field-effect transistor amplifier | |
| US4267517A (en) | Operational amplifier | |
| US4379267A (en) | Low power differential amplifier | |
| US20060267685A1 (en) | Fast settling, low noise, low offset operational amplifier and method | |
| JPS615608A (ja) | 広帯域、可変利得、差動入力、直接結合増幅器 | |
| US5399988A (en) | FT doubler amplifier | |
| US5525930A (en) | Frequency compensation circuit for stabilizing a differential amplifier with cross-coupled transistors | |
| JPH0583003B2 (ja) | ||
| US4004245A (en) | Wide common mode range differential amplifier | |
| US6545502B1 (en) | High frequency MOS fixed and variable gain amplifiers | |
| US4241314A (en) | Transistor amplifier circuits | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH051649B2 (ja) | ||
| JPH10190375A (ja) | 演算増幅回路 | |
| JPS59178005A (ja) | バイポ−ラトランジスタを有する差動増幅器 | |
| US20200395907A1 (en) | Output pole-compensated operational amplifier | |
| JPS6123403A (ja) | 差動増幅回路 | |
| US4123723A (en) | Transistor amplifier circuit | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| EP0097825A2 (en) | Transistor amplifier with constant current source | |
| JP3047204B2 (ja) | 帰還形増幅回路 | |
| JP2540767B2 (ja) | 差動増幅回路 | |
| JPH0586686B2 (ja) |