JPH05166358A - 集積回路メモリ装置 - Google Patents
集積回路メモリ装置Info
- Publication number
- JPH05166358A JPH05166358A JP3354600A JP35460091A JPH05166358A JP H05166358 A JPH05166358 A JP H05166358A JP 3354600 A JP3354600 A JP 3354600A JP 35460091 A JP35460091 A JP 35460091A JP H05166358 A JPH05166358 A JP H05166358A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit memory
- write
- memory device
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 書込みモードの切換えを可能とするコイン型
の集積回路メモリ装置を提供する。 【構成】 集積回路メモリチップ１２を内蔵するコイン
型装置本体１０の底面に外部装置と信号の送受を行う接
続端子１１ｇ〜１１ｌを設けた集積回路メモリ装置１で
ある。そして、前記装置本体１０の外周側部に、前記集
積回路メモリチップ１２への書込みモードの切換えを行
う切換スイッチ２０を設けた。切換スイッチ１０は装置
本体１０の輪形コア部材１３を切欠いて形成した設置部
１３Ａ内に配置された外部操作部材２４と、この外部操
作部材２４と一体化された接点板２２とを有し、回路基
板１１の書込み用端子に供給される反転ＷＲ信号を集積
回路メモリチップ１２の書込み電極と断続して、書込み
モードまたは書込み保護モードに切り換える。
の集積回路メモリ装置を提供する。 【構成】 集積回路メモリチップ１２を内蔵するコイン
型装置本体１０の底面に外部装置と信号の送受を行う接
続端子１１ｇ〜１１ｌを設けた集積回路メモリ装置１で
ある。そして、前記装置本体１０の外周側部に、前記集
積回路メモリチップ１２への書込みモードの切換えを行
う切換スイッチ２０を設けた。切換スイッチ１０は装置
本体１０の輪形コア部材１３を切欠いて形成した設置部
１３Ａ内に配置された外部操作部材２４と、この外部操
作部材２４と一体化された接点板２２とを有し、回路基
板１１の書込み用端子に供給される反転ＷＲ信号を集積
回路メモリチップ１２の書込み電極と断続して、書込み
モードまたは書込み保護モードに切り換える。
Description
【０００１】
【産業上の利用分野】この発明は、コイン型装置本体の
外周側部に、内部の集積回路メモリへの書込みモードの
切換用操作手段を設けた集積回路メモリ装置に関する。
外周側部に、内部の集積回路メモリへの書込みモードの
切換用操作手段を設けた集積回路メモリ装置に関する。
【０００２】
【従来の技術】従来、集積回路メモリを内蔵した集積回
路メモリ装置として規格化されたＩＣカード（例えば、
５４mm×８５．６mm×３．３（又は５）mm）が知られて
いるが、これは大き過ぎて、腕時計のような小さな電子
機器には適用できない。集積回路メモリ装置を外部装
置、例えば、腕時計のような小さな電子機器に収納設置
するためには、可及的に薄く、小さくする必要がある。
その必要性から、薄くて小型の集積回路メモリ装置（例
えば、厚さが０．８〜２．０mmで直径が１０〜３０mm
位）の開発が検討されている。
路メモリ装置として規格化されたＩＣカード（例えば、
５４mm×８５．６mm×３．３（又は５）mm）が知られて
いるが、これは大き過ぎて、腕時計のような小さな電子
機器には適用できない。集積回路メモリ装置を外部装
置、例えば、腕時計のような小さな電子機器に収納設置
するためには、可及的に薄く、小さくする必要がある。
その必要性から、薄くて小型の集積回路メモリ装置（例
えば、厚さが０．８〜２．０mmで直径が１０〜３０mm
位）の開発が検討されている。
【０００３】
【発明が解決しようとする課題】この場合に、外部装置
の接続端子を介して、該装置と信号の送受を行う接続端
子および集積回路メモリへの書込モードの切換操作手段
を如何様な構造となしてコイン型のコンパクト化を図る
かが問題となる。この発明はこのような状況に鑑みなさ
れたもので、書込みモードの切換えを可能とするコイン
型の集積回路メモリ装置を提供することを目的とする。
の接続端子を介して、該装置と信号の送受を行う接続端
子および集積回路メモリへの書込モードの切換操作手段
を如何様な構造となしてコイン型のコンパクト化を図る
かが問題となる。この発明はこのような状況に鑑みなさ
れたもので、書込みモードの切換えを可能とするコイン
型の集積回路メモリ装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】この発明に係る集積回路
装置は、上記課題を達成するため、集積回路メモリを内
蔵するコイン型装置本体の外側部に外部装置と信号の送
受を行う接続端子を設け、同装置本体の外周側部に、前
記集積回路メモリへの書込みモードの切換えを行う操作
手段を設けた構成とした。前記接続端子は、前記コイン
型装置本体の上面又は底面に設けてもよい。
装置は、上記課題を達成するため、集積回路メモリを内
蔵するコイン型装置本体の外側部に外部装置と信号の送
受を行う接続端子を設け、同装置本体の外周側部に、前
記集積回路メモリへの書込みモードの切換えを行う操作
手段を設けた構成とした。前記接続端子は、前記コイン
型装置本体の上面又は底面に設けてもよい。
【０００５】
【作用】この発明に係る集積回路メモリ装置は、集積回
路メモリを内蔵するコイン型装置本体の外周側部に、前
記集積回路メモリへの書込みモードの切換操作手段を設
けた構成としたので、集積回路メモリ装置をコンパクト
化できて、しかもその切換操作手段の操作を容易に行う
ことができる。
路メモリを内蔵するコイン型装置本体の外周側部に、前
記集積回路メモリへの書込みモードの切換操作手段を設
けた構成としたので、集積回路メモリ装置をコンパクト
化できて、しかもその切換操作手段の操作を容易に行う
ことができる。
【０００６】
【実施例】以下、この発明の実施例を図面に基づいて説
明する。図１はこの発明の実施例に係る集積回路メモリ
装置の全体斜視図、図２はその分解斜視図、図３は集積
回路メモリの電子回路図である。この実施例に係る集積
回路メモリ装置１は、集積回路メモリ（後述）を内蔵す
るコイン型装置本体１０の底側面に、該装置１が収納設
置される外部装置（図示省略）と信号の送受を行う接続
端子（後述）が設けられ、同コイン型装置本体１０の外
周側部に切換スイッチ（操作手段）２０が設けられて構
成されている。この集積回路メモリ装置１は図示省略の
外部装置（腕時計等の小型電子機器）の集積回路メモリ
装置収納部に収脱自在に収納されるようになっている。
そして、その切換スイッチ２０の操作によって、前記集
積回路メモリへの書込みモードの切換えが行われるよう
になっている。
明する。図１はこの発明の実施例に係る集積回路メモリ
装置の全体斜視図、図２はその分解斜視図、図３は集積
回路メモリの電子回路図である。この実施例に係る集積
回路メモリ装置１は、集積回路メモリ（後述）を内蔵す
るコイン型装置本体１０の底側面に、該装置１が収納設
置される外部装置（図示省略）と信号の送受を行う接続
端子（後述）が設けられ、同コイン型装置本体１０の外
周側部に切換スイッチ（操作手段）２０が設けられて構
成されている。この集積回路メモリ装置１は図示省略の
外部装置（腕時計等の小型電子機器）の集積回路メモリ
装置収納部に収脱自在に収納されるようになっている。
そして、その切換スイッチ２０の操作によって、前記集
積回路メモリへの書込みモードの切換えが行われるよう
になっている。
【０００７】それら構成各部について、より詳しく説明
すれば、前記コイン型装置本体１０は、集積回路メモリ
チップ１２が搭載された回路基板１１と、該回路基板１
１の上面側に貼着された輪形状のコア部材１３と、該コ
ア部材１３の上面側に貼着された絶縁板１４と、前記回
路基板１１の下面側に貼着された絶縁性輪形スペーサ１
５とから構成されている。
すれば、前記コイン型装置本体１０は、集積回路メモリ
チップ１２が搭載された回路基板１１と、該回路基板１
１の上面側に貼着された輪形状のコア部材１３と、該コ
ア部材１３の上面側に貼着された絶縁板１４と、前記回
路基板１１の下面側に貼着された絶縁性輪形スペーサ１
５とから構成されている。
【０００８】前記回路基板１１は絶縁性基板１１Ａをベ
ースとして構成されている。この絶縁性基板１１Ａには
集積回路メモリチップ１２の電極（図に現れていない）
を裏面に通すスルーホール１１ａ〜１１ｆが形成され、
この下面側に前記外部装置の集積回路メモリ装置収納部
（図示省略）中の被接続端子への接続端子１１ｇ〜１１
ｌがメッキ等によって形成されている。また、この絶縁
性基板１１Ａの上面の一端側寄りにはモード電極１１
ｍ，１１ｎ，１１ｒが形成されている。
ースとして構成されている。この絶縁性基板１１Ａには
集積回路メモリチップ１２の電極（図に現れていない）
を裏面に通すスルーホール１１ａ〜１１ｆが形成され、
この下面側に前記外部装置の集積回路メモリ装置収納部
（図示省略）中の被接続端子への接続端子１１ｇ〜１１
ｌがメッキ等によって形成されている。また、この絶縁
性基板１１Ａの上面の一端側寄りにはモード電極１１
ｍ，１１ｎ，１１ｒが形成されている。
【０００９】そして、前記貫通孔１１ａ〜１１ｆ中に前
記集積回路メモリチップ１２の接続端子（図に現れてい
ない）が通されている。これら接続端子に、回路基板１
１に配設された配線パターン１１ｔ等を介して前記接続
端子１１ｇ〜１１ｌ等が接続されるとともに、その一部
の接続端子に前記モード電極１１ｍ，１１ｎ，１１ｒが
接続されて集積回路メモリの電子回路が構成されてい
る。この電子回路については、後で詳しく説明する。
記集積回路メモリチップ１２の接続端子（図に現れてい
ない）が通されている。これら接続端子に、回路基板１
１に配設された配線パターン１１ｔ等を介して前記接続
端子１１ｇ〜１１ｌ等が接続されるとともに、その一部
の接続端子に前記モード電極１１ｍ，１１ｎ，１１ｒが
接続されて集積回路メモリの電子回路が構成されてい
る。この電子回路については、後で詳しく説明する。
【００１０】また、その回路基板１１の前記モード電極
１１ｍ，１１ｎ，１１ｒ側の端部に切欠部１１ｓが形成
されている。
１１ｍ，１１ｎ，１１ｒ側の端部に切欠部１１ｓが形成
されている。
【００１１】前記コア部材１３は絶縁材によってリング
状に形成され、その前記回路基板１１の切欠部１１ｓと
対応する側に、操作手段設置部１３Ａが設けられてい
る。そして、その設置部１３Ａに前記切換スイッチ２０
が設置されている。
状に形成され、その前記回路基板１１の切欠部１１ｓと
対応する側に、操作手段設置部１３Ａが設けられてい
る。そして、その設置部１３Ａに前記切換スイッチ２０
が設置されている。
【００１２】その切換スイッチ２０は、コア部材１３の
内側に沿って移動自在に配された接点保持部材２１と、
該移動部材２１の下面側に取り付けられた接点板２２
と、前記移動部材２１のピン２１ａに外嵌されてコア部
材１３の内周側にスライド移動自在に圧接されたばね片
２３と、前記スペーサ１３の設置部１３Ａの外側の凹状
切欠部１３ａ中にスライド移動操作自在に配された外部
操作部材２４とによって構成されている。
内側に沿って移動自在に配された接点保持部材２１と、
該移動部材２１の下面側に取り付けられた接点板２２
と、前記移動部材２１のピン２１ａに外嵌されてコア部
材１３の内周側にスライド移動自在に圧接されたばね片
２３と、前記スペーサ１３の設置部１３Ａの外側の凹状
切欠部１３ａ中にスライド移動操作自在に配された外部
操作部材２４とによって構成されている。
【００１３】そして、その外部操作部材２４の移動操作
によって、前記接点板２２が回路基板１１の上面部上を
摺動移動して、その下端の一対の接触部２２ａ，２２ｂ
がそれぞれモード電極１１ｒ，１１ｎに跨って接触した
状態と、モード電極１１ｎ，１１ｍに跨って接触した状
態とに変換し得るようになっている。
によって、前記接点板２２が回路基板１１の上面部上を
摺動移動して、その下端の一対の接触部２２ａ，２２ｂ
がそれぞれモード電極１１ｒ，１１ｎに跨って接触した
状態と、モード電極１１ｎ，１１ｍに跨って接触した状
態とに変換し得るようになっている。
【００１４】次に、図３に基づいて、前記回路基板１１
に配設された配線パターン１１ｔ、接続端子１１ｇ〜１
１ｌ、モード電極ａ（１１ｍ），ｂ（１１ｎ），ｃ（１
１ｒ）および回路基板１１上に設置された集積回路メモ
リチップ１２を含む電子回路と、その書込モードの切換
えについて説明する。
に配設された配線パターン１１ｔ、接続端子１１ｇ〜１
１ｌ、モード電極ａ（１１ｍ），ｂ（１１ｎ），ｃ（１
１ｒ）および回路基板１１上に設置された集積回路メモ
リチップ１２を含む電子回路と、その書込モードの切換
えについて説明する。
【００１５】この電子回路は、切換スイッチＳＷの切換
え操作によってデータの書込み（ライト）および書込み
保護（ライトプロテクト）を図るようにしたもので、同
図に示すように、集積回路メモリチップ１２の接続端子
に、リード線１１ｔ等を介して回路基板１１の接続端子
１１ｇ〜１１ｋが接続されている。この実施例では、そ
れら接続端子のうち、１１ｇはアドレス／データ端子
（Ａ／Ｄ端子）、１１ｈはクロック端子（ＣＬＫ端
子）、１１ｉはリセット端子（ＲＳＴ端子）、１１ｊは
電源端子（ＶＤＤ端子）、１１ｋはアース端子（ＧＮＤ
端子）となっている。
え操作によってデータの書込み（ライト）および書込み
保護（ライトプロテクト）を図るようにしたもので、同
図に示すように、集積回路メモリチップ１２の接続端子
に、リード線１１ｔ等を介して回路基板１１の接続端子
１１ｇ〜１１ｋが接続されている。この実施例では、そ
れら接続端子のうち、１１ｇはアドレス／データ端子
（Ａ／Ｄ端子）、１１ｈはクロック端子（ＣＬＫ端
子）、１１ｉはリセット端子（ＲＳＴ端子）、１１ｊは
電源端子（ＶＤＤ端子）、１１ｋはアース端子（ＧＮＤ
端子）となっている。
【００１６】一方、この集積回路メモリチップ１２の書
込入力端子ＷＲには、回路基板１１のＮＡＮＤゲート１
１ｙの出力部が接続されている。そして、そのＮＡＮＤ
ゲート１１ｙの一方の入力端には、インバータ１１ｗを
介して回路基板１１の書込用端子１１ｌ（反転ＷＲ端
子）が接続され、他方の入力端には、前記電源端子１１
ｊ又はアース端子１１ｋのいずれかが前記切換スイッチ
ＳＷによって切換え可能に接続される。
込入力端子ＷＲには、回路基板１１のＮＡＮＤゲート１
１ｙの出力部が接続されている。そして、そのＮＡＮＤ
ゲート１１ｙの一方の入力端には、インバータ１１ｗを
介して回路基板１１の書込用端子１１ｌ（反転ＷＲ端
子）が接続され、他方の入力端には、前記電源端子１１
ｊ又はアース端子１１ｋのいずれかが前記切換スイッチ
ＳＷによって切換え可能に接続される。
【００１７】次に、図３の電子回路の動作について説明
する。この電子回路を構成する集積回路メモリチップ１
２の記憶データは、クロック端子１１ｈからのクロック
信号と同期して、接続端子１１ｇを介して、前記外部機
器に送信される。
する。この電子回路を構成する集積回路メモリチップ１
２の記憶データは、クロック端子１１ｈからのクロック
信号と同期して、接続端子１１ｇを介して、前記外部機
器に送信される。
【００１８】前記切換スイッチＳＷがモード電極ａとｂ
に跨って接触しているときは、接続端子１１ｊからの電
圧（ＶＤＤ）がＮＡＮＤゲート１１ｙの一方の入力端に
加わって、その一方の入力端は「Ｈ」レベルとなってい
る。
に跨って接触しているときは、接続端子１１ｊからの電
圧（ＶＤＤ）がＮＡＮＤゲート１１ｙの一方の入力端に
加わって、その一方の入力端は「Ｈ」レベルとなってい
る。
【００１９】このときには、書込用端子１１ｌからの信
号が、「Ｈ」レベルから「Ｌ」レベルに変わるごとに、
インバータ１１ｗを介してＮＡＮＤゲート１１ｙの他方
の入力端に加わる信号が「Ｌ」レベルから「Ｈ」レベル
に変化する。そして、そのＮＡＮＤゲート１１ｙから集
積回路メモリチップ１２のライト端子（反転ＷＲ端子）
に入力される出力が「Ｈ」レベルから「Ｌ」レベルに変
化して集積回路メモリチップ１２の書込みメモリへの書
込みが行われる。この状態が書込みモード状態である。
号が、「Ｈ」レベルから「Ｌ」レベルに変わるごとに、
インバータ１１ｗを介してＮＡＮＤゲート１１ｙの他方
の入力端に加わる信号が「Ｌ」レベルから「Ｈ」レベル
に変化する。そして、そのＮＡＮＤゲート１１ｙから集
積回路メモリチップ１２のライト端子（反転ＷＲ端子）
に入力される出力が「Ｈ」レベルから「Ｌ」レベルに変
化して集積回路メモリチップ１２の書込みメモリへの書
込みが行われる。この状態が書込みモード状態である。
【００２０】一方、前記外部操作部材２４の操作によっ
て、前記切換スイッチＳＷがモード電極ｃとｂとに跨っ
て接触した状態に切り換えられると、ＮＡＮＤゲート１
１ｙの一方の入力端はグラウンドされて「Ｌ」レベル状
態となる。
て、前記切換スイッチＳＷがモード電極ｃとｂとに跨っ
て接触した状態に切り換えられると、ＮＡＮＤゲート１
１ｙの一方の入力端はグラウンドされて「Ｌ」レベル状
態となる。
【００２１】このときには、書込用端子１１ｌからの信
号が、「Ｈ」レベルから「Ｌ」レベルに変化すると、イ
ンバータ１１ｗを介してＮＡＮＤゲート１１ｙの他方の
入力端に加わる信号が「Ｌ」レベルから「Ｈ」レベルに
変化する。が、そのＮＡＮＤゲート１１ｙから集積回路
メモリチップ１２のライト端子（反転ＷＲ端子）に入力
される出力は「Ｈ」レベルのまま変化しないので、集積
回路メモリチップ１２の書込みメモリへの書込みは行わ
れない。この状態が書込保護モード状態（ライトプロテ
クト状態）である。
号が、「Ｈ」レベルから「Ｌ」レベルに変化すると、イ
ンバータ１１ｗを介してＮＡＮＤゲート１１ｙの他方の
入力端に加わる信号が「Ｌ」レベルから「Ｈ」レベルに
変化する。が、そのＮＡＮＤゲート１１ｙから集積回路
メモリチップ１２のライト端子（反転ＷＲ端子）に入力
される出力は「Ｈ」レベルのまま変化しないので、集積
回路メモリチップ１２の書込みメモリへの書込みは行わ
れない。この状態が書込保護モード状態（ライトプロテ
クト状態）である。
【００２２】この実施例に係る集積回路メモリ装置１
は、上記のように、集積回路メモリチップ１２を内蔵す
るコイン型装置本体１０の外側部に、外部装置と信号の
送受を行う接続端子１１ｇ〜１１ｌを設け、同コイン型
装置本体１０の外周側部に、前記集積回路メモリチップ
１２への書込みモードの切換えを行う切換スイッチ２０
を設けた構成となっているので、集積回路メモリ装置１
をコイン型のコンパクトなものとすることができて、し
かも、その切換切換スイッチ２０の操作を容易に行うこ
とができる。
は、上記のように、集積回路メモリチップ１２を内蔵す
るコイン型装置本体１０の外側部に、外部装置と信号の
送受を行う接続端子１１ｇ〜１１ｌを設け、同コイン型
装置本体１０の外周側部に、前記集積回路メモリチップ
１２への書込みモードの切換えを行う切換スイッチ２０
を設けた構成となっているので、集積回路メモリ装置１
をコイン型のコンパクトなものとすることができて、し
かも、その切換切換スイッチ２０の操作を容易に行うこ
とができる。
【００２３】なお、前記接続端子１１ｇ〜１１ｌは前記
コイン型装置本体１０の上面又は下面に設けてもよい。
また、前記切換用切換スイッチ２０は、外部操作によっ
て、前記集積回路メモリチップ１２への書込みモードの
切換えが行えさえすれば、どのような構成に設計変更し
てもよい。
コイン型装置本体１０の上面又は下面に設けてもよい。
また、前記切換用切換スイッチ２０は、外部操作によっ
て、前記集積回路メモリチップ１２への書込みモードの
切換えが行えさえすれば、どのような構成に設計変更し
てもよい。
【００２４】
【発明の効果】この発明に係る集積回路メモリ装置は、
集積回路メモリを内蔵するコイン型装置本体の外周側部
に、前記集積回路メモリへの書込みモードの切換操作手
段を設けた構成としたので、集積回路メモリ装置をコイ
ン型のコンパクトなものとすることができて、しかもそ
の切換操作手段の操作を容易に行うことができる。
集積回路メモリを内蔵するコイン型装置本体の外周側部
に、前記集積回路メモリへの書込みモードの切換操作手
段を設けた構成としたので、集積回路メモリ装置をコイ
ン型のコンパクトなものとすることができて、しかもそ
の切換操作手段の操作を容易に行うことができる。
【図１】この発明の実施例に係る集積回路メモリ装置の
全体斜視図である。
全体斜視図である。
【図２】図１の集積回路メモリ装置の分解斜視図であ
る。
る。
【図３】図１の集積回路メモリ装置の電子回路図であ
る。
る。
１ 集積回路メモリ装置 １０ コイン型装置本体 １１ 回路基板 １１ｇ〜１１ｌ 接続端子 １１ｍ，１１ｎ，１１ｒ モード電極 １２ 集積回路メモリチップ ２０ 切換スイッチ（操作手段） ２４ 外部操作部材
Claims (2)
- 【請求項１】 集積回路メモリを内蔵するコイン型装置
本体の外側部に外部装置と信号の送受を行う接続端子を
設けた集積回路メモリ装置において、前記装置本体の外
周側部に、前記集積回路メモリへの書込みモードの切換
えを行う操作手段を設けたことを特徴とする集積回路メ
モリ装置。 - 【請求項２】 前記接続端子を前記装置本体の上面又は
底面に設けたことを特徴とする請求項１記載の集積回路
メモリ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3354600A JPH05166358A (ja) | 1991-12-18 | 1991-12-18 | 集積回路メモリ装置 |
| US07/992,866 US5350945A (en) | 1991-12-18 | 1992-12-17 | Coin-shaped integrated circuit memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3354600A JPH05166358A (ja) | 1991-12-18 | 1991-12-18 | 集積回路メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166358A true JPH05166358A (ja) | 1993-07-02 |
Family
ID=18438655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3354600A Pending JPH05166358A (ja) | 1991-12-18 | 1991-12-18 | 集積回路メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166358A (ja) |
-
1991
- 1991-12-18 JP JP3354600A patent/JPH05166358A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920020419A (ko) | 외부기억매체를 이용하는 전자기기 | |
| EP0549983B1 (en) | Data transmission system comprising an adapter for integrated circuit devices | |
| US6454608B1 (en) | Adapter for external connection and electronic apparatus | |
| KR950012287A (ko) | 기억장치 | |
| US4015422A (en) | Solid-state electronic watch assembly | |
| KR900003753B1 (ko) | 휴대가능한 기록매체의 독출.기록장치 | |
| KR20010007135A (ko) | 음향 시스템 및 헤드부 장착형 음향 장치 | |
| JPH07280967A (ja) | アンテナ付き電子機器 | |
| WO2004025381A3 (fr) | Montre comportant un module electronique pour la memorisation d'informations dans le fond de sa boite | |
| US5350945A (en) | Coin-shaped integrated circuit memory device | |
| CA1064713A (en) | Watch module for use with separate power source | |
| KR19980081011A (ko) | 착탈식 전자모듈과 그러한 전자모듈과 연계된 안테나를포함하는 휴대용 장치 및 특히, 시계. | |
| US6034539A (en) | Bonding-option architecture for integrated circuitry | |
| JP4335066B2 (ja) | 通信端末 | |
| HK52881A (en) | Improvements in or relating to signal input circuit arrangements for electronic timepieces integrated circuitry | |
| US3981138A (en) | Digital display timepiece | |
| JPH08211169A (ja) | 腕時計型無線選択呼び出し受信機 | |
| EP0897622A1 (en) | Electronic watch comprising a watch/transponder chip | |
| JP3108947B2 (ja) | 集積回路記憶装置 | |
| JP3122535B2 (ja) | Ｉｃカード | |
| JPH0535353Y2 (ja) | ||
| WO1998035452A1 (en) | Electronic watch comprising a watch/transponder chip | |
| JPS647636A (en) | Semiconductor integrated circuit device with gate array and memory | |
| JP2007263646A (ja) | 機器モジュール | |
| JPH0555239U (ja) | 集積回路メモリ装置及び電子機器 |