JPH0516732Y2 - - Google Patents
Info
- Publication number
- JPH0516732Y2 JPH0516732Y2 JP1720287U JP1720287U JPH0516732Y2 JP H0516732 Y2 JPH0516732 Y2 JP H0516732Y2 JP 1720287 U JP1720287 U JP 1720287U JP 1720287 U JP1720287 U JP 1720287U JP H0516732 Y2 JPH0516732 Y2 JP H0516732Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- gate
- field effect
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000007423 decrease Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Television Receiver Circuits (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、デイスプレイモニタ等に適用され
る映像信号のコントラスト調整回路として有用な
広帯域小信号用減衰器に関する。
る映像信号のコントラスト調整回路として有用な
広帯域小信号用減衰器に関する。
〔従来の技術〕
テレビ受像機等においては、コントラストの調
整を減衰器を用いて映像増幅器の映像入力信号の
振幅を変えて行う方法がある。近年、デイスプレ
イモニタ等には映像信号が100MHzを越える周波
数を有するものがあり、このような映像信号のコ
ントラスト調整回路として、電界効果トランジス
タ（以下、FETと称する）のチヤネル抵抗値を
利用した広帯域小信号用減衰器が知られている。
この減衰器は、例えば、第３図に示すように、接
地線１と電圧を印加する入出力信号線２とからな
り４端子網において、入力端子側に接続される抵
抗器Ｒ１およびこの抵抗器Ｒ１に並列接続される
コンデンサＣと、抵抗器Ｒ１の出力側で、ドレイ
ンを入出力信号線２に接続すると共にソースを接
地線１に接続したFETと、このFETのゲートに
接続されるコントロール直流電圧線３とから構成
されている。
整を減衰器を用いて映像増幅器の映像入力信号の
振幅を変えて行う方法がある。近年、デイスプレ
イモニタ等には映像信号が100MHzを越える周波
数を有するものがあり、このような映像信号のコ
ントラスト調整回路として、電界効果トランジス
タ（以下、FETと称する）のチヤネル抵抗値を
利用した広帯域小信号用減衰器が知られている。
この減衰器は、例えば、第３図に示すように、接
地線１と電圧を印加する入出力信号線２とからな
り４端子網において、入力端子側に接続される抵
抗器Ｒ１およびこの抵抗器Ｒ１に並列接続される
コンデンサＣと、抵抗器Ｒ１の出力側で、ドレイ
ンを入出力信号線２に接続すると共にソースを接
地線１に接続したFETと、このFETのゲートに
接続されるコントロール直流電圧線３とから構成
されている。
そこで、この回路に映像信号が入力すると、こ
の映像信号は抵抗器Ｒ１の抵抗値とFETのドレ
イン・ソース間のチヤネル抵抗値によつて分圧さ
せて出力する。すなわち、映像入力信号は減衰さ
れることになる。このような４端子網の周波数特
性は、FETのドレイン・ソース間容量と抵抗器
Ｒ１と入力端に印加される映像信号源の出力イン
ピーダンスによつて左右され、映像入力信号はそ
の周波数帯域が制限を受ける。従つて、映像入力
信号の高域特性においてFETのドレイン・ソー
ス間容量のために出力が減少する。これを補うた
め、ピーキング回路として一般にコンデンサＣが
挿入されている。FETのドレイン・ソース間電
圧の極端に低い領域では、ドレイン・ソース間の
電圧と電流特性は抵抗特性いわゆるチヤネル抵抗
を示し、その抵抗値はゲート・ソース間の電圧す
なわちコントロール直流電圧線３によつて変化す
る。従つて、この直流電圧によつて映像入力信号
の小信号に限りその減衰率をコントロールするこ
とができる。
の映像信号は抵抗器Ｒ１の抵抗値とFETのドレ
イン・ソース間のチヤネル抵抗値によつて分圧さ
せて出力する。すなわち、映像入力信号は減衰さ
れることになる。このような４端子網の周波数特
性は、FETのドレイン・ソース間容量と抵抗器
Ｒ１と入力端に印加される映像信号源の出力イン
ピーダンスによつて左右され、映像入力信号はそ
の周波数帯域が制限を受ける。従つて、映像入力
信号の高域特性においてFETのドレイン・ソー
ス間容量のために出力が減少する。これを補うた
め、ピーキング回路として一般にコンデンサＣが
挿入されている。FETのドレイン・ソース間電
圧の極端に低い領域では、ドレイン・ソース間の
電圧と電流特性は抵抗特性いわゆるチヤネル抵抗
を示し、その抵抗値はゲート・ソース間の電圧す
なわちコントロール直流電圧線３によつて変化す
る。従つて、この直流電圧によつて映像入力信号
の小信号に限りその減衰率をコントロールするこ
とができる。
しかしながら、このような従来の広帯域小信号
用減衰器においては、コントロール直流電圧線３
の負電圧すなわちFETのゲート・ソース間電圧
を零電圧に近づけるとチヤネル抵抗値は減少し、
減衰量は増加するが同時にドレイン・ソース間の
容量も減少する。従つて、映像入力信号の高域特
性はコンデンサＣによるオーバーピーキング特性
により周波数特性が悪化するという欠点があつ
た。
用減衰器においては、コントロール直流電圧線３
の負電圧すなわちFETのゲート・ソース間電圧
を零電圧に近づけるとチヤネル抵抗値は減少し、
減衰量は増加するが同時にドレイン・ソース間の
容量も減少する。従つて、映像入力信号の高域特
性はコンデンサＣによるオーバーピーキング特性
により周波数特性が悪化するという欠点があつ
た。
そこで、本考案の目的は、FETのゲート・ソ
ース間電圧の変動により変化するFETのドレイ
ン・ソース間容量を適正に補償することにより、
チヤネル抵抗値の変化に対して見掛け上のドレイ
ン・ソース間の容量を一定に保持し、減衰量の増
加に伴つて映像入力信号の周波数特性が悪化する
のを有効に防止することができる広帯域小信号用
減衰器を提供するにある。
ース間電圧の変動により変化するFETのドレイ
ン・ソース間容量を適正に補償することにより、
チヤネル抵抗値の変化に対して見掛け上のドレイ
ン・ソース間の容量を一定に保持し、減衰量の増
加に伴つて映像入力信号の周波数特性が悪化する
のを有効に防止することができる広帯域小信号用
減衰器を提供するにある。
従つて、本考案に係る広帯域小信号用減衰器
は、電界効果トランジスタを使用して４端子網を
構成し、この４端子網の入力端子側に第１の抵抗
器を接続すると共にこの抵抗器にコンデンサを並
列に接続し、電界効果トランジスタのゲートにコ
ントロール直流電圧を印加して前記第１の抵抗器
の抵抗値と電界効果トランジスタのドレイン・ソ
ース間のチヤネル抵抗値によつて分圧した出力を
得ると共に、前記チヤネル抵抗値を変化させるこ
とにより入力信号の減衰調整を行うよう構成した
広帯域小信号用減衰器において、 電界効果トランジスタのドレイン・ソース間に
バイアス用抵抗器を接続配置し、前記電界効果ト
ランジスタのゲートに第２の抵抗器を接続してコ
ントロール直流電圧を印加するよう構成すると共
に前記ゲートを第３の抵抗器を介して接地し、さ
らに前記第２の抵抗器を接続したゲートと４端子
網の出力端子側との間に可変容量素子を接続し、
この可変容量素子にコントロール直流電圧を供給
するよう構成することを特徴とする。
は、電界効果トランジスタを使用して４端子網を
構成し、この４端子網の入力端子側に第１の抵抗
器を接続すると共にこの抵抗器にコンデンサを並
列に接続し、電界効果トランジスタのゲートにコ
ントロール直流電圧を印加して前記第１の抵抗器
の抵抗値と電界効果トランジスタのドレイン・ソ
ース間のチヤネル抵抗値によつて分圧した出力を
得ると共に、前記チヤネル抵抗値を変化させるこ
とにより入力信号の減衰調整を行うよう構成した
広帯域小信号用減衰器において、 電界効果トランジスタのドレイン・ソース間に
バイアス用抵抗器を接続配置し、前記電界効果ト
ランジスタのゲートに第２の抵抗器を接続してコ
ントロール直流電圧を印加するよう構成すると共
に前記ゲートを第３の抵抗器を介して接地し、さ
らに前記第２の抵抗器を接続したゲートと４端子
網の出力端子側との間に可変容量素子を接続し、
この可変容量素子にコントロール直流電圧を供給
するよう構成することを特徴とする。
４端子網の入力側から所要の信号を入力し、電
界効果トランジスタ（FET）のゲートおよび可
変容量素子に対しそれぞれコントロール直流電圧
を印加して、FETのカソード・ソース間電圧お
よび可変容量素子の容量を同時に変化させること
により、FETのチヤネル抵抗値が変化して入力
抵抗との関係で分圧された出力を得、これにより
入力信号を減衰させることができる。この場合、
FETのドレイン・ソース間の容量変化は可変容
量素子の容量変化で補償され、見掛け上の容量変
化が発生せず出力信号は何等周波数特性上の悪影
響を受けることなく減衰される。
界効果トランジスタ（FET）のゲートおよび可
変容量素子に対しそれぞれコントロール直流電圧
を印加して、FETのカソード・ソース間電圧お
よび可変容量素子の容量を同時に変化させること
により、FETのチヤネル抵抗値が変化して入力
抵抗との関係で分圧された出力を得、これにより
入力信号を減衰させることができる。この場合、
FETのドレイン・ソース間の容量変化は可変容
量素子の容量変化で補償され、見掛け上の容量変
化が発生せず出力信号は何等周波数特性上の悪影
響を受けることなく減衰される。
次に、本考案に係る広帯域小信号用減衰器の実
施例につき、添付図面を参照しながら以下詳細に
説明する。
施例につき、添付図面を参照しながら以下詳細に
説明する。
第１図は、本考案に係る広帯域小信号用減衰器
の一実施例を示す回路図である。なお、第１図に
おいて、第３図に示す従来の回路と同一の構成要
素には同一の参照符号を付して説明する。すなわ
ち、第１図に示す回路は、第３図と比較し、入力
端子４と出力端子５の間に亘る入出力信号線２に
バイアス用抵抗器Ｒ４を有する可変容量素子とし
ての可変容量ダイオードＤを接続配置したことを
特徴とするものである。この可変容量ダイオード
Ｄは、カソードを入出力信号線２に接続すると共
にアノードをコントロール直流電圧線３の入力端
子６に接続する。また、FETのゲートと接地線
１との間に抵抗器Ｒ３を設け、さらにこのゲート
と入力端子６との間に抵抗器Ｒ２を設ける。第２
図ａは、FETのゲート・ソース間電圧に対する
ドレイン・ソース間の容量変化を示す特性曲線ｌ
であり、第２図ｂは可変容量ダイオードの逆バイ
アス電圧に対する容量変化を示す特性曲線ｍであ
る。そこで、一例としてコントロール直流電圧線
３に0Vから−12Vの直流電圧を印加するものと
すれば、コントロール直流電圧に対するFETの
ドレイン・ソース間の容量変化量と可変容量ダイ
オードＤの容量変化量とが、それぞれ抵抗器Ｒ３
とＲ２とを適正に選択した場合に補償し合うこと
になる（第２図ｃ参照）。
の一実施例を示す回路図である。なお、第１図に
おいて、第３図に示す従来の回路と同一の構成要
素には同一の参照符号を付して説明する。すなわ
ち、第１図に示す回路は、第３図と比較し、入力
端子４と出力端子５の間に亘る入出力信号線２に
バイアス用抵抗器Ｒ４を有する可変容量素子とし
ての可変容量ダイオードＤを接続配置したことを
特徴とするものである。この可変容量ダイオード
Ｄは、カソードを入出力信号線２に接続すると共
にアノードをコントロール直流電圧線３の入力端
子６に接続する。また、FETのゲートと接地線
１との間に抵抗器Ｒ３を設け、さらにこのゲート
と入力端子６との間に抵抗器Ｒ２を設ける。第２
図ａは、FETのゲート・ソース間電圧に対する
ドレイン・ソース間の容量変化を示す特性曲線ｌ
であり、第２図ｂは可変容量ダイオードの逆バイ
アス電圧に対する容量変化を示す特性曲線ｍであ
る。そこで、一例としてコントロール直流電圧線
３に0Vから−12Vの直流電圧を印加するものと
すれば、コントロール直流電圧に対するFETの
ドレイン・ソース間の容量変化量と可変容量ダイ
オードＤの容量変化量とが、それぞれ抵抗器Ｒ３
とＲ２とを適正に選択した場合に補償し合うこと
になる（第２図ｃ参照）。
そこで、第１図において、入力端子４と接地線
１との間に小信号の映像信号が入力された場合、
この映像入力信号は抵抗器Ｒ１の抵抗値と入力端
子６に印加されるコントロール直流電圧における
FETのチヤネル抵抗値によつて分圧されて減衰
された映像出力信号が出力端子５と接地線１との
間に出力される。また、入力端子６のコントロー
ル直流電圧を0Vに近づけると、チヤネル抵抗値
は減少し、減衰量は増加する。チヤネル抵抗値の
減少と共にFETのドレイン・ソース間の容量も
減少するが、可変容量ダイオードの容量が増加し
て減少分を補うので、二線間の並列容量には変化
がなく、従つて、コンデンサＣによるオーバーピ
ーキング作用は起らず、この減衰器の周波数特性
は映像入力信号高域特性を何等悪化させることは
ない。このように、本考案の減衰器は、FETと
可変容量ダイオードを使用した簡単な回路構成で
実現することができるため、低コストに製作する
ことができる。さらに、本考案の減衰器のコント
ロールは、入力端子６への直流電圧で行わせるた
めリモートコントロールが可能であることから、
映像信号のコントラスト調整回路に限定されるこ
となく、その他種々の用途の信号減衰器として広
範に応用することができる。
１との間に小信号の映像信号が入力された場合、
この映像入力信号は抵抗器Ｒ１の抵抗値と入力端
子６に印加されるコントロール直流電圧における
FETのチヤネル抵抗値によつて分圧されて減衰
された映像出力信号が出力端子５と接地線１との
間に出力される。また、入力端子６のコントロー
ル直流電圧を0Vに近づけると、チヤネル抵抗値
は減少し、減衰量は増加する。チヤネル抵抗値の
減少と共にFETのドレイン・ソース間の容量も
減少するが、可変容量ダイオードの容量が増加し
て減少分を補うので、二線間の並列容量には変化
がなく、従つて、コンデンサＣによるオーバーピ
ーキング作用は起らず、この減衰器の周波数特性
は映像入力信号高域特性を何等悪化させることは
ない。このように、本考案の減衰器は、FETと
可変容量ダイオードを使用した簡単な回路構成で
実現することができるため、低コストに製作する
ことができる。さらに、本考案の減衰器のコント
ロールは、入力端子６への直流電圧で行わせるた
めリモートコントロールが可能であることから、
映像信号のコントラスト調整回路に限定されるこ
となく、その他種々の用途の信号減衰器として広
範に応用することができる。
前述した実施例から明らかなように、本考案に
よれば、周波数100MHzを越える映像信号の減衰
器として、一般に市販されている周波数特性の良
好な減衰器に比較して、簡単な構成で低コストに
製作することができ、デイスプレイモニタの映像
信号に対するコントラスト調整に最適な広帯域小
信号用減衰器を提供することができる。
よれば、周波数100MHzを越える映像信号の減衰
器として、一般に市販されている周波数特性の良
好な減衰器に比較して、簡単な構成で低コストに
製作することができ、デイスプレイモニタの映像
信号に対するコントラスト調整に最適な広帯域小
信号用減衰器を提供することができる。
以上、本考案の好適な実施例を示したが、本考
案の精神を逸脱しない範囲内において種々の改良
変更をなし得ることは勿論である。
案の精神を逸脱しない範囲内において種々の改良
変更をなし得ることは勿論である。
第１図は本考案に係る広帯域小信号用減衰器の
一実施例を示す回路図、第２図ａ，ｂ，ｃは
FET及び可変容量ダイオードの可変容量の相互
補償作用をそれぞれ示す特性曲線図、第３図は従
来の減衰器の回路図である。 １……接地線、２……入出力信号線、３……コ
ントロール直流電圧線、４，６……入力端子、５
……出力端子、Ｄ……可変容量ダイオード、
FET……電界効果トランジスタ。
一実施例を示す回路図、第２図ａ，ｂ，ｃは
FET及び可変容量ダイオードの可変容量の相互
補償作用をそれぞれ示す特性曲線図、第３図は従
来の減衰器の回路図である。 １……接地線、２……入出力信号線、３……コ
ントロール直流電圧線、４，６……入力端子、５
……出力端子、Ｄ……可変容量ダイオード、
FET……電界効果トランジスタ。
Claims (1)
- 【実用新案登録請求の範囲】 電界効果トランジスタを使用して４端子網を構
成し、この４端子網の入力端子側に第１の抵抗器
を接続すると共にこの抵抗器にコンデンサを並列
に接続し、電界効果トランジスタのゲートにコン
トロール直流電圧を印加して前記第１の抵抗器の
抵抗値と電界効果トランジスタのドレイン・ソー
ス間のチヤネル抵抗値によつて分圧した出力を得
ると共に、前記チヤネル抵抗値を変化させること
により入力信号の減衰調整を行うよう構成した広
帯域小信号用減衰器において、 電界効果トランジスタのドレイン・ソース間に
バイアス用抵抗器を接続配置し、前記電界効果ト
ランジスタのゲートに第２の抵抗器を接続してコ
ントロール直流電圧を印加するよう構成すると共
に前記ゲートを第３の抵抗器を介して接地し、さ
らに前記第２の抵抗器を接続したゲートと４端子
網の出力端子側との間に可変容量素子を接続し、
この可変容量素子にコントロール直流電圧を供給
するよう構成することを特徴とする広帯域小信号
用減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1720287U JPH0516732Y2 (ja) | 1987-02-10 | 1987-02-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1720287U JPH0516732Y2 (ja) | 1987-02-10 | 1987-02-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63131226U JPS63131226U (ja) | 1988-08-26 |
| JPH0516732Y2 true JPH0516732Y2 (ja) | 1993-05-06 |
Family
ID=30809744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1720287U Expired - Lifetime JPH0516732Y2 (ja) | 1987-02-10 | 1987-02-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0516732Y2 (ja) |
-
1987
- 1987-02-10 JP JP1720287U patent/JPH0516732Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63131226U (ja) | 1988-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6864750B2 (en) | Cascode distributed amplifier | |
| US20010033206A1 (en) | Phase compensated switched attenuation pad | |
| US4395643A (en) | Broadband circuit with rapidly variable resistor | |
| US5461265A (en) | High-frequency variable impedance circuit having improved linearity of operating characteristics | |
| JPS6393230A (ja) | 光前置増幅器 | |
| JPS598963B2 (ja) | リミタ−回路 | |
| US4371797A (en) | Circuit for decreasing the effect of parasitic capacitances in field effect transistors used in coupling networks | |
| JPH0516732Y2 (ja) | ||
| EP0336614A3 (en) | Uhf rf signal input circuit | |
| JP2864195B2 (ja) | 分布増幅器 | |
| US4077014A (en) | Automatic gain control circuit | |
| JPH0413305A (ja) | 遅延回路 | |
| DE1023083B (de) | Transistorverstaerkerschaltung mit automatischer Verstaerkungsregelung | |
| WO1999055085A2 (en) | Video recorder/reproducer apparatus | |
| EP0884838B1 (en) | Amplifier | |
| JPH0473805B2 (ja) | ||
| JPS6228607B2 (ja) | ||
| JPH0779132A (ja) | 可変減衰器 | |
| JP2924483B2 (ja) | 可変減衰器 | |
| JPS6127215Y2 (ja) | ||
| JP2866698B2 (ja) | 電流帰還型増幅回路 | |
| JPS59126307A (ja) | 電界効果トランジスタ増幅器 | |
| EP0590516B1 (de) | Spannungsgesteuerte Anordnung | |
| JPH0543530Y2 (ja) | ||
| JP3176793B2 (ja) | 増幅回路 |