JPH05167989A - 高精細度テレビジョン信号処理回路 - Google Patents
高精細度テレビジョン信号処理回路Info
- Publication number
- JPH05167989A JPH05167989A JP3330366A JP33036691A JPH05167989A JP H05167989 A JPH05167989 A JP H05167989A JP 3330366 A JP3330366 A JP 3330366A JP 33036691 A JP33036691 A JP 33036691A JP H05167989 A JPH05167989 A JP H05167989A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- muse
- decoder
- alc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 230000004044 response Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 13
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 229940028444 muse Drugs 0.000 abstract 8
- GMVPRGQOIOIIMI-DWKJAMRDSA-N prostaglandin E1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1[C@H](O)CC(=O)[C@@H]1CCCCCCC(O)=O GMVPRGQOIOIIMI-DWKJAMRDSA-N 0.000 abstract 8
- 238000000034 method Methods 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 4
- 241000053227 Themus Species 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Television Receiver Circuits (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 伝送系の雑音等によりＭＵＳＥデコーダの同
期がはずれた場合にＡＬＣ回路の誤動作を防止し、正常
なロック状態への復帰を可能とする高精細度テレビジョ
ン信号処理回路を提供する。 【構成】 伝送される高精細度テレビジョン信号の帯域
圧縮信号をＡ／Ｄコンバータによりディジタル信号に変
換し、当該変換されたディジタル信号をデコーダにより
高精細度テレビジョン信号にデコードする高精細度テレ
ビジョン信号処理装置において、Ａ／Ｄコンバータの出
力信号に基づいて、Ａ／Ｄコンバータから前記デコーダ
へ入力される信号が一定レベルとなるよう制御する自動
レベル制御回路と、デコーダ入力信号中の水平同期信号
に位相同期したシステムクロック信号を発生する位相ロ
ックドループ回路を有するシステムクロック発生手段
と、位相ロックドループ回路のロック状態を検出する位
相ロック検出手段と、位相ロックドループ回路がアンロ
ック状態となったときに、自動レベル制御手回路へのＡ
／Ｄコンバータの出力信号の供給を停止する自動レベル
制御回路スイッチ手段と、を備える。
期がはずれた場合にＡＬＣ回路の誤動作を防止し、正常
なロック状態への復帰を可能とする高精細度テレビジョ
ン信号処理回路を提供する。 【構成】 伝送される高精細度テレビジョン信号の帯域
圧縮信号をＡ／Ｄコンバータによりディジタル信号に変
換し、当該変換されたディジタル信号をデコーダにより
高精細度テレビジョン信号にデコードする高精細度テレ
ビジョン信号処理装置において、Ａ／Ｄコンバータの出
力信号に基づいて、Ａ／Ｄコンバータから前記デコーダ
へ入力される信号が一定レベルとなるよう制御する自動
レベル制御回路と、デコーダ入力信号中の水平同期信号
に位相同期したシステムクロック信号を発生する位相ロ
ックドループ回路を有するシステムクロック発生手段
と、位相ロックドループ回路のロック状態を検出する位
相ロック検出手段と、位相ロックドループ回路がアンロ
ック状態となったときに、自動レベル制御手回路へのＡ
／Ｄコンバータの出力信号の供給を停止する自動レベル
制御回路スイッチ手段と、を備える。
Description
【０００１】
【産業上の利用分野】本発明は、ハイビジョンまたはＨ
ＤＴＶ (High-Definition Television) 等の高精細度テ
レビジョン放送用受信機に好適な信号処理回路に係り、
より詳細には、ＭＵＳＥ (Multiple Sub-Nyquist Sampl
ing Encoding) デコーダにおけるＡＬＣ（自動レベル制
御）回路に関する。
ＤＴＶ (High-Definition Television) 等の高精細度テ
レビジョン放送用受信機に好適な信号処理回路に係り、
より詳細には、ＭＵＳＥ (Multiple Sub-Nyquist Sampl
ing Encoding) デコーダにおけるＡＬＣ（自動レベル制
御）回路に関する。
【０００２】
【従来の技術】近年、高品位画像のＴＶ（テレビジョ
ン）放送として、ハイビジョン放送の開発が進められて
いる。ハイビジョン放送は、ＴＶ受信機の画面のアスペ
クト比が１６：９と大きく、また走査線の本数が１１２
５本であるというように、高精細度ＴＶ信号を伝送する
方式であり、その伝送規格が従来のＮＴＳＣ方式と大き
く異なる。
ン）放送として、ハイビジョン放送の開発が進められて
いる。ハイビジョン放送は、ＴＶ受信機の画面のアスペ
クト比が１６：９と大きく、また走査線の本数が１１２
５本であるというように、高精細度ＴＶ信号を伝送する
方式であり、その伝送規格が従来のＮＴＳＣ方式と大き
く異なる。
【０００３】ハイビジョン信号は、ＢＳ (Broadcasting
Satellite: 放送衛星) を利用して各需要家に伝送され
るが、ハイビジョン信号の伝送帯域は現行ＴＶ放送の５
倍以上を必要とし、ハイビジョン信号のままではＢＳ１
チャンネル分の帯域幅で伝送することができない。
Satellite: 放送衛星) を利用して各需要家に伝送され
るが、ハイビジョン信号の伝送帯域は現行ＴＶ放送の５
倍以上を必要とし、ハイビジョン信号のままではＢＳ１
チャンネル分の帯域幅で伝送することができない。
【０００４】そこで、ＢＳによるハイビジョン信号の伝
送を可能とするための信号帯域圧縮方式として、ＭＵＳ
Ｅ方式が開発され、広く知られている。（「ＭＵＳＥ方
式の開発」ＮＨＫ技術研究Ｖｏｌ．３９、Ｎｏ．２、Ｓ
ｅｒ．Ｎｏ．１７２、１９８７別刷、「ハイビジョン衛
星伝送方式ーＭＵＳＥー」テレビジョン学会誌Ｖｏｌ．
４２、Ｎｏ．５、１９９８等参照）。ＭＵＳＥ方式は、
ハイビジョン信号を多重サブサンプリングして８．１Ｍ
Ｈｚの伝送帯域に圧縮し、アナログ伝送する方式であ
る。この帯域圧縮された信号は、“ＭＵＳＥ信号“と呼
ばれる。放送系から送信されるＭＵＳＥ信号は、ＢＳチ
ューナで受信された後ＭＵＳＥデコーダによりもとのハ
イビジョン信号に複号化され、あるいは、さらにＮＴＳ
Ｃ方式のテレビジョン信号にダウンコンバートされ、表
示画面上に映出される。
送を可能とするための信号帯域圧縮方式として、ＭＵＳ
Ｅ方式が開発され、広く知られている。（「ＭＵＳＥ方
式の開発」ＮＨＫ技術研究Ｖｏｌ．３９、Ｎｏ．２、Ｓ
ｅｒ．Ｎｏ．１７２、１９８７別刷、「ハイビジョン衛
星伝送方式ーＭＵＳＥー」テレビジョン学会誌Ｖｏｌ．
４２、Ｎｏ．５、１９９８等参照）。ＭＵＳＥ方式は、
ハイビジョン信号を多重サブサンプリングして８．１Ｍ
Ｈｚの伝送帯域に圧縮し、アナログ伝送する方式であ
る。この帯域圧縮された信号は、“ＭＵＳＥ信号“と呼
ばれる。放送系から送信されるＭＵＳＥ信号は、ＢＳチ
ューナで受信された後ＭＵＳＥデコーダによりもとのハ
イビジョン信号に複号化され、あるいは、さらにＮＴＳ
Ｃ方式のテレビジョン信号にダウンコンバートされ、表
示画面上に映出される。
【０００５】このようなＭＵＳＥ伝送システムにおいて
重要な点は、ＭＵＳＥデコーダの入力信号の振幅レベル
の管理を厳密に、あるいは正確に行うことである。ＭＵ
ＳＥ伝送システムは、非線形エンファシス等の非線形処
理を行い、ＭＵＳＥエンコーダとＭＵＳＥデコーダとの
間で相補的な特性を用いて伝送信号を完全に復元するこ
とを前提とするシステムだからである。したがって、Ｍ
ＵＳＥデコーダの入力信号のレベル制御は、映像品質に
与える影響からして正確になされていなければならな
い。
重要な点は、ＭＵＳＥデコーダの入力信号の振幅レベル
の管理を厳密に、あるいは正確に行うことである。ＭＵ
ＳＥ伝送システムは、非線形エンファシス等の非線形処
理を行い、ＭＵＳＥエンコーダとＭＵＳＥデコーダとの
間で相補的な特性を用いて伝送信号を完全に復元するこ
とを前提とするシステムだからである。したがって、Ｍ
ＵＳＥデコーダの入力信号のレベル制御は、映像品質に
与える影響からして正確になされていなければならな
い。
【０００６】伝送されるＭＵＳＥ信号のレベルの誤差
は、ＭＵＳＥデコーダの前段に置かれるＢＳチューナの
出力段の信号レベルの違いによっても発生する。すなわ
ち、接続されるＢＳチューナの出力信号振幅のレベルは
機種等によっても微妙に異なり、それぞれある公差をも
っている。したがって、高品質な画像再生を行うために
は、接続されるＢＳチューナの出力信号レベルとＭＵＳ
Ｅデコーダの入力信号レベルの整合を図らなければなら
ない。
は、ＭＵＳＥデコーダの前段に置かれるＢＳチューナの
出力段の信号レベルの違いによっても発生する。すなわ
ち、接続されるＢＳチューナの出力信号振幅のレベルは
機種等によっても微妙に異なり、それぞれある公差をも
っている。したがって、高品質な画像再生を行うために
は、接続されるＢＳチューナの出力信号レベルとＭＵＳ
Ｅデコーダの入力信号レベルの整合を図らなければなら
ない。
【０００７】このような要請から、従来一般に、ＭＵＳ
Ｅデコーダの入力段には入力されるＭＵＳＥ信号の信号
レベルの違い（もしくは変動）を自動的に吸収し調整す
るためのＡＬＣ回路が設けられている。このＡＬＣ回路
には、例えば特開平１ー２２６２８４号公報や、特願平
０３ー３１０５８０号に記載されたものがある。
Ｅデコーダの入力段には入力されるＭＵＳＥ信号の信号
レベルの違い（もしくは変動）を自動的に吸収し調整す
るためのＡＬＣ回路が設けられている。このＡＬＣ回路
には、例えば特開平１ー２２６２８４号公報や、特願平
０３ー３１０５８０号に記載されたものがある。
【０００８】一方、ＭＵＳＥデコーダ内には通常、１
６．２ＭＨｚのシステムクロック信号発生回路が設けら
れており、このシステムクロック信号を基準としてＭＵ
ＳＥデコーダ各部を動作させている。放送衛星からアナ
ログ伝送されたＭＵＳＥ信号はＭＵＳＥデコーダの前段
に設けられたＡ／ＤコンバータによりＡ／Ｄ変換され、
このディジタル化された信号から水平同期信号（ＨＤ）
が分離される。そして、この水平同期信号に基づきＰＬ
Ｌ（位相ロックドループ）回路を用いて基準信号を発生
させ、さらにこれを分周して、１６．２ＭＨｚのシステ
ムクロックを発生させている。したがって、ＰＬＬ回路
がロックした状態では、伝送されたＭＵＳＥ信号に同期
したシステムクロック信号が生成され、これに基づいて
ＭＵＳＥデコード処理が行われる。
６．２ＭＨｚのシステムクロック信号発生回路が設けら
れており、このシステムクロック信号を基準としてＭＵ
ＳＥデコーダ各部を動作させている。放送衛星からアナ
ログ伝送されたＭＵＳＥ信号はＭＵＳＥデコーダの前段
に設けられたＡ／ＤコンバータによりＡ／Ｄ変換され、
このディジタル化された信号から水平同期信号（ＨＤ）
が分離される。そして、この水平同期信号に基づきＰＬ
Ｌ（位相ロックドループ）回路を用いて基準信号を発生
させ、さらにこれを分周して、１６．２ＭＨｚのシステ
ムクロックを発生させている。したがって、ＰＬＬ回路
がロックした状態では、伝送されたＭＵＳＥ信号に同期
したシステムクロック信号が生成され、これに基づいて
ＭＵＳＥデコード処理が行われる。
【０００９】
【発明が解決しようとする課題】以上に説明したよう
に、ＭＵＳＥ信号の受信システムにおいては、ＭＵＳＥ
デコーダの前段に設けられたＡＬＣ回路により、ＢＳチ
ューナ出力信号とＭＵＳＥデコーダ入力部との信号レベ
ルの整合がとられ、かつシステムクロック発生回路のＰ
ＬＬ回路がロック状態にあってはじめて正常なＭＵＳＥ
信号のデコード処理が可能となる。
に、ＭＵＳＥ信号の受信システムにおいては、ＭＵＳＥ
デコーダの前段に設けられたＡＬＣ回路により、ＢＳチ
ューナ出力信号とＭＵＳＥデコーダ入力部との信号レベ
ルの整合がとられ、かつシステムクロック発生回路のＰ
ＬＬ回路がロック状態にあってはじめて正常なＭＵＳＥ
信号のデコード処理が可能となる。
【００１０】しかしながら、システムクロック発生回路
のＰＬＬ回路は、例えば雨等の電波環境の悪化、あるい
は伝送される映像の種類等に起因して、ロックがはずれ
アンロック状態になることがある。このような場合、発
生するシステムクロックは伝送されたＭＵＳＥ信号に非
同期となり、この信号がＡＬＣ回路内のＡ／Ｄコンバー
タに入力されるため、ＡＬＣ回路が誤動作を起こす。一
方、システムクロック発生回路のＰＬＬ回路自体は本
来、前述したようなロック外れの原因が無くなると再び
ロック状態に回復し、正常なシステムクロックの生成を
開始する機能を有するが、一旦ロック外れを起こしＡＬ
Ｃ回路が誤動作した結果Ａ／Ｄコンバータの振幅レベル
が限界値まで変化してしまったような場合には、もはや
ロック状態に復帰することは不可能となる。
のＰＬＬ回路は、例えば雨等の電波環境の悪化、あるい
は伝送される映像の種類等に起因して、ロックがはずれ
アンロック状態になることがある。このような場合、発
生するシステムクロックは伝送されたＭＵＳＥ信号に非
同期となり、この信号がＡＬＣ回路内のＡ／Ｄコンバー
タに入力されるため、ＡＬＣ回路が誤動作を起こす。一
方、システムクロック発生回路のＰＬＬ回路自体は本
来、前述したようなロック外れの原因が無くなると再び
ロック状態に回復し、正常なシステムクロックの生成を
開始する機能を有するが、一旦ロック外れを起こしＡＬ
Ｃ回路が誤動作した結果Ａ／Ｄコンバータの振幅レベル
が限界値まで変化してしまったような場合には、もはや
ロック状態に復帰することは不可能となる。
【００１１】本発明の目的は、伝送系の雑音等によりＭ
ＵＳＥデコーダの同期が外れた場合にもＡＬＣ回路の誤
動作を防止し、正常なロック状態への復帰を可能とする
高精細度テレビジョン信号処理回路を提供することにあ
る。
ＵＳＥデコーダの同期が外れた場合にもＡＬＣ回路の誤
動作を防止し、正常なロック状態への復帰を可能とする
高精細度テレビジョン信号処理回路を提供することにあ
る。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、伝送される高精細度テレビジョン信号の
帯域圧縮信号をＡ／Ｄコンバータによりディジタル信号
に変換し、当該変換されたディジタル信号をデコーダに
より高精細度テレビジョン信号にデコードする高精細度
テレビジョン信号処理装置において、前記Ａ／Ｄコンバ
ータの出力信号に基づく制御信号に対応して、前記Ａ／
Ｄコンバータから前記デコーダへ入力される信号が一定
レベルとなるよう制御する自動レベル制御回路と、前記
デコーダ入力信号中の水平同期信号に位相同期してシス
テムクロック信号を発生する位相ロックドループ回路を
有するシステムクロック発生手段と、前記位相ロックド
ループ回路の位相ロック状態を検出する位相ロック検出
手段と、前記検出信号に基づき、前記位相ロックドルー
プ回路がアンロック状態となったときに、前記自動レベ
ル制御回路への前記Ａ／Ｄコンバータの出力信号に基づ
く制御信号の供給を停止する自動レベル制御回路スイッ
チ手段と、を備えて構成される。
め、本発明は、伝送される高精細度テレビジョン信号の
帯域圧縮信号をＡ／Ｄコンバータによりディジタル信号
に変換し、当該変換されたディジタル信号をデコーダに
より高精細度テレビジョン信号にデコードする高精細度
テレビジョン信号処理装置において、前記Ａ／Ｄコンバ
ータの出力信号に基づく制御信号に対応して、前記Ａ／
Ｄコンバータから前記デコーダへ入力される信号が一定
レベルとなるよう制御する自動レベル制御回路と、前記
デコーダ入力信号中の水平同期信号に位相同期してシス
テムクロック信号を発生する位相ロックドループ回路を
有するシステムクロック発生手段と、前記位相ロックド
ループ回路の位相ロック状態を検出する位相ロック検出
手段と、前記検出信号に基づき、前記位相ロックドルー
プ回路がアンロック状態となったときに、前記自動レベ
ル制御回路への前記Ａ／Ｄコンバータの出力信号に基づ
く制御信号の供給を停止する自動レベル制御回路スイッ
チ手段と、を備えて構成される。
【００１３】
【作用】本発明によれば、位相ロック検出手段は、ＭＵ
ＳＥデコーダのシステムクロック発生回路内のＰＬＬ回
路のロック状態を監視し、ロック状態にの検出信号を出
力する。自動レベル制御回路スイッチ手段は、ロック状
態検出信号に基づいてＡ／Ｄコンバータの出力信号に基
づく制御信号の自動レベル制御回路への供給を停止し、
自動レベル制御ループをオープンにする。
ＳＥデコーダのシステムクロック発生回路内のＰＬＬ回
路のロック状態を監視し、ロック状態にの検出信号を出
力する。自動レベル制御回路スイッチ手段は、ロック状
態検出信号に基づいてＡ／Ｄコンバータの出力信号に基
づく制御信号の自動レベル制御回路への供給を停止し、
自動レベル制御ループをオープンにする。
【００１４】
【実施例】次に、本発明の好適な実施例について図面に
基づいて説明する。 ［Ｉ］第１実施例 図１に、本発明に係る高精細度テレビジョン信号処理装
置の実施例を示す。図１において、入力端子ＩＮは、Ｂ
Ｓチューナ（図示せず）の出力端子に接続され、８．１
ＭＨｚに帯域圧縮されたＭＵＳＥ信号Ａが入力される。
入力されたＭＵＳＥ信号Ａは、８．１ＭＨｚのＬＰＦ１
により不要な高域成分がカットされ、そのフィルタ出力
信号Ｂはクランプ回路２に送られる。
基づいて説明する。 ［Ｉ］第１実施例 図１に、本発明に係る高精細度テレビジョン信号処理装
置の実施例を示す。図１において、入力端子ＩＮは、Ｂ
Ｓチューナ（図示せず）の出力端子に接続され、８．１
ＭＨｚに帯域圧縮されたＭＵＳＥ信号Ａが入力される。
入力されたＭＵＳＥ信号Ａは、８．１ＭＨｚのＬＰＦ１
により不要な高域成分がカットされ、そのフィルタ出力
信号Ｂはクランプ回路２に送られる。
【００１５】クランプ回路２は、クランプ制御回路３か
ら供給される水平ライン番号５６３および１１２５のク
ランプレベル情報としてのクランプパルスＪにより、Ｍ
ＵＳＥ信号の水平同期信号（ＨＤ）期間をクランプレベ
ル、すなわち全２５６階調中の１２８階調（１２８／２
５６）にクランプする回路であり、そのクランプ出力信
号ＣはＡ／Ｄコンバータ４に送られる。
ら供給される水平ライン番号５６３および１１２５のク
ランプレベル情報としてのクランプパルスＪにより、Ｍ
ＵＳＥ信号の水平同期信号（ＨＤ）期間をクランプレベ
ル、すなわち全２５６階調中の１２８階調（１２８／２
５６）にクランプする回路であり、そのクランプ出力信
号ＣはＡ／Ｄコンバータ４に送られる。
【００１６】Ａ／Ｄコンバータ４は、ＭＵＳＥーＩＣ内
のシステムクロック発生回路１１からのパルス信号によ
ってサンプリング周波数１６．２ＭＨｚ、８ビット精度
でＭＵＳＥ信号であるクランプ出力信号Ｄのサンプリン
グを行ってディジタル信号に変換し、ＭＵＳＥ信号Ｅを
出力する。
のシステムクロック発生回路１１からのパルス信号によ
ってサンプリング周波数１６．２ＭＨｚ、８ビット精度
でＭＵＳＥ信号であるクランプ出力信号Ｄのサンプリン
グを行ってディジタル信号に変換し、ＭＵＳＥ信号Ｅを
出力する。
【００１７】Ａ／Ｄコンバータ出力信号Ｅは、ＭＵＳＥ
ーＩＣ内のＭＵＳＥデコード部６に送られ、デコード処
理を施されてもとのハイビジョン信号に複号化されて出
力される。Ａ／Ｄコンバータ出力信号Ｅは、またＡＬＣ
回路スイッチ手段１３を介してＡＬＣ回路５に送られ
る。ＡＬＣ回路５の出力信号はＡ／Ｄコンバータ４に帰
還され、これによりＡＬＣループが形成されている。Ａ
ＬＣ回路は、入力手段ＩＮから入力されたＢＳチューナ
出力信号としてのＭＵＳＥ信号のレベルとＭＵＳＥデコ
ーダ部６の入力信号レベルとの整合をとるための回路で
ある。このＡＬＣ回路としては、前述したように、特開
平１ー２２６２８４号公報や、特願平０３ー３１０５８
０号に記載されたものがあるが、本発明においてはどの
様な方法によるものであっても良い。
ーＩＣ内のＭＵＳＥデコード部６に送られ、デコード処
理を施されてもとのハイビジョン信号に複号化されて出
力される。Ａ／Ｄコンバータ出力信号Ｅは、またＡＬＣ
回路スイッチ手段１３を介してＡＬＣ回路５に送られ
る。ＡＬＣ回路５の出力信号はＡ／Ｄコンバータ４に帰
還され、これによりＡＬＣループが形成されている。Ａ
ＬＣ回路は、入力手段ＩＮから入力されたＢＳチューナ
出力信号としてのＭＵＳＥ信号のレベルとＭＵＳＥデコ
ーダ部６の入力信号レベルとの整合をとるための回路で
ある。このＡＬＣ回路としては、前述したように、特開
平１ー２２６２８４号公報や、特願平０３ー３１０５８
０号に記載されたものがあるが、本発明においてはどの
様な方法によるものであっても良い。
【００１８】Ａ／Ｄコンバータ出力信号Ｅは、さらにＭ
ＵＳＥーＩＣ内のシステムクロック発生回路のＨＤ（水
平同期信号）検出回路７にも入力される。システムクロ
ック発生回路１１は、ＨＤ検出回路７と、ＬＰＦ８と、
ＶＣＯ (Voltage ControlledOscillater)９と、分周器
１０とを有しており、これらは位相ロックドループ（Ｐ
ＬＬ）を形成している。ＨＤ検出回路７はディジタルＭ
ＵＳＥ信号ＥからＨＤ検出信号Ｆを分離し、ＬＰＦ８へ
送る。ＬＰＦ８は、ＨＤ検出信号Ｆから不要な高周波成
分を除去したのち制御信号ＧをＶＣＯ９に出力する。Ｖ
ＣＯ９は、入力された制御電圧信号Ｇの値に応じた周波
数のシステムクロック信号Ｈを発生し、分周器１０へ入
力する。分周器１０は、ＶＣＯ９で発生したシステムク
ロック信号Ｈを位相管理の可能な周波数（通常は１６．
２ＭＨｚ）まで分周し、ＨＤ検出回路７へ入力する。こ
のようにして、システムクロック発生回路１１は、その
位相ロック動作により、伝送されたＭＵＳＥ信号に同期
したシステムクロック信号を発生し、このシステムクロ
ック信号に基づいてＭＵＳＥーＩＣ内でのデコード処理
が行われる。
ＵＳＥーＩＣ内のシステムクロック発生回路のＨＤ（水
平同期信号）検出回路７にも入力される。システムクロ
ック発生回路１１は、ＨＤ検出回路７と、ＬＰＦ８と、
ＶＣＯ (Voltage ControlledOscillater)９と、分周器
１０とを有しており、これらは位相ロックドループ（Ｐ
ＬＬ）を形成している。ＨＤ検出回路７はディジタルＭ
ＵＳＥ信号ＥからＨＤ検出信号Ｆを分離し、ＬＰＦ８へ
送る。ＬＰＦ８は、ＨＤ検出信号Ｆから不要な高周波成
分を除去したのち制御信号ＧをＶＣＯ９に出力する。Ｖ
ＣＯ９は、入力された制御電圧信号Ｇの値に応じた周波
数のシステムクロック信号Ｈを発生し、分周器１０へ入
力する。分周器１０は、ＶＣＯ９で発生したシステムク
ロック信号Ｈを位相管理の可能な周波数（通常は１６．
２ＭＨｚ）まで分周し、ＨＤ検出回路７へ入力する。こ
のようにして、システムクロック発生回路１１は、その
位相ロック動作により、伝送されたＭＵＳＥ信号に同期
したシステムクロック信号を発生し、このシステムクロ
ック信号に基づいてＭＵＳＥーＩＣ内でのデコード処理
が行われる。
【００１９】ＨＤ検出回路７の出力は、位相ロック検出
手段１２に入力されているため、システムクロック発生
回路のＰＬＬ回路のロック状態は、位相ロック検出手段
１２により監視されており、ＰＬＬのロック状態に応じ
てＡＬＣ回路スイッチ手段１３がＡＬＣループのクロー
ズ／オープン制御を行う。
手段１２に入力されているため、システムクロック発生
回路のＰＬＬ回路のロック状態は、位相ロック検出手段
１２により監視されており、ＰＬＬのロック状態に応じ
てＡＬＣ回路スイッチ手段１３がＡＬＣループのクロー
ズ／オープン制御を行う。
【００２０】次に、本実施例の動作を説明する。衛星か
らの伝送系において電波等の影響が無い場合には、ＢＳ
チューナからの出力ＭＵＳＥ信号はＡＬＣ回路によりＭ
ＵＳＥデコードＩＣの入力レベルとの整合がとられてＭ
ＵＳＥーＩＣに入力される。システムクロック発生回路
１１のＰＬＬ回路は、入力されたディジタルＭＵＳＥ信
号Ｅに同期したシステムクロック信号Ｈを生成し、これ
に基づいてＭＵＳＥ信号のデコード処理が行われる。
らの伝送系において電波等の影響が無い場合には、ＢＳ
チューナからの出力ＭＵＳＥ信号はＡＬＣ回路によりＭ
ＵＳＥデコードＩＣの入力レベルとの整合がとられてＭ
ＵＳＥーＩＣに入力される。システムクロック発生回路
１１のＰＬＬ回路は、入力されたディジタルＭＵＳＥ信
号Ｅに同期したシステムクロック信号Ｈを生成し、これ
に基づいてＭＵＳＥ信号のデコード処理が行われる。
【００２１】一方、伝送系における電波の影響等により
伝送されるＭＵＳＥ信号に大きなノイズが含まれる等の
場合には、システムクロック発生回路１１のＰＬＬ回路
は位相の同期がとれずいわゆるロック外れを起こす。す
ると位相ロック検出手段１２はアンロック状態検出信号
をＡＬＣ回路スイッチ手段１３へ出力し、スイッチをＯ
ＦＦ状態にする。この結果、ＡＬＣループはオープン状
態となるので、Ａ／Ｄコンバータ４の基準電圧値は一定
の値に固定される。そして、受信されるＭＵＳＥ信号の
ノイズが減少するとＰＬＬ回路は再びロック状態へ復帰
し、位相ロック検出手段１２はロック状態検出信号を出
力してＡＬＣ回路スイッチ手段１３をＯＮ状態にする。
この結果、ＡＬＣループは再びクローズ状態となり、Ａ
ＬＣ制御を再開するため正常なＭＵＳＥデコード処理が
可能となる。
伝送されるＭＵＳＥ信号に大きなノイズが含まれる等の
場合には、システムクロック発生回路１１のＰＬＬ回路
は位相の同期がとれずいわゆるロック外れを起こす。す
ると位相ロック検出手段１２はアンロック状態検出信号
をＡＬＣ回路スイッチ手段１３へ出力し、スイッチをＯ
ＦＦ状態にする。この結果、ＡＬＣループはオープン状
態となるので、Ａ／Ｄコンバータ４の基準電圧値は一定
の値に固定される。そして、受信されるＭＵＳＥ信号の
ノイズが減少するとＰＬＬ回路は再びロック状態へ復帰
し、位相ロック検出手段１２はロック状態検出信号を出
力してＡＬＣ回路スイッチ手段１３をＯＮ状態にする。
この結果、ＡＬＣループは再びクローズ状態となり、Ａ
ＬＣ制御を再開するため正常なＭＵＳＥデコード処理が
可能となる。
【００２２】［ＩＩ］第２実施例 図２に本発明の第２実施例を示す。第２実施例はＰＬＬ
回路の位相ロック検出方法が異なる以外は第１実施例と
同様である。第２実施例に係る位相ロック検出手段の構
成を図３に示す。この位相ロック検出手段１２は、フレ
ームパルスをパターンマッチングにより検出する方法を
採っている。
回路の位相ロック検出方法が異なる以外は第１実施例と
同様である。第２実施例に係る位相ロック検出手段の構
成を図３に示す。この位相ロック検出手段１２は、フレ
ームパルスをパターンマッチングにより検出する方法を
採っている。
【００２３】位相ロック検出手段１４は、パターンメモ
リ２１と、シフトレジスタ２３と、積和回路２２と、コ
ンパレータ２４とを有している。パターンメモリ２１に
はＭＵＳＥ信号の１ライン目と２ライン目に存在する第
１フレームパルスおよび第２フレームパルスのパターン
データが記憶されており、このデータが積和回路２２へ
読み出される。一方、シフトレジスタ２３は、Ａ／Ｄコ
ンバータ４からのディジタルＭＵＳＥ信号Ｅを順次シフ
トして、積和回路２２へ出力する。積和回路２２は、パ
ターンメモリ２１およびシフトレジスタ２３から出力さ
れるデータＶM およびＶC の積の和を演算し、フレーム
パルス積和信号ＶS をコンパレータ２４ヘ出力する。コ
ンパレータ２４は、フレームパルス積和信号ＶS と予め
定められた基準信号Ｖref とを比較し、例えば両者が一
致したときに“ＨＩ“レベルのロック状態検出信号を、
一致しないときに“ＬＯＷ“レベルのアンロック状態検
出信号を出力する。
リ２１と、シフトレジスタ２３と、積和回路２２と、コ
ンパレータ２４とを有している。パターンメモリ２１に
はＭＵＳＥ信号の１ライン目と２ライン目に存在する第
１フレームパルスおよび第２フレームパルスのパターン
データが記憶されており、このデータが積和回路２２へ
読み出される。一方、シフトレジスタ２３は、Ａ／Ｄコ
ンバータ４からのディジタルＭＵＳＥ信号Ｅを順次シフ
トして、積和回路２２へ出力する。積和回路２２は、パ
ターンメモリ２１およびシフトレジスタ２３から出力さ
れるデータＶM およびＶC の積の和を演算し、フレーム
パルス積和信号ＶS をコンパレータ２４ヘ出力する。コ
ンパレータ２４は、フレームパルス積和信号ＶS と予め
定められた基準信号Ｖref とを比較し、例えば両者が一
致したときに“ＨＩ“レベルのロック状態検出信号を、
一致しないときに“ＬＯＷ“レベルのアンロック状態検
出信号を出力する。
【００２４】ＡＬＣ回路スイッチ手段１３は、この検出
信号に基づいて第１実施例と同様にＡＬＣループのオー
プン／クローズ制御を行う。
信号に基づいて第１実施例と同様にＡＬＣループのオー
プン／クローズ制御を行う。
【００２５】
【発明の効果】以上のように、本発明によれば、ＭＵＳ
ＥデコーダＩＣ内のＰＬＬ回路がアンロック状態になっ
た時にはＭＵＳＥデコーダ前段に設けられたＡＬＣルー
プをオープン状態にするよう構成したので、ＭＵＳＥデ
コーダのシステムクロックと伝送されたＭＵＳＥ信号と
の同期がとれなくなった場合に、ＡＬＣ回路の誤動作を
防止することができる。また、ＭＵＳＥデコーダが非同
期の期間中はＡ／Ｄコンバータの基準電圧値は一定値に
維持されるので、伝送されたＭＵＳＥ信号の雑音等が無
くなった場合に、容易かつ迅速に同期（ロック）状態に
復帰することが可能となる。
ＥデコーダＩＣ内のＰＬＬ回路がアンロック状態になっ
た時にはＭＵＳＥデコーダ前段に設けられたＡＬＣルー
プをオープン状態にするよう構成したので、ＭＵＳＥデ
コーダのシステムクロックと伝送されたＭＵＳＥ信号と
の同期がとれなくなった場合に、ＡＬＣ回路の誤動作を
防止することができる。また、ＭＵＳＥデコーダが非同
期の期間中はＡ／Ｄコンバータの基準電圧値は一定値に
維持されるので、伝送されたＭＵＳＥ信号の雑音等が無
くなった場合に、容易かつ迅速に同期（ロック）状態に
復帰することが可能となる。
【図１】本発明の第１実施例を示す図である。
【図２】本発明の第２実施例を示す図である。
【図３】本発明の第２実施例に係る位相ロック検出手段
の構成図である。
の構成図である。
１…ＬＰＦ ２…クランプ回路 ３…クランプ制御回路 ４…Ａ／Ｄコンバータ ５…ＡＬＣ回路 ６…ＭＵＳＥデコード部 ７…ＨＤ検出回路 ８…ＬＰＦ ９…ＶＣＯ １０…分周器 １２…位相ロック検出手段 １３…ＡＬＣ回路スイッチ手段 １４…位相ロック検出手段 ２１…パターンメモリ ２２…積和回路 ２３…シフトレジスタ ２４…コンパレータ
Claims (1)
- 【請求項１】 伝送される高精細度テレビジョン信号の
帯域圧縮信号をＡ／Ｄコンバータによりディジタル信号
に変換し、当該変換されたディジタル信号をデコーダに
より高精細度テレビジョン信号にデコードする高精細度
テレビジョン信号処理装置において、 前記Ａ／Ｄコンバータの出力信号に基づく制御信号に対
応して、前記Ａ／Ｄコンバータから前記デコーダへ入力
される信号が一定レベルとなるよう制御する自動レベル
制御回路と、 前記デコーダ入力信号中の水平同期信号に位相同期した
システムクロック信号を発生する位相ロックドループ回
路を有するシステムクロック発生手段と、 前記位相ロックドループ回路のロック状態を検出する位
相ロック検出手段と、 前記検出信号に基づき、前記位相ロックドループ回路が
アンロック状態となったときに、前記自動レベル制御回
路への前記Ａ／Ｄコンバータの出力信号に基づく制御信
号の供給を停止する自動レベル制御回路スイッチ手段
と、 を備えたことを特徴とする高精細度テレビジョン信号処
理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3330366A JPH05167989A (ja) | 1991-12-13 | 1991-12-13 | 高精細度テレビジョン信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3330366A JPH05167989A (ja) | 1991-12-13 | 1991-12-13 | 高精細度テレビジョン信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05167989A true JPH05167989A (ja) | 1993-07-02 |
Family
ID=18231806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3330366A Pending JPH05167989A (ja) | 1991-12-13 | 1991-12-13 | 高精細度テレビジョン信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05167989A (ja) |
-
1991
- 1991-12-13 JP JP3330366A patent/JPH05167989A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6141057A (en) | Apparatus and method for maintaining synchronization of multiple delayed signals of differing types | |
| US6441860B1 (en) | Video signal processing apparatus | |
| EP0691791B1 (en) | Method and apparatus for overlaying digitally generated graphics over an analog video signal | |
| US5347365A (en) | Device for receiving closed captioned broadcasts | |
| KR0152040B1 (ko) | 심볼타이밍복구 및 동기신호검출을 이용한 고선명텔레비젼/엔티에스씨 공용수신방법 및 그 장치 | |
| EP0660611B1 (en) | A clock recovery circuit for serial digital video | |
| KR100281885B1 (ko) | 디지털 신호 수신장치의 클럭 주파수 변환장치 | |
| US6297850B1 (en) | Sync signal generating apparatus and method for a video signal processor | |
| US6028641A (en) | Device and method for generating a stable system clock in HDTV | |
| US5163164A (en) | Microprocessor controlled digital aft unit | |
| US4992872A (en) | Method of synchronizing the horizontal deflection of electron beams in television receivers | |
| EP1205065B1 (en) | Method and apparatus for providing a clock signal with high frequency accuracy | |
| US7706490B2 (en) | Analog to digital converter clock synchronizer | |
| JPH05167989A (ja) | 高精細度テレビジョン信号処理回路 | |
| GB2257852A (en) | Automatic tuning method and device | |
| KR20010022713A (ko) | 방송 수신 장치 | |
| US5917550A (en) | Clock signal generator for composite video signal | |
| JPH05227453A (ja) | 周波数自動調整装置 | |
| JPH05153632A (ja) | Ｍｕｓｅデコーダにおけるシステムクロツク発生回路 | |
| US6829014B1 (en) | Frequency bounded oscillator for video reconstruction | |
| KR930000979B1 (ko) | 디지탈 텔레비젼 수상기의 메인클럭 발생회로 | |
| US6940936B2 (en) | Alternate timing signal for a vestigial sideband modulator | |
| JP2549673Y2 (ja) | 文字放送再生装置 | |
| JPS627278A (ja) | テレビジヨン信号応答装置 | |
| JP2523010B2 (ja) | クランプパルス制御回路 |