JPH05175193A - 半導体装置の回路パターン形成方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、半導体装置の製造におけるホトリ
ソグラフィ工程での回路パターン形成方法に関するもの
で、よりそのパターン形状の精度を向上することを目的
とするものである。 【構成】 前記目的のために本発明では、ポジ型、ネガ
型レジスト４、５、６ａを最終的なパターンの形状、精
度を考慮して多層組み合わせてパターニングするように
したものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置（以下Ｌ
ＳＩと称す）の製造工程であるレジスト膜を使用しての
ホトリソグラフィ工程での回路パターンの形成方法に関
するものである。

【０００２】

【従来の技術】従来ＬＳＩの製造におけるホトリソグラ
フィ工程での回路パターン形成方法としては、有機材料
を主成分とするホトレジストをウェハ状半導体基板表面
に薄膜状に形成し、形成されるべき回路パターンに対応
したホトマスクが用いられ、ホトレジスト膜に露光処理
が施こされ、その後、現像処理が施こされる。露光処理
では、例えば遠紫外領域の単波長光が用いられる場合が
多いが、電子ビームを用いられる場合も知られている。
その場合ではホトマスクが用いられる事はなく、電子ビ
ームで直接ホトレジストに回路パターンが描画される。

【０００３】さらに露光，現像後、ホトレジストは回路
パターンに対応したレジストパターンとなり、そのレジ
ストパターンをマスキング材料として下地膜のエッチン
グ処理や下地膜への不純物打ち込み処理（イオン注入）
が施こされる。

【０００４】露光処理には先にも述べたが、例えば遠紫
外領域の単波長光が用いられる場合や、電子ビームが用
いられる場合、又、Ｘ線やイオンビームが用いられる場
合も知られているが、遠紫外領域の単波長光や電子ビー
ムを用いた場合が一般的であり実用化もされている。

【０００５】又、ホトレジストには一般に２種類に分類
され、露光された箇所が現像処理にて除去されてしまう
ポジ型レジストと、逆に露光された箇所が現像処理にて
残り、未露光箇所が除去されてしまうネガ型レジストが
知られており、その両方ともが実用化されている。

【０００６】通常ＬＳＩは、何層もの回路パターンが重
なりあって形成されていくため、レジストパターンが形
成されるべき下地には構造上の段差を有している場合が
多い。又ＬＳＩは高速化，高集積化がたえず要求されて
いて、より微細な回路パターンを段差上においても精度
よく形成していく事が必須の技術となっている。

【０００７】

【発明が解決しようとする課題】しかし、従来の回路パ
ターンの形成方法、さらに言えば、ホトリソグラフィ工
程でのレジストパターンの形成方法においては、例えば
形成すべき回路パターンの最小寸法が０．６〜０．８μ
ｍ程度であった場合では特に大きな問題とはならなかっ
たが、回路パターンの微細化が進み形成すべき回路パタ
ーンの最小寸法が、例えば０．５μｍ前後さらには、
０．５μｍ以下となる場合には、以下に述べるいくつか
の問題点が無視しえなくなってきている。

【０００８】図１５にその問題点の例を示し説明する。

【０００９】１５１及び１５２は構造上の段差部１５３
を有する下地であって、段差上部１５１及び段差下部１
５２上には、段差部１５３と垂交するレジストパターン
１５４が形成されている。

【００１０】図１５（ａ）は横から見た断面図，図１５
（ｂ）は上から見た平面図，図１５（ｃ）は斜め上から
見た斜視図である。レジストパターン１５４は、下地の
段差上部１５１上と、段差下部１５２上とでは、膜厚が
異なるため、寸法が多少ではあるが異なり、又段差部１
５３においては局部的に寸法のバラツキを生じてしま
う。よって下地段差１５３を有する箇所でのレジストパ
ターン１５４はその寸法精度が著しく低下してしまう。

【００１１】一般にこの様な下地段差の影響によって生
ずるレジストパターンの寸法精度の低下を解決していく
方法として、多層レジストパターンが知られており、図
１６と図１７にその例を示し説明する。

【００１２】１５５は、下地１５１，１５２の段差を平
坦化するために形成された第１のレジスト膜（以下、下
層レジストと称す）であって、下層レジスト１５５表面
はかなり平坦化されている。１５６は下層レジスト１５
５上に全面に形成された中間層であって、例えばスピン
オングラス（以下、ＳＯＧと称す）と称されているスピ
ンコートが可能なシリコン酸化膜や、ケミカルベーパー
デポジション（以下ＣＶＤと称す）法やスパッタ法によ
って形成された例えばタングステン膜等の高融点金属膜
である場合もある。１５７は中間層１５６上に全面に形
成された第２のレジスト膜（以下上層レジストと称す）
であって、露光，現像処理にて回路パターンに対応する
パターンが形成される箇所である。中間層１５６は上層
レジスト１５７や下層レジスト１５５の材質によっては
特に必要とならない場合もあるが、ここで示す例におい
ては３層構造（下層レジスト１５５，中間層１５６，上
層レジスト１５７）の場合について示す。

【００１３】図１７（ａ）ないし図１７（ｄ）に多層レ
ジスト（３層レジスト）パターンの形成を工程順に示し
説明する。図１７（ａ）は段差部１５３を有する下地１
５１，１５２上に下層レジスト１５５，中間層１５６，
上層レジスト１５７が形成された状態であって、上層レ
ジスト１５７に対して露光，現像処理が施こされてレジ
ストパターン１５７′が形成される（図１７（ｂ））。
さらに上層レジストパターン１５７′をマスク材として
中間層１５６にエッチング処理が施こされ、上層レジス
トパターン１５７′が中間層１５６に転射される（図１
７（ｃ））。さらに上層レジストパターン１５７′及び
中間層パターン１５６′をマスク材として、下層レジス
ト１５５にエッチング処理が施こされ、上層レジストパ
ターン１５７′が下層レジスト１５５にまで転射される
（図１７（ｄ））。ここでもし下層レジスト１５５にポ
ジ型のホトレジストが用いられている場合、上層レジス
トパターン１５７′及び中間層パターン１５６′をマス
ク材として下層レジスト１５５へ露光処理（全面露光処
理）が施こされた後に現像処理が施こされても、やはり
同様に下層レジスト１５５のパターン形成が可能とな
る。

【００１４】以上の図１７（ａ）ないし図１７（ｄ）に
示す様に、多層レジストプロセスを用いる事で上層レジ
スト１５７のパターン形成時には、下地段差の影響は著
しく低下させる事ができるので、図１６（ｂ）及び図１
６（ｃ）に示す様に、下地段差部１５３及び段差上部１
５１上と段差下部１５２上での寸法精度の低下は著しく
抑える事ができる。一般に多層レジストプロセスを用い
下地段差の影響は低下できる事が知られているが、多層
レジストプロセスを用いても解決する事が困難となるい
くつかの問題点があり、以下にその問題点を例を示し説
明していく。

【００１５】図１８（ａ）には、一般的なポジ型レジス
トでの露光処理にレジスト内に照射された露光エネルギ
ーとその現像処理後のレジストパターンの寸法との相関
を表わすグラフであり、又図１８（ｂ）には、一般的な
ネガ型レジストでのやはり同様の相関を表わすグラフで
ある。一般的に露光エネルギーが増加していくにつれて
レジストパターンの寸法の変化量は小さくなっていくた
め、より安定した寸法が得られる条件としては、例えば
非常に細いラインパターン等はポジ型レジストを用いる
事で、又非常に細いスリットパターンや微小なコンタク
トパターン等はネガ型レジストを用い、露光エネルギー
の大きいレジストパターンの寸法変化量の小さい領域で
パターニングしていく事で、より高い寸法精度でのパタ
ーン形成が可能となっていく。しかし、例えばその最小
寸法が、０．５μｍ前後や、それ以下といった非常に微
小なレジストパターンを形成する場合においては、寸法
の精度とは別に回路パターンの形状が設計されたものと
比べて変化してしまう場合がある。特にパターンのコー
ナ部での丸みがその主たる原因となってしまう。

【００１６】図１９（ａ）には、長方形のパターン形成
に対してポジ型のレジストを用いた場合、図１９（ｂ）
には多小長方形のコンタクトパターン形成に対してネガ
型のレジストを用いた場合の例を示し説明する。

【００１７】図１９（ａ）で、１９１ａに示す領域内に
は露光での光が照射されなかった領域を示す。１９２ａ
は露光エネルギーが少なかった場合のレジストパターン
を示し、１９３ａは適度な露光エネルギーが照射された
場合のレジストパターン，１９４ａは過剰な露光エネル
ギーが照射された場合のレジストパターンを示す。一般
に長方形パターンでの短辺方向での寸法変化量に比べ長
辺方向での寸法変化量は大きな値を示し、過剰な露光エ
ネルギーが照射された場合、短辺方向でのレジストパタ
ーン１９２ａ，１９３ａ，１９４ａの寸法変化量はさほ
ど変化しないのに対し長辺方向の寸法変化量は著しく大
きくなってしまい、しいては長方形パターンでの形状が
変化してしまう。この現象は特に短辺方向のパターン寸
法が、例えば０．５μｍ前後といった微小なレジストパ
ターンを形成していく場合にその形状変化は大きくなり
０．２μｍ前後もしくはそれ以上の変化量を持ってしま
う場合もある。

【００１８】図１９（ｂ）では、やはり１９１ｂに示す
領域内には露光での光が照射されなかった領域であり、
ネガ型のレジストパターンを用いた場合でのコンタクト
パターンの形成に関する例である。１９２ｂは露光エネ
ルギーが少なかった場合のレジストパターンを示し、１
９３ｂは適度な露光エネルギーが照射された場合のレジ
ストパターン、１９４ｂは過剰な露光エネルギーが照射
された場合のレジストパターンを示す。この場合におい
ても、やはりコンタクトパターンの寸法が例えば、０．
５〜０．６μｍ程度もしくはそれ以下となった場合にお
いては、レジストパターン１９２ｂ，１９３ｂ，１９４
ｂの形状は、たとえコンタクトパターンの設計上の形状
が長方形であったとしても、円形状になってしまうた
め、例えばコンタクトパターンの短辺方向の寸法を最適
な寸法に形成する場合、長辺方向の寸法は著しく小さな
値となってしまい、やはり０．２μｍ前後もしくはそれ
以上の寸法変化量を生じてしまう場合がある。この場合
当然コンタクトパターンの面積は、設計上の値と比べ著
しく小さくなってしまうため特にエッチング処理後、回
路パターンが形成されていったとしても、コンタクトパ
ターン内の電気的な抵抗値等は設計上の値と比べバラツ
キを生じたり、著しく高い値になってしまったりする。
かといって、ある程度のコンタクトパターンの面積が得
られる様に露光時に照射されるエネルギーを低めに設定
すると、寸法精度が低下する事とコンタクトパターンの
形状がほぼ円形に形成されてしまうために、短辺方向の
寸法が、設計値よりも、かなり大きな値となってしま
い、しいては重ね合わせ時での余裕がなくなってしまう
といった問題点が発生する。それらの原因は先にも述べ
たが、回路パターンのコーナ部において丸みを生じてし
まい、回路パターンの寸法が、微細になるにつれてその
影響を無視しえなくなってしまうからである。特に０．
５μｍ前後もしくはそれ以下の寸法を有する回路パター
ンの形成においては重大な問題点となってきている。

【００１９】この発明は、以上述べた回路パターンの最
小寸法が、例えば０．５μｍ前後さらには０．５μｍ以
下といった微小なパターン形成を、下地段差上において
も高精度に形成していく場合、たとえば多層レジストプ
ロセスを用いたり、又、回路パターンの形状に応じポジ
型レジストやネガ型レジストを使いわけていっても、ど
うしても解決する事ができない問題点、つまりパターン
のコーナ部でレジストパターンが丸みを生じてしまう事
によって生ずるパターンの長辺方向の寸法と短辺方向の
寸法を同時に精度よく形成する事が困難になってしまう
問題や、しいてはパターン形状が変化してしまうといっ
た問題点を同時に全て解決する事ができるレジストパタ
ーンの形成方法を提供することを目的とする。

【００２０】

【課題を解決するための手段】この発明は、ＬＳＩの製
造工程であるホトリソグラフィ工程でのレジストパター
ン形成方法において、一般に用いられている多層レジス
トプロセスとポジ型レジスト及びネガ型レジストでのパ
ターン形成時におけるそれぞれの長所を形成すべきパタ
ーン形状に応じて自由に組み合わせて行うようにしたも
のである。

【００２１】

【作用】本発明は前述のような形成方法としたので、レ
ジストパターンが形成されるべき下地に構造上の段差を
有していようとも、０．５μｍ前後のもしくはそれ以下
の最小寸法を有するレジストパターンを精度良く、かつ
パターンのコーナ部に丸みを生ずる事によって生ずる形
状変化を著しく低下させたレジストパターンの形状が可
能となる。

【００２２】

【実施例】本発明による代表的な３種類の実施例を図
１、図２、図３に示し順次説明する。

【００２３】図１ないし図３において、１及び２は構造
上の段差部３を有する下地であって、段差上部１及び段
差下部２上にまず下層レジスト４膜が形成されており、
下層レジスト４の表面はほぼ平坦化されている。下層レ
ジスト４上には中間層５が形成されさらにその上に上層
レジスト６ａが形成されている（図１（ａ））。まず図
１（ｂ），図２（ａ），図３（ａ）に示す様に上層レジ
スト６ａに対し露光，現像処理が施こされ、上層レジス
トパターン６ａ′が形成される。

【００２４】まず第１の実施例について説明する。

【００２５】図１（ｂ）から、さらに上層パターン６
ａ′をマスクとして中間層５にエッチング処理が施こさ
れ、上層パターン６ａ′が中間層５に転射される、即ち
中間層５がパターニングされる（図１（ｃ））。

【００２６】さらに再度上層レジスト膜６ｂを下層レジ
スト４及び前記でパターニングされた中間層パターン
５′上に形成する（図１（ｄ））。ここで下層レジスト
４及び第２の上層レジスト６ｂの間で混合層（インター
レイヤと称す）が形成される場合、例えば第２の上層レ
ジスト６ｂの溶媒に対し、下層レジスト４の溶解性が高
い場合には、例えばｎ−ヘプタンや、ｎ−ヘキサンとい
った炭化水素を用いた表面処理等をあらかじめ行なって
おく事で、インターレイヤの発生を著しく小さくできる
事が知られているが、第２の上層レジスト６ｂと下層レ
ジスト４の組み合わせによって必要に応じて処理する事
ができる。

【００２７】さらに第２の上層レジスト６ｂに対し露
光，現像処理が施こされ、第２の上層レジストパターン
６ｂ′が形成される（図１（ｅ））。さらに第２の上層
レジストパターン６ｂ′をマスクとして中間層パターン
５′にエッチング処理が施こされ、中間層パターン５′
に第２の上層レジストパターン６ｂ′との共通部分が転
射され、その後第２のレジストパターン６ｂ′が除去さ
れる（図１（ｆ））。

【００２８】さらに第１のレジストパターン６ａ′とそ
のパターン、および第２のレジストパターン６ｂ′との
共通部分にて形成された中間層パターン５′′をエッチ
ングマスクとして、下層レジスト４に、例えば酸素プラ
ズマ等を用いたエッチング処理を施すと、下層レジスト
４に中間層パターン５′′が転射される（図１
（ｇ））。

【００２９】以上図１（ａ）ないし図１（ｇ）に示した
実施例によるレジストパターンの形成方法は、さらに第
１の上層レジスト６ａ及び第２の上層レジスト６ｂに対
しポジ型レジストとネガ型レジストの両方を用いる事で
形成すべき回路パターンに応じ以下に示す４種類の異な
った実施例でその効果が期待できる。

【００３０】図４，図５，図６，図９，図１０，図１１
にその実施例を示し説明する。

【００３１】第１の上層レジスト６ａにポジ型ホトレジ
ストを用い、図４（ａ）に示すようにラインパターン４
１が形成され、さらに第２の上層レジスト６ｂが形成さ
れた後に図４（ｂ）の４２に示す領域にて露光処理が施
こされる場合、図１における第２の上層レジスト６ｂが
ポジ型のホトレジストであると、下層レジストパターン
４′は図５（ａ）の５０に示される様に形成される。図
１における下層レジストパターン４′は、多層レジスト
工程にて形成されているために、下地の段差形状の影響
はほとんど受けず、さらにコーナ部の丸みはほとんど生
じない。又、縦方向、横方向の寸法精度も第１の上層レ
ジストパターン６ａ及び第２の上層レジストパターン６
ｂでの露光処理時に毎々最適処理が施こされる事ができ
るので、ほぼ設計されたものと等しく形成する事ができ
る。従って、最終的に形成された下層レジストパターン
５０は寸法，形状ともにほぼ設計されたものと同等に形
成される。実際の回路パターンへの適用として図５
（ｂ），図５（ｃ）に実施例を示し説明する。５１は下
地基板もしくはシリコン酸化膜表面であり、第１の電極
パターン５２が形成されている。例えばシリコン酸化膜
を主成分とする第１の層間絶縁膜５３が形成され、第１
の層間絶縁膜５３上に第２の電極パターン５４が形成さ
れている。さらに第２の層間絶縁膜５５が形成されてい
て、第１の層間絶縁膜５３、第２の層間絶縁膜５５にコ
ンタクトパターン５６及び５７が形成されている。５６
に示すコンタクトパターンは第１の電極パターン５２
へ、又５７に示すコンタクトパターンは第２の電極パタ
ーン５４へ形成されている。さらに配線材料を形成する
薄膜５８が全面に形成され、その配線パターンを形成す
るためのレジストパターン５９が形成されている。この
配線パターン形成用のレジストパターン５９を形成して
いく様な場合、この発明の第１の実施例が有効となる。

【００３２】次の実施例としては、図１における第１の
上層レジスト６ａにはポジ型ホトレジストを用い、図４
（ａ）に示すように、ラインパターン４１が形成され、
第２の上層レジスト６ｂにネガ型レジストである場合、
下層レジストパターン４′は図６（ａ）に示される様に
形成される。

【００３３】図６（ａ）にて示される形状のレジストパ
ターン６０を、実際の回路パターンへの適用として図６
（ｂ）に実施例を示し説明する。

【００３４】６１は素子領域、６２は素子分離領域であ
って６３はゲート電極パターンである。図示はしていな
いが、層間絶縁膜が全面に形成されていて、６４ａ，６
４ｂはその層間絶縁膜に形成されたコンタクトパターン
である。６４ａは素子領域６１に６４ｂはゲート電極パ
ターン６３に形成されたものである。

【００３５】この実施例としては、ゲート電極６３を形
成していくような場合に特に有効である。

【００３６】３番目の実施例としては、図１における第
１の上層レジスト６ａにネガ型ホトレジストを用い、図
９（ａ）に示すようにスリットパターン９１が形成さ
れ、さらに第２の上層レジスト６ｂが形成された後に図
９（ｂ）の９２に示す領域にて露光処理が施こされる場
合であり、第２の上層レジスト６ｂが、ポジ型のホトレ
ジストである場合、下層レジストパターン４′は図１０
（ａ）の１００に示される様に形成される。やはり下層
レジストパターン４′は多層レジスト工程にて形成され
ているために、下地の段差の影響はほとんど受けず、コ
ーナ部の丸みもほとんど生じない、最初の実施例、２番
目の実施例にて得られる効果はこの実施例においても同
様に期待できるものである。

【００３７】実際の回路パターンへの適用として、図１
０（ｂ），図１０（ｃ）に実施例を示し説明する。１０
１は素子領域，１０２は素子分離領域であって、１０３
はゲート電極パターンである。層間絶縁膜１０４が形成
され、層間絶縁膜にはコンタクトパターン１０４が形成
されている。さらに配線パターン１０５が形成されてい
る。

【００３８】この実施例としては、素子領域１０１を形
成していくような場合に特に有効である。

【００３９】４番目の実施例としては、図１における第
１の上層レジスト６ａには、ネガ型ホトレジストを用
い、図９（ａ）に示すように、スリットパターン９１が
形成され、第２の上層レジスト６ｂにもネガ型レジスト
を用いる場合であって、下層レジストパターン４′は図
１１（ａ）に示される様に形成される。

【００４０】図１１（ａ）にて示される形状のレジスト
パターン１１０を実際の回路パターンへの適用として、
図１１（ｂ），図１１（ｃ）に実施例を示し説明する。
１１１は素子領域，１１２は素子分離領域であって１１
３，１１５，１１６はおのおの第１の層間絶縁膜，第２
の層間絶縁膜，第３の層間絶縁膜であって，１１４は第
１の配線パターンであり、１１７は第１，第２，第３の
層間絶縁膜１１３，１１５，１１６に形成されたコンタ
クトパターンである。１１８は第２の配線材料を形成す
る薄膜であって全面に形成されている。その配線パター
ンを形成するためのレジストパターン１１９が形成され
ている。

【００４１】この実施例として配線パターンを形成して
いくような場合に有効である。

【００４２】以上述べてきた第１の実施例とは別の第２
の代表的な実施例について図２に示し説明する。

【００４３】図２（ａ）は上層レジストパターン６ａ′
が形成された状態であり、さらに上層パターン６ａ′を
マスクとして中間層５にエッチング処理を施こし、上層
パターン６ａ′を中間層５に転射する（図２（ｂ））。
さらに下層レジスト４に対し第２の露光処理が施こされ
る（図２（ｃ））。露光される領域７ａに対して上層レ
ジストパターン６ａ′もしくは中間層パターン５′の下
の領域の下層レジスト４は露光されない。つまり下層レ
ジスト４は、上層パターン６ａ′の以外ので露光処理７
ａが施こされた領域４ｂが感光される（図２（ｃ））。

【００４４】さらに下層レジスト４への現像処理が施こ
される。この場合下層レジスト４にポジ型ホトレジスト
を用いる場合は図２（ｄ）に示す様に、又ネガ型ホトレ
ジストを用いる場合には図２（ｅ）に示す様に形成され
る。

【００４５】この実施例の場合、下層レジストへ露光処
理にて形成されたパターンに関しては、下地段差の影響
は受けてしまうものの上層レジストパターンの形成は多
層レジスト構造になっているので下地段差の影響はほと
んど受けない。

【００４６】以上図２（ａ）ないし図２（ｅ）に示した
実施例によるレジストパターンの形成方法は、さらに上
層レジスト６ａ及び下層レジスト４に対し、ポジ型レジ
ストとネガ型レジストの両方を用いる事で形成すべき回
路パターンに対し、以下に示す４種類の異なった実施例
で、その効果が期待できる。

【００４７】図４，図７，図８，図９，図１２，図１３
に、その実施例を示し説明する。

【００４８】上層レジスト６ａにポジ型レジストを用
い、図４（ａ）に示すようにラインパターン４１が図２
における上層レジスト６ａ及び中間層５に形成された後
に、図４（ｂ）の４２に示す領域にて下層レジストに露
光処理が施こされる場合、下層レジスト４がポジ型のレ
ジストである場合下層レジストパターン４′は図７
（ａ）の７０に示される様に十字形に形成される。上層
レジストの露光処理にて形成されたパターン部分は、下
地の段差形状の影響はほとんど受けないが、下層レジス
トの露光処理にて形成されたパターン部分は下地の段差
形状の影響は受けてしまう。但しコーナ部の丸みはやは
りほとんど生ずる事はなく、さらに第１の実施例の４種
類の例と比べると工程数も少ないため回路パターン形成
工程によっては充分に適用できるものであり、以下にこ
の第２の実施例の４種類の実施例として示し説明する。

【００４９】図７（ａ）に示した形状のレジストパター
ン７０を実際の回路パターンへの適用として図７
（ｂ），図７（ｃ）に実施例を示し説明する。７１は下
地基板もしくはシリコン酸化膜表面であり７２は第１の
電極パターンである。第１の層間絶縁膜７３が形成さ
れ、その上に第１の配線パターン７４が形成されてい
る。さらに第２の層間絶縁膜７５が形成され、第１及び
第２の層間絶縁膜７３，７４にコンタクトパターン７６
が形成されている。さらに第２の配線パターン７７が形
成されている。

【００５０】この実施例としては、前記第１の配線パタ
ーン７４を形成していく様な場合に有効である。

【００５１】次の実施例としては、図２における上層レ
ジスト６ａにはポジ型レジストを用い、図４（ａ）に示
すようにラインパターン４１が形成され、下層レジスト
４にはネガ型レジストが用いられる場合であり、下層レ
ジストパターン４′は図８（ａ）に示される様に形成さ
れる。

【００５２】図８（ａ）に示される形状のレジストパタ
ーン８０を実際の回路パターンへの適用として図８
（ｂ），図８（ｃ）に実施例を示し説明する。

【００５３】８１は下地基板もしくはシリコン酸化膜表
面であり８２はゲート電極パターン，８３，８５，８７
は第１，第２，第３の層間絶縁膜である。８４は第１の
配線パターン，８６は第２の配線パターン，８９は第３
の配線パターンである。ゲート電極パターン８２上には
第１のコンタクトパターン８８ａを、又第１の配線パタ
ーン８４上には第２のコンタクトパターン８８ｂが形成
されていておのおのそのコンタクトパターン８８ａ，８
８ｂを介して第３の配線パターン８９と導通されてい
る。

【００５４】この実施例としては、前記第２の配線パタ
ーンを形成していく様な場合に有効である。

【００５５】３番目の実施例としては、図２における上
層レジスト６ａのネガ型レジストを用い、図９（ａ）に
示すようにスリットパターン９１が形成され、図２にお
ける下層レジスト４にはポジ型レジストが用いられる場
合であり、下層レジストパターン４′は図１２（ａ）の
１２０に示される様に形成される。図１２（ａ）に示さ
れる形状のレジストパターン１２０を実際の回路パター
ンへの適用として図１２（ｂ），図１２（ｃ）に実施例
を示し説明する。１２１は素子領域，１２２は素子分離
領域であり、１２３はゲート電極パターン，１２４は第
１の層間絶縁膜であり第１のコンタクトパターン１２５
が形成されている１２６は配線パターンであり第２の層
間絶縁膜１２７が形成されていて第１，第２の層間絶縁
膜には第２のコンタクトパターン１２８が形成されてい
る。さらに第２の配線パターン１２９が形成されてい
る。

【００５６】この実施例としては、前記配線パターン１
２６を形成していく様な場合に有効である。

【００５７】４番目の実施例としては、図２における上
層レジスト６ａにネガ型レジストを用い、図９（ａ）に
示すようにスリットパターン９１が形成され、下層レジ
ストにもネガ型レジストが用いられる場合であって、下
層レジストパターン４′は図１３（ａ）の１３０に示す
様にコンタクトパターンが形成される。図１３（ａ）に
示されるコンタクトパターン１３０は実際の回路パター
ンへの適用は最も多くの場合が考えられ、例えば図１３
（ｂ）に示す様に、ごく通常の配線パターン１３１，１
３２，１３４を導通させるためのパターン１３３ａ，１
３３ｂに適用でき又今まで示されてきたすべての実施例
の中のコンタクトパターン５６，５７，６４ａ，６４
ｂ，７６，８８ａ，８８ｂ，１０４，１１７，１２５，
１２８においても適用でき、その効果は非常に大きいも
のである。

【００５８】以上述べてきた第１の実施例の４種類の実
施例に適用された方法，及び第２の実施例の４種類の実
施例にて適用された方法とはさらに異なる本発明による
第３の実施例のパターン形成方法を図３に示し説明す
る。

【００５９】図３（ａ）は、上層のレジストパターン６
ａ′が形成された状態であり、この場合は２箇所の段差
３ａ，３ｂを有した下地であり、かなり微小な領域に段
差底部がスリット状になってしまった場合である。この
様にかなり微小な領域に比較的大きな段差がスリット状
に形成されてしまう場合、そのスリット内部のホトレジ
スト（この例の場合では下層レジスト４）が除去されに
くいといった問題が生ずる場合への適用である。

【００６０】図３（ａ）より中間層５へのパターン転射
ならびに上層レジストパターン６ａ′が除去され（図３
（ｂ））、さらに第２の上層レジスト６ｂが形成される
まで（図３（ｃ））は図１に示された第１の実施例と同
じであるが、第２の上層レジスト６ｂへの露光処理７ｂ
は通常の露光と、さらには下地の段差底部にて、特に下
層レジスト４が除去されにくくなってしまう箇所には、
パターン形成とは別に、さらに追加露光を施こしていく
事で第２の上層レジスト６ｂの現像処理後に、すでに下
層レジスト４もかなり膜べりさせておく事ができる。

【００６１】図１４（ａ）ないし図１４（ｃ）に実際の
パターン形成への適用として実施例を示す。但しこの場
合下層レジスト４及び第２の上層レジスト６ｂはポジ型
ホトレジストが用いられる。

【００６２】まず図１４（ａ）の１４０に示す様なライ
ンパターンが中間層５に形成されポジ型のレジストを第
２の上層レジスト６ｂとして形成し、その後図１４
（ｂ）に示す様に１４０′の領域に露光処理が施こされ
る。その後図３に示す順に下層レジスト４までのパター
ンが形成される。

【００６３】１４１は素子領域，１４２は素子分離領域
であって、１４３，１４５は第１及び第２の配線パター
ンである。１４４，１４６は第１，第２の層間絶縁膜で
あって、１４７は第３の配線パターンが形成される材料
であって全面に形成されている。レジストパターン
４′，５′，６ｂ′′は、その配線パターンと対応する
パターンであって、そのパターン間には図１４（ｃ）に
示す様な構造上の下地段差を有する例である。

【００６４】

【発明の効果】以上詳細に説明したように本発明の製造
方法によれば、半導体装置の回路パターンの形成におい
てポジ型、ネガ型レジストを、最終的な回路パターンの
形状、精度を考慮して組み合わせた多層レジストでパタ
ーニングするようにしたので、下地段差の影響を低減で
き、０．５μｍ以下の寸法のパターンでも設計上の精度
に対し極めて誤差の少ない回路パターンが製造できる。
従って、高信頼性のＬＳＩの製造が歩留まりよく実現で
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施例

【図２】本発明の第２の実施例

【図３】本発明の第３の実施例

【図４】パターン例（１）

【図５】パターン例（２）

【図６】パターン例（３）

【図７】パターン例（４）

【図８】パターン例（５）

【図９】パターン例（６）

【図１０】パターン例（７）

【図１１】パターン例（８）

【図１２】パターン例（９）

【図１３】パターン例（１０）

【図１４】パターン例（１１）

【図１５】従来例の問題点

【図１６】従来例その１

【図１７】従来例その２

【図１８】露光エネルギーとレジストパターン寸法相関
図

【図１９】長方形パターン例

【符号の説明】

１，２ 下地 ３ 段差部 ４ 下層レジスト ５ 中間層レジスト ６ 上層レジスト

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体装置の回路パターンを形成する
   際、半導体基板上に形成された下地となる層の上に、最
   終的なパターンの形状と精度とを考慮したポジ型、ネガ
   型レジストを組み合わせた上層、中間層、下層の３層以
   上のレジスト膜を形成し、前記上層のレジスト膜をパタ
   ーニングして、そのパターンをマスクにして前記中間層
   をパターニングし、その後再度前記パターニングされた
   前記中間層を含んだ上面にレジスト膜を形成して、それ
   を前記パターンと異なるパターンでパターニングし、そ
   れをマスクにして前記中間層および下層レジストまでパ
   ターニングすることを特徴とする半導体装置の回路パタ
   ーン形成方法。
2. 【請求項２】 半導体装置の回路パターンを形成する
   際、半導体基板上に形成された下地となる層の上に、最
   終的なパターンの形状と精度とを考慮したポジ型、ネガ
   型レジストを組み合わせた上層、中間層、下層の３層以
   上のレジスト膜を形成し、前記上層のレジスト膜をパタ
   ーニングして、そのパターンをマスクにして前記中間層
   をパターニングし、その後、該パターン形成と異なる露
   光領域で前記下層レジストに露光処理を施し、該下層レ
   ジストまでパターニングすることを特徴とする半導体装
   置の回路パターン形成方法。
3. 【請求項３】 半導体装置の回路パターンを形成する
   際、半導体基板上に形成された下地となる層の上に、最
   終的なパターンの形状と精度とを考慮したポジ型、ネガ
   型レジストを組み合わせた上層、中間層、下層の３層以
   上のレジスト膜を形成し、前記上層のレジスト膜をパタ
   ーニングして、そのパターンをマスクにして前記中間層
   をパターニングし、その後再度前記パターニングされた
   前記中間層を含んだ上面にレジスト膜を形成し、そのレ
   ジスト膜に対する露光を下地の段差の影響で前記下層レ
   ジストが除去されにくい部分にも施すようにして、前記
   下層レジストまでパターニングすることを特徴とする半
   導体装置の回路パターン形成方法。