JPH05175197A - 半導体装置の配線 - Google Patents
半導体装置の配線Info
- Publication number
- JPH05175197A JPH05175197A JP4077396A JP7739692A JPH05175197A JP H05175197 A JPH05175197 A JP H05175197A JP 4077396 A JP4077396 A JP 4077396A JP 7739692 A JP7739692 A JP 7739692A JP H05175197 A JPH05175197 A JP H05175197A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- contact
- contact layer
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Pressure Sensors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 高温環境下でも安定した動作を得ることが可
能な配線を提供する。 【構成】 ポリシリコンからなる第１コンタクト層１０
と，その第１コンタクト層に積層されたＷＳｉ2 からな
る第２コンタクト層１１と，その第２コンタクト層に積
層されたバリアメタル層１２と，該バリアメタル層に積
層された高耐熱で，かつ，高導電率を有する層１３で形
成する。ゲ―ジリ―ド３とＡｕ層１３間が良好なオ―ミ
ックコンタクトとなる。また，第２コンタクト層１１の
ＷＳｉ2 は第１コンタクト層とバリアメタルの間の応力
を緩和し接合のはがれを防止する。バリアメタル層１２
はＷＳｉ2 やポリシリコン１０の中のＳｉがＡｕへ拡散
するのを防止する。
能な配線を提供する。 【構成】 ポリシリコンからなる第１コンタクト層１０
と，その第１コンタクト層に積層されたＷＳｉ2 からな
る第２コンタクト層１１と，その第２コンタクト層に積
層されたバリアメタル層１２と，該バリアメタル層に積
層された高耐熱で，かつ，高導電率を有する層１３で形
成する。ゲ―ジリ―ド３とＡｕ層１３間が良好なオ―ミ
ックコンタクトとなる。また，第２コンタクト層１１の
ＷＳｉ2 は第１コンタクト層とバリアメタルの間の応力
を緩和し接合のはがれを防止する。バリアメタル層１２
はＷＳｉ2 やポリシリコン１０の中のＳｉがＡｕへ拡散
するのを防止する。
Description
【０００１】
【産業上の利用分野】本発明は例えばシリコン基板上に
形成された圧力センサ等の配線に関し，高温域（２００
℃以上）において安定な動作が得られる配線に関する。
形成された圧力センサ等の配線に関し，高温域（２００
℃以上）において安定な動作が得られる配線に関する。
【０００２】
【従来の技術】従来，半導体装置の配線としては図１２
に示す構成のものが知られている。図１２において１は
シリコン基板（ｎ形）であり，例えばダイアフラムの様
に可撓性を有している。２はダイアフラム上に形成され
た歪み検出素子，３は前記検出素子２に接して形成され
たゲ―ジリ―ドであり，例えば１×１０19〜１０20cm-3
程度の不純物を含むｐ++層である。４は歪み検出素子
２，ゲ―ジリ―ド３を含む基板１上に形成された絶縁層
（例えばＳｉＯ2 ，Ｓｉ3 Ｎ4 ）である。５はアルミ配
線層で，絶縁層４に形成したコンタクト穴を介してゲ―
ジリ―ド３と接続している。
に示す構成のものが知られている。図１２において１は
シリコン基板（ｎ形）であり，例えばダイアフラムの様
に可撓性を有している。２はダイアフラム上に形成され
た歪み検出素子，３は前記検出素子２に接して形成され
たゲ―ジリ―ドであり，例えば１×１０19〜１０20cm-3
程度の不純物を含むｐ++層である。４は歪み検出素子
２，ゲ―ジリ―ド３を含む基板１上に形成された絶縁層
（例えばＳｉＯ2 ，Ｓｉ3 Ｎ4 ）である。５はアルミ配
線層で，絶縁層４に形成したコンタクト穴を介してゲ―
ジリ―ド３と接続している。
【０００３】図１３は他の従来例を示すもので，この構
成のものは高温用として用いられる。即ち，この例にお
いては基板１の表面に下部絶縁層６が形成され，その下
部絶縁層６の上にゲ―ジリ―ド３が形成され，このゲ―
ジリ―ド３に接して歪み検出素子２が形成されている。
なお，シリコン基板１上に絶縁層６を介してシリコン層
を形成する技術はＳＯＩ（Si on Insulator ）と呼ばれ
ている。ここではそのＳＯＩ基板を用い歪み検出素子と
なる部分にマスク（図示せず）を施して他の部分がゲ―
ジリ―ドとして機能する様に不純物を高濃度に注入（ま
たは拡散）する。次に前記マスクを除去してその除去し
た部分に歪み検出素子として機能する程度の不純物を注
入（または拡散）し，更に歪み検出素子となる部分を含
んで配線部分のパタ―ニングを行う。このパタ―ニング
の際は一般に等方性エッチング液を用いてエッチングを
行う。次に，ゲ―ジリ―ド３を含む基板１上に絶縁層４
を形成しコンタクト穴を介してゲ―ジリ―ド３にアルミ
配線５を施す点は図１２の従来例と同様である。
成のものは高温用として用いられる。即ち，この例にお
いては基板１の表面に下部絶縁層６が形成され，その下
部絶縁層６の上にゲ―ジリ―ド３が形成され，このゲ―
ジリ―ド３に接して歪み検出素子２が形成されている。
なお，シリコン基板１上に絶縁層６を介してシリコン層
を形成する技術はＳＯＩ（Si on Insulator ）と呼ばれ
ている。ここではそのＳＯＩ基板を用い歪み検出素子と
なる部分にマスク（図示せず）を施して他の部分がゲ―
ジリ―ドとして機能する様に不純物を高濃度に注入（ま
たは拡散）する。次に前記マスクを除去してその除去し
た部分に歪み検出素子として機能する程度の不純物を注
入（または拡散）し，更に歪み検出素子となる部分を含
んで配線部分のパタ―ニングを行う。このパタ―ニング
の際は一般に等方性エッチング液を用いてエッチングを
行う。次に，ゲ―ジリ―ド３を含む基板１上に絶縁層４
を形成しコンタクト穴を介してゲ―ジリ―ド３にアルミ
配線５を施す点は図１２の従来例と同様である。
【０００４】
【発明が解決しようとする課題】しかしながら，図１２
に示すｐｎ接合を形成したものは１２０℃以上の高温環
境下ではリ―ク電流が発生するという問題がある。ま
た，図１３に示す従来例においてはリ―ク電流の問題は
解決するが，高温領域下においてはＡｌが再結晶化を起
こしヒロック（Ａｌの粒界が成長し配線が粒状に盛上が
る現象）が発生したり，ＡｌがＳｉ中にスパイク状に拡
散する等の問題がある。
に示すｐｎ接合を形成したものは１２０℃以上の高温環
境下ではリ―ク電流が発生するという問題がある。ま
た，図１３に示す従来例においてはリ―ク電流の問題は
解決するが，高温領域下においてはＡｌが再結晶化を起
こしヒロック（Ａｌの粒界が成長し配線が粒状に盛上が
る現象）が発生したり，ＡｌがＳｉ中にスパイク状に拡
散する等の問題がある。
【０００５】また，Ａｌは高温環境下において耐食性に
不安があり，Ａｕ線でワイヤボンディングした場合Ａｕ
−Ａｌ間での合金化反応による導電率低下の心配があ
る。更にシリコン層（ゲ―ジリ―ド３）を形成する際に
等方性エッチング液を用いているのでＡで示すエッジ部
が急角度の段差となり，配線切れが発生するという問題
があった。本発明は，上記従来技術の問題点を解決する
為に成されたもので，高温環境下でも安定した動作を得
るとともに配線切れに対して信頼性を向上させた配線を
提供することを目的とする。
不安があり，Ａｕ線でワイヤボンディングした場合Ａｕ
−Ａｌ間での合金化反応による導電率低下の心配があ
る。更にシリコン層（ゲ―ジリ―ド３）を形成する際に
等方性エッチング液を用いているのでＡで示すエッジ部
が急角度の段差となり，配線切れが発生するという問題
があった。本発明は，上記従来技術の問題点を解決する
為に成されたもので，高温環境下でも安定した動作を得
るとともに配線切れに対して信頼性を向上させた配線を
提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決する為に
本発明は，請求項１においてはシリコン基板に形成され
た高濃度層からコンタクト穴を介して電気信号を伝送す
る半導体装置の配線において，前記配線はコンタクト穴
の周辺を覆うと共に前記高濃度層に接して形成されたポ
リシリコンからなる第１コンタクト層と，該第１コンタ
クト層に積層されたＷＳｉ2 からなる第２コンタクト層
と，該第２コンタクト層に積層されたバリアメタル層
と，該バリアメタル層に積層された高耐熱で，かつ，高
導電率を有する層からなることを特徴とし，請求項２に
おいては請求項１の配線において，高濃度層はシリコン
基板上に絶縁層を介して凸状に形成され，その周縁が異
方性エッチングによりテ―パ状に形成したことを特徴と
するものである。
本発明は，請求項１においてはシリコン基板に形成され
た高濃度層からコンタクト穴を介して電気信号を伝送す
る半導体装置の配線において，前記配線はコンタクト穴
の周辺を覆うと共に前記高濃度層に接して形成されたポ
リシリコンからなる第１コンタクト層と，該第１コンタ
クト層に積層されたＷＳｉ2 からなる第２コンタクト層
と，該第２コンタクト層に積層されたバリアメタル層
と，該バリアメタル層に積層された高耐熱で，かつ，高
導電率を有する層からなることを特徴とし，請求項２に
おいては請求項１の配線において，高濃度層はシリコン
基板上に絶縁層を介して凸状に形成され，その周縁が異
方性エッチングによりテ―パ状に形成したことを特徴と
するものである。
【０００７】
【作用】第１コンタクト層としてポリシリコンを，第２
コンタクト層としてＷＳｉ2 を形成しているので，ゲ―
ジリ―ドとＡｕ層間が良好なオ―ミックコンタクトとな
る。また，第２コンタクト層ＷＳｉ2 は第１コンタクト
層とバリアメタルの間の応力を緩和し接合のはがれを防
止する。バリアメタルはＷＳｉ2 やポリシリコンの中の
ＳｉがＡｕへ拡散するのを防止する。また，周縁部のテ
―パは急角度の配線を緩和する。
コンタクト層としてＷＳｉ2 を形成しているので，ゲ―
ジリ―ドとＡｕ層間が良好なオ―ミックコンタクトとな
る。また，第２コンタクト層ＷＳｉ2 は第１コンタクト
層とバリアメタルの間の応力を緩和し接合のはがれを防
止する。バリアメタルはＷＳｉ2 やポリシリコンの中の
ＳｉがＡｕへ拡散するのを防止する。また，周縁部のテ
―パは急角度の配線を緩和する。
【０００８】
【実施例】図１は本発明の一実施例を示す断面構成図で
ある。図１において，基板１上に歪み検出素子２とゲ―
ジリ−ド３を形成し，絶縁層４で覆ってコンタクト穴を
形成する構成は図１１の従来例と同様であるが，ここで
は配線パタ―ンを形成するに際し異方性エッチングを行
って縁部をテ―パ状に形成する。１０は第１コンタクト
層からなるポリシリコンであり，この第１コンタクト層
の上にＷＳｉ2 からなる第２コンタクト層１１が積層さ
れ，この第２コンタクト層１１上にバリアメタルとして
のＷ層１２及び高耐熱・高導電部材としてのＡｕ層１３
が順次積層されている。
ある。図１において，基板１上に歪み検出素子２とゲ―
ジリ−ド３を形成し，絶縁層４で覆ってコンタクト穴を
形成する構成は図１１の従来例と同様であるが，ここで
は配線パタ―ンを形成するに際し異方性エッチングを行
って縁部をテ―パ状に形成する。１０は第１コンタクト
層からなるポリシリコンであり，この第１コンタクト層
の上にＷＳｉ2 からなる第２コンタクト層１１が積層さ
れ，この第２コンタクト層１１上にバリアメタルとして
のＷ層１２及び高耐熱・高導電部材としてのＡｕ層１３
が順次積層されている。
【０００９】図２〜図８は本発明の半導体装置の配線の
概略製作工程例を示す断面図である。工程に従って説明
する。 工程１（図２参照） ＳＯＩ基板１の表面にマスクとして機能する絶縁膜（Ｓ
ｉＯ2）４ａを形成する。そして，歪み検出器を形成す
べき個所に窓２ａを形成し，歪み検出素子として機能す
る程度の不純物（２ａ）を注入（または拡散）する。 工程２（図３参照） 工程１で形成したマスク４ａを除去して新たな絶縁膜４
ｂを形成し，ゲージリードとなる部分に窓３ａを形成す
る。次に，ゲ―ジリ―ド３として機能する様に不純物を
高濃度に注入（または拡散）する（図４は工程１，２が
終了した状態における図３の平面図である）。
概略製作工程例を示す断面図である。工程に従って説明
する。 工程１（図２参照） ＳＯＩ基板１の表面にマスクとして機能する絶縁膜（Ｓ
ｉＯ2）４ａを形成する。そして，歪み検出器を形成す
べき個所に窓２ａを形成し，歪み検出素子として機能す
る程度の不純物（２ａ）を注入（または拡散）する。 工程２（図３参照） 工程１で形成したマスク４ａを除去して新たな絶縁膜４
ｂを形成し，ゲージリードとなる部分に窓３ａを形成す
る。次に，ゲ―ジリ―ド３として機能する様に不純物を
高濃度に注入（または拡散）する（図４は工程１，２が
終了した状態における図３の平面図である）。
【００１０】工程３（図５参照） 工程２で形成したマスク４ｂを除去して新たな絶縁膜４
ｃを形成し，歪み検出素子２およびゲージリード３以外
の部分の絶縁膜４ｃを除去する。この場合絶縁膜４ｃの
除去は例えばゲージリード３より数μｍ(Bで示す部分)
大きめのものを用い，ゲージリードの周りのＳｉを数μ
ｍ残しておく（図６は図５の平面図でありＣで囲った部
分をマスクとして残す）。
ｃを形成し，歪み検出素子２およびゲージリード３以外
の部分の絶縁膜４ｃを除去する。この場合絶縁膜４ｃの
除去は例えばゲージリード３より数μｍ(Bで示す部分)
大きめのものを用い，ゲージリードの周りのＳｉを数μ
ｍ残しておく（図６は図５の平面図でありＣで囲った部
分をマスクとして残す）。
【００１１】工程４（図７参照） 次に，エッチング液としてヒドラジンやＫＯＨ（水酸化
カリウム）を用いて異方性エッチングを行う。このエッ
チングにより配線部分の端部は壁面に＜１１１＞面が現
われてＤで示す部分の角度が約５５゜のテ―パ面とな
る。 工程５（図８ａ参照） 次に，絶縁膜４ｃを除去しゲ―ジリ―ド３，歪み検出素
子２を含む基板上に絶縁層４ｄを形成し，その後コンタ
クト穴７を形成する。 工程６（図８ｂ参照） コンタクト穴７を覆って０．５μｍ程度の厚さにポリシ
リコン１０を形成しＲＩＥ（反応性イオンエッチング）
でパタ―ニングを行う。
カリウム）を用いて異方性エッチングを行う。このエッ
チングにより配線部分の端部は壁面に＜１１１＞面が現
われてＤで示す部分の角度が約５５゜のテ―パ面とな
る。 工程５（図８ａ参照） 次に，絶縁膜４ｃを除去しゲ―ジリ―ド３，歪み検出素
子２を含む基板上に絶縁層４ｄを形成し，その後コンタ
クト穴７を形成する。 工程６（図８ｂ参照） コンタクト穴７を覆って０．５μｍ程度の厚さにポリシ
リコン１０を形成しＲＩＥ（反応性イオンエッチング）
でパタ―ニングを行う。
【００１２】工程７（図８ｃ参照） ポリシリコン１０を酸化して絶縁層４ｅを形成し，ポリ
シリコン１０上に再度コンタクト穴７ａを形成する。こ
の時の酸化工程により基板が１０００℃以上に加熱され
るのでゲ―ジリ―ド３の高濃度層（１×１０19〜１０20
ｃｍ-3）からポリシリコン１０に対して不純物の再拡散
（オ―トド―プ）が起こりポリシリコン１０が高濃度層
となる。
シリコン１０上に再度コンタクト穴７ａを形成する。こ
の時の酸化工程により基板が１０００℃以上に加熱され
るのでゲ―ジリ―ド３の高濃度層（１×１０19〜１０20
ｃｍ-3）からポリシリコン１０に対して不純物の再拡散
（オ―トド―プ）が起こりポリシリコン１０が高濃度層
となる。
【００１３】工程８（図８ｄ参照） コンタクト穴７ａを含む基板上にＷＳｉ2 層１１を０．
２μｍ，バリアメタルとしてのＷ層１２を０．２μｍ，
Ａｕ層１３を０．６μｍ程度の厚さに積層する。その
後，まずＡｕ層１３をウェットエッチングによりパタ―
ニングし，続いてＷ層１２，ＷＳｉ2 層１１をＲＩＥに
よりパタ―ニングする。なお，Ｗ層（バリアメタル）１
２の幅をＡｕ層１３より大きめにパタ―ニングすればＡ
ｕ層１３がバリアメタル以外の層と接触するのを防止す
ることができる。また，バリアメタルとしてはＷの他Ｍ
ｏ（モリブデン），ＴｉＮ（チタンナイトライド）等の
金属を用いることができる。
２μｍ，バリアメタルとしてのＷ層１２を０．２μｍ，
Ａｕ層１３を０．６μｍ程度の厚さに積層する。その
後，まずＡｕ層１３をウェットエッチングによりパタ―
ニングし，続いてＷ層１２，ＷＳｉ2 層１１をＲＩＥに
よりパタ―ニングする。なお，Ｗ層（バリアメタル）１
２の幅をＡｕ層１３より大きめにパタ―ニングすればＡ
ｕ層１３がバリアメタル以外の層と接触するのを防止す
ることができる。また，バリアメタルとしてはＷの他Ｍ
ｏ（モリブデン），ＴｉＮ（チタンナイトライド）等の
金属を用いることができる。
【００１４】図９は上記の工程により作製したシリコン
基板を５００℃の雰囲気中に配置し，熱処理（シンタリ
ング）時間と配線部分のシ―ト抵抗の変化の関係を示す
もので，１０時間以上を経過してもシ―ト抵抗が極めて
安定していることが分る。
基板を５００℃の雰囲気中に配置し，熱処理（シンタリ
ング）時間と配線部分のシ―ト抵抗の変化の関係を示す
もので，１０時間以上を経過してもシ―ト抵抗が極めて
安定していることが分る。
【００１５】図１０は本発明の他の実施例を示す図であ
り，図８ｂにおけるポリシリコンをＲＩＥによりパタ―
ニングした際に形成されるＣ部のエッジの改良をはかっ
たものである。この例においてはポリシリコン１０をパ
タ―ニングする際に配線と同じ形状に延長して形成す
る。このことによりポリシリコンのエッジの発生がなく
なり，より信頼性の高い配線となる。
り，図８ｂにおけるポリシリコンをＲＩＥによりパタ―
ニングした際に形成されるＣ部のエッジの改良をはかっ
たものである。この例においてはポリシリコン１０をパ
タ―ニングする際に配線と同じ形状に延長して形成す
る。このことによりポリシリコンのエッジの発生がなく
なり，より信頼性の高い配線となる。
【００１６】なお，上記工程のうち工程２〜４は図１１
（ａ）〜（ｃ）の工程により作製してもよい。即ち，
（ａ）図に示すように歪み検出素子２となる部分を含む
基板全面に絶縁膜４ｅを形成しゲージリード３となる部
分（３ａ）の窓開けを行う。次にその窓の部分に高濃度
の不純物を拡散させてゲージリード３を形成する。次
に，（ｂ）図に示すように絶縁膜４ｅを除去して新たに
絶縁膜４ｆを形成し，その絶縁膜４ｆの上から基板全面
に歪み検出素子に適した濃度にイオン注入を行う（この
場合ゲージリード３の中にもイオンが注入されるがゲー
ジリードとしての機能は損なわれない）。
（ａ）〜（ｃ）の工程により作製してもよい。即ち，
（ａ）図に示すように歪み検出素子２となる部分を含む
基板全面に絶縁膜４ｅを形成しゲージリード３となる部
分（３ａ）の窓開けを行う。次にその窓の部分に高濃度
の不純物を拡散させてゲージリード３を形成する。次
に，（ｂ）図に示すように絶縁膜４ｅを除去して新たに
絶縁膜４ｆを形成し，その絶縁膜４ｆの上から基板全面
に歪み検出素子に適した濃度にイオン注入を行う（この
場合ゲージリード３の中にもイオンが注入されるがゲー
ジリードとしての機能は損なわれない）。
【００１７】次に（ｃ）図に示すように図６と同様に絶
縁膜４ｆの除去を行い，ヒドラジンやＫＯＨ（水酸化カ
リウム）を用いて異方性エッチングを行ってＤで示す部
分の角度を約５５゜のテ―パ面に形成する。この後の工
程は上述の工程５と同様に作製する。
縁膜４ｆの除去を行い，ヒドラジンやＫＯＨ（水酸化カ
リウム）を用いて異方性エッチングを行ってＤで示す部
分の角度を約５５゜のテ―パ面に形成する。この後の工
程は上述の工程５と同様に作製する。
【００１８】
【発明の効果】以上，詳細に説明したように，本発明に
よれば， 第１コンタクト層としてポリシリコンを，第２コン
タクト層としてＷＳｉ 2 を形成しているので，ゲ―ジリ
―ドとＡｕ層間が良好なオ―ミックコンタクトとなる。 第２コンタクト層ＷＳｉ2 は第１コンタクト層とバ
リアメタルの間の応力を緩和し接合のはがれを防止す
る。 バリアメタルはＷＳｉ2 ，ポリシリコンの中のＳｉ
がＡｕへ拡散するのを防止する。 ゲ―ジリ―ドの縁部がテ―パ状になっているので配
線切れに対して信頼性が向上する。 その結果高温環境下でも安定した動作を得ることが可能
な配線を実現することができる。
よれば， 第１コンタクト層としてポリシリコンを，第２コン
タクト層としてＷＳｉ 2 を形成しているので，ゲ―ジリ
―ドとＡｕ層間が良好なオ―ミックコンタクトとなる。 第２コンタクト層ＷＳｉ2 は第１コンタクト層とバ
リアメタルの間の応力を緩和し接合のはがれを防止す
る。 バリアメタルはＷＳｉ2 ，ポリシリコンの中のＳｉ
がＡｕへ拡散するのを防止する。 ゲ―ジリ―ドの縁部がテ―パ状になっているので配
線切れに対して信頼性が向上する。 その結果高温環境下でも安定した動作を得ることが可能
な配線を実現することができる。
【図１】本発明の半導体装置の配線の一実施例を示す断
面図である。
面図である。
【図２】本発明の製作工程１を示す断面図である。
【図３】本発明の製作工程２を示す断面図である。
【図４】図３の平面図である。
【図５】本発明の製作工程３を示す断面図である。
【図６】図５の平面図である。
【図７】本発明の製作工程４を示す断面図である。
【図８】本発明の製作工程５〜８を示す断面図である。
【図９】熱処理（シンタ）時間とシ―ト抵抗の関係を示
す断面図である。
す断面図である。
【図１０】本発明の半導体装置の配線の他の実施例を示
す断面図である。
す断面図である。
【図１１】本発明の製作工程の他の実施例を示す断面図
である。
である。
【図１２】従来の半導体装置の配線例を示す断面図であ
る。
る。
【図１３】従来の半導体装置の他の配線例を示す断面図
である。
である。
１ シリコン基板 ２ 歪み検出素子 ３ ゲ―ジリ―ド ４ 絶縁層 ５ Ａｌ層 ６ 下部絶縁層 １０ 第１コンタクト層（ポリシリコン） １１ 第２コンタクト層（ＷＳｉ2 ） １２ バリアメタル １３ 配線（Ａｕ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石井 浩市 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内 (72)発明者 稲村 功 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内
Claims (2)
- 【請求項１】 シリコン基板に形成された高濃度層から
コンタクト穴を介して電気信号を伝送する半導体装置の
配線において，前記配線はコンタクト穴の周辺を覆うと
共に前記高濃度層に接して形成されたポリシリコンから
なる第１コンタクト層と，該第１コンタクト層に積層さ
れたＷＳｉ2 からなる第２コンタクト層と，該第２コン
タクト層に積層されたバリアメタル層と，該バリアメタ
ル層に積層された高耐熱で，かつ，高導電率を有する層
からなることを特徴とする半導体装置の配線。 - 【請求項２】 前記高濃度層はシリコン基板上に絶縁層
を介して凸状に形成され，その周縁が異方性エッチング
によりテ―パ状に形成したことを特徴とする請求項１記
載の半導体装置の配線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4077396A JPH05175197A (ja) | 1991-10-22 | 1992-03-31 | 半導体装置の配線 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-274116 | 1991-10-22 | ||
| JP27411691 | 1991-10-22 | ||
| JP4077396A JPH05175197A (ja) | 1991-10-22 | 1992-03-31 | 半導体装置の配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175197A true JPH05175197A (ja) | 1993-07-13 |
Family
ID=26418489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4077396A Pending JPH05175197A (ja) | 1991-10-22 | 1992-03-31 | 半導体装置の配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175197A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007322297A (ja) * | 2006-06-02 | 2007-12-13 | Dainippon Printing Co Ltd | 加速度センサおよびその製造方法 |
| JP2008516252A (ja) * | 2005-09-20 | 2008-05-15 | ビ−エイイ− システムズ パブリック リミテッド カンパニ− | センサー装置 |
-
1992
- 1992-03-31 JP JP4077396A patent/JPH05175197A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008516252A (ja) * | 2005-09-20 | 2008-05-15 | ビ−エイイ− システムズ パブリック リミテッド カンパニ− | センサー装置 |
| JP2007322297A (ja) * | 2006-06-02 | 2007-12-13 | Dainippon Printing Co Ltd | 加速度センサおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4138036B2 (ja) | 表面微細加工構造を集積化したモノリシック半導体素子の製造方法 | |
| EP0097848B1 (en) | Method for manufacturing semiconductor device | |
| US5225372A (en) | Method of making a semiconductor device having an improved metallization structure | |
| JPH0424861B2 (ja) | ||
| JPH051623B2 (ja) | ||
| US4348802A (en) | Process for producing a semiconductor device | |
| US6855999B2 (en) | Schottky diode having a shallow trench contact structure for preventing junction leakage | |
| US5346860A (en) | Method for fabricating an interconnect structure in an integrated circuit | |
| JP3060979B2 (ja) | 半導体装置およびその製造方法 | |
| EP0526244A2 (en) | Method of forming a polysilicon buried contact | |
| JPH05175197A (ja) | 半導体装置の配線 | |
| JPH0622235B2 (ja) | 半導体装置の製造方法 | |
| JPH10335450A (ja) | 半導体装置及びその製造方法 | |
| JP2001284587A (ja) | 半導体装置およびその製造方法 | |
| GB2168841A (en) | Semiconductor processing | |
| JP2560824B2 (ja) | 赤外線センサの製造方法 | |
| US7411219B2 (en) | Uniform contact | |
| JPH0823093A (ja) | 半導体装置およびその製造方法 | |
| JPH08107222A (ja) | ツェナーダイオード | |
| JP2540973B2 (ja) | 半導体加速度センサ | |
| JPH0394401A (ja) | 感温センサ | |
| JPH0228956A (ja) | 半導体集積回路装置 | |
| JPH0574731A (ja) | 半導体装置の配線方法 | |
| JPH06252090A (ja) | 半導体装置及びその製造方法 | |
| JP3063165B2 (ja) | 半導体装置及びその製造方法 |