JPH05176451A - 誤電圧印加防止回路 - Google Patents

誤電圧印加防止回路

Info

Publication number
JPH05176451A
JPH05176451A JP3356588A JP35658891A JPH05176451A JP H05176451 A JPH05176451 A JP H05176451A JP 3356588 A JP3356588 A JP 3356588A JP 35658891 A JP35658891 A JP 35658891A JP H05176451 A JPH05176451 A JP H05176451A
Authority
JP
Japan
Prior art keywords
voltage
relay
contact
circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3356588A
Other languages
English (en)
Inventor
Susumu Saito
晋 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP3356588A priority Critical patent/JPH05176451A/ja
Publication of JPH05176451A publication Critical patent/JPH05176451A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)

Abstract

(57)【要約】 【目的】 低電圧入力部に誤って高電圧供給用ケーブル
を接続してしまっても、高電圧が印加されず、電子装置
を保護する。 【構成】 コンデンサＣおよび充電用抵抗Ｒ1 からなる
時定数回路と、コンデンサＣと充電用抵抗Ｒ1との間に
接点ｒｌ1を設けたリレーＲＬ1 と、このリレーＲＬ1の
接点ｒｌ1と充電用抵抗Ｒ1 との間の電圧を監視する第
１の電圧監視回路と、リレーＲＬ1の接点ｒｌ1とコンデ
ンサＣとの間の電圧を監視する第２の電圧監視回路と、
第１の電圧監視回路からの信号によりドライブする第１
のリレードライバ回路と、充電用抵抗Ｒ1と並列に接点
ｒｌ2を設けたリレーＲＬ2 と、第２の電圧監視回路か
らの信号によりドライブする第２のリレードライバ回路
とを備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電源装置から電圧が供給
される被電圧供給装置を保護する誤電圧印加防止回路に
係り、特にコンピュータ等の電子装置に高電圧供給ケー
ブルを誤って接続してしまっても電子装置に高電圧を印
加することを防止する誤電圧印加防止回路に関するもの
である。
【０００２】
【従来の技術】従来、この種の低電圧（＋５Ｖ），高電
圧（＋１２Ｖ）電源を入力する電子装置は、電源入力部
に＋５Ｖ入力，＋１２Ｖ入力という表示を付けることに
より誤電圧印加を防止していた。
【０００３】
【発明が解決しようとする課題】上述した従来の誤電圧
印加防止方式では、人手によるものであるため、１００
％防止することは不可能であった。すなわち、電子装置
の＋５Ｖ入力部に＋１２Ｖを印加させてしまう場合があ
り電子装置を壊してしまうという課題があった。
【０００４】
【課題を解決するための手段】本発明の誤電圧印加防止
回路は、電源装置から電圧が供給される被電圧供給装置
を保護する誤電圧印加防止回路であって、上記被電圧供
給装置と上記電源装置との間に設けられコンデンサおよ
びこのコンデンサの充電用抵抗からなる時定数回路と、
上記コンデンサと上記充電用抵抗との間に接点を設けた
第１のリレーと、この第１のリレーの接点と上記充電用
抵抗との間の電圧を監視する第１の電圧監視回路と、上
記第１のリレーの接点と上記コンデンサとの間の電圧を
監視する第２の電圧監視回路と、上記第１の電圧監視回
路からの信号をトリガとし入力端子から供給される電圧
によりドライブする第１のリレードライバ回路と、上記
充電用抵抗と並列に接点を設けた第２のリレーと、上記
第２の電圧監視回路からの信号をトリガとし入力端子か
ら供給される電圧によりドライブする第２のリレードラ
イバ回路とを備えるものである。
【０００５】また、本発明の別の発明による誤電圧印加
防止回路は、被電圧供給装置と電源装置との間に設けら
れコンデンサおよびこのコンデンサの充電用抵抗からな
る時定数回路と、上記コンデンサと上記充電用抵抗との
間に接点を設けた第１のリレーと、この第１のリレーの
接点と上記充電用抵抗との間の電圧を監視する第１の電
圧監視回路および第３の電圧監視回路と、上記第１の電
圧監視回路からの信号をトリガとし入力端子から供給さ
れる電圧によりドライブする第１のリレードライバ回路
と、上記充電用抵抗と並列に接点を設けた第２のリレー
と、上記第３の電圧監視回路からの信号をトリガとし入
力端子から供給される電圧によりドライブする第３のリ
レードライバ回路とを備えるものである。
【０００６】また、本発明のさらに別の発明による誤電
圧印加防止回路は、被電圧供給装置と前記電源装置との
間に設けられコンデンサおよびこのコンデンサの充電用
抵抗からなる時定数回路と、上記コンデンサと上記充電
用抵抗との間に接点を設けた第１のリレーと、この第１
のリレーの接点と上記充電用抵抗との間の電圧を監視す
る第１の電圧監視回路と、上記第１のリレーの接点と上
記コンデンサとの間の電圧を監視する第２の電圧監視回
路と、上記第１の電圧監視回路からの信号をトリガとし
上記第１のリレーの接点と上記充電用抵抗との間から供
給される電圧によりドライブする第３のリレードライバ
回路と、上記充電用抵抗と並列に接点を設けた第２のリ
レーと、上記第２の電圧監視回路からの信号をトリガと
し上記第１のリレーの接点と上記コンデンサとの間から
供給される電圧によりドライブする第４のリレードライ
バ回路を備えるものである。
【０００７】また、本発明の別の発明による誤電圧印加
防止回路は、被電圧供給装置と前記電源装置との間に設
けられコンデンサおよびこのコンデンサの充電用抵抗か
らなる時定数回路と、上記コンデンサと上記充電用抵抗
との間に接点を設けた第１のリレーと、この第１のリレ
ーの接点と上記充電用抵抗との間の電圧を監視する第１
の電圧監視回路および第３の電圧監視回路と、上記第１
の電圧監視回路からの信号をトリガとし上記第１のリレ
ーの接点と上記充電用抵抗との間から供給される電圧に
よりドライブする第３のリレードライバ回路と、上記充
電用抵抗と並列に接点を設けた第２のリレーと、上記第
３の電圧監視回路からの信号をトリガとし上記第１のリ
レーと上記充電用抵抗との間から供給される電圧により
ドライブする第５のリレードライバ回路とを備えるもの
である。
【０００８】
【作用】本発明においては、低電圧（＋５Ｖ）か高電圧
（＋１２Ｖ）かを検出して、電子装置へ電源を供給する
リレーを開閉する。
【０００９】
【実施例】図１は本発明による誤電圧印加防止回路を使
用した実施例の構成を示すブロック図である。この図１
において、１，２・・・４および７，８・・・１２は端
子である。そして、＋５Ｖ出力直流電源５，＋１２Ｖ出
力直流電源６から構成される直流電源装置１６と、論理
回路１３，誤電圧印加防止回路１５，直流ＦＡＮ１４か
ら構成される電子装置１７とから構成される。ＡＣは交
流電源を示し、Ｃはコンデンサ、Ｅ1およびＥ2は端子
１，２間および端子３，４間の各電位を示す。ここで、
論理回路１３は電源装置から電圧が供給される被電圧供
給装置であり、直流電源装置１６は電源装置である。
【００１０】図２は本発明の一実施例を示す回路図で、
第１の発明の実施例を示すものである。この図２におい
て、Ｃはコンデンサ、Ｒ1 はこのコンデンサＣの充電用
抵抗で、これらは被電圧供給装置と電源装置との間に設
けられコンデンサおよびこのコンデンサの充電用抵抗か
らなる時定数回路を構成している。ＲＬ1 はコンデンサ
Ｃと充電用抵抗Ｒ1との間に接点ｒｌ1を設けたリレーで
ある。Ｒ2は抵抗、Ｚ1はツェナーダイオード、Ｒ3は抵
抗で、これらは直列に接続されリレーＲＬ1の接点ｒｌ1
と充電用抵抗Ｒ1との間の電圧を監視する第１の電圧監
視回路を構成している。Ｒ4は抵抗、Ｚ2はツェナーダイ
オード、Ｒ5 は抵抗で、これらは直列に接続されリレー
ＲＬ1の接点ｒｌ1とコンデンサＣとの間の電圧を監視す
る第２の電圧監視回路を構成している。Ｑ1はリレーＲ
Ｌ1にコレクタを接続したＮＰＮトランジスタで、この
リレーＲＬ1とＮＰＮトランジスタＱ1は上記第１の電圧
監視回路からの信号をトリガとし入力端子から供給され
る電圧によりドライブするリレードライバ回路を構成し
ている。ＲＬ2は充電用抵抗Ｒ1と並列に接点ｒｌ2 を設
けたリレー、Ｑ2はこのリレーＲＬ2にコレクタを接続し
たＮＰＮトランジスタで、このリレーＲＬ2とＮＰＮト
ランジスタＱ2は上記第２の電圧監視回路からの信号を
トリガとし入力端子から供給される電圧によりドライブ
するリレードライバ回路を構成している。ここで、抵抗
Ｒ3はＮＰＮトランジスタＱ1をノイズで誤ってＯＮさせ
ないためのものであり同様に抵抗Ｒ5はＮＰＮトランジ
スタＱ2を誤ってＯＮさせないためのものである。ま
た、Ｄ1およびＤ2はリレーＲＬ1およびリレーＲＬ2のホ
イーリングダイオードである。
【００１１】図３は本発明の他の実施例を示す回路図
で、第２の発明の実施例を示すものである。この図３に
おいて図２と同一符号のものは相当部分を示し、Ｒ6は
抵抗、Ｚ3はツェナーダイオード、Ｒ7は抵抗で、これら
は直列に接続されリレーＲＬ1の接点ｒｌ1と充電用抵抗
Ｒ1との間の電圧を監視する第３の電圧監視回路を構成
している。
【００１２】図４は本発明のさらに他の実施例を示す回
路図で、第３の発明の実施例を示すものである。この図
４において図１と同一符号のものは相当部分を示し、Ｒ
Ｌ3 はコンデンサＣと充電用抵抗Ｒ1との間に接点ｒｌ3
を設けたリレー、Ｒ8は抵抗、Ｚ4はツェナーダイオー
ド、Ｒ9は抵抗で、これらは直列に接続されリレーＲＬ3
の接点ｒｌ3と充電用抵抗Ｒ1との間の電圧を監視する第
１の電圧監視回路を構成している。Ｒ10は抵抗、Ｚ5は
ツェナーダイオード、Ｒ11 は抵抗で、これらは直列に
接続されリレーＲＬ3の接点ｒｌ3とコンデンサＣとの間
の電圧を監視する第２の電圧監視回路を構成している。
Ｑ3はコレクタをリレーＲＬ3に接続したＰＮＰトランジ
スタで、このＰＮＰトランジスタＱ3とリレーＲＬ3は第
１の電圧監視回路からの信号をトリガとしリレーＲＬ3
の接点ｒｌ3と充電用抵抗Ｒ1 との間から供給される電
圧によりドライブするリレードライバ回路を構成してい
る。ＲＬ4 は充電用抵抗Ｒ1と並列に接点ｒｌ4を設けた
リレー、Ｑ4はこのリレーＲＬ4にコレクタを接続したＰ
ＮＰトランジスタで、このＰＮＰトランジスタＱ4とリ
レーＲＬ4は第２の電圧監視回路からの信号をトリガと
しリレーＲＬ3の接点ｒｌ3とコンデンサＣとの間から供
給される電圧によりドライブするリレードライバ回路を
構成している。Ｄ3およびＤ4はリレーＲＬ3およびリレ
ーＲＬ4のホイーリングダイオードである。
【００１３】図５は本発明の他の実施例を示す回路図
で、第４の発明の実施例を示すものである。この図５に
おいて図１および図４と同一符号のものは相当部分を示
し、Ｒ12は抵抗、Ｚ6はツェナーダイオード、Ｒ13 は抵
抗で、これらは直列に接続されリレーＲＬ3の接点ｒｌ3
と充電用抵抗Ｒ1 との間の電圧を監視する第３の電圧監
視回路を構成している。ＲＬ5は充電用抵抗Ｒ1と並列に
接点ｒｌ5 を設けたリレー、Ｑ5はこのリレーＲＬ5にコ
レクタを接続したＰＮＰトランジスタで、このＰＮＰト
ランジスタＱ5とリレーＲＬ5は第３の電圧監視回路から
の信号をトリガとしリレーＲＬ5の接点ｒｌ5と充電用抵
抗Ｒ1 との間から供給される電圧によりドライブするリ
レードライバ回路を構成している。Ｄ5はリレーＲＬ5の
ボイーリングダイオードである。
【００１４】図６は図２および図４の動作説明に供する
タイムチャートで、図２および図４における電位Ｅ1 に
＋１２Ｖを投入したときの動作タイムチャートを示すも
のである。
【００１５】図７は図２ないし図５の動作説明に供する
タイムチャートで、図２，図３，図４および図５におけ
る電位Ｅ1 に＋５Ｖを投入したときの動作タイムチャー
トを示すものである。
【００１６】図８は図３および図５の動作説明に供する
タイムチャートで、図３および図５における電位Ｅ1 に
＋１２Ｖを投入したときの動作タイムチャートを示すも
のである。
【００１７】つぎに第１の発明について図１の端子９か
ら端子１へ，端子１０から端子２へ誤って接続し、端子
１，２間に＋１２Ｖの電圧が印加された場合について図
１と図２および図６を用いて説明する。まず、図６の時
刻ｔ0 において直流電源装置１６をオンしたとき、図６
に示すようにリレーＲＬ1の接点ｒｌ1は閉じており、リ
レーＲＬ2の接点ｒｌ2は開いている。つぎに、時刻ｔ1
において電位Ｅ1がＶ1（ＶBE2＋ＶZ2≒４．５Ｖ）に達
すると、Ｒ4→Ｚ2→Ｑ2のベースからエミッタに電流が
流れＮＰＮトランジスタＱ2がオンしリレーＲＬ2のコイ
ルに電流が流れ接点ｒｌ2が閉じる。つぎに時刻ｔ2 に
おいて電位Ｅ1がＶ2（ＶBE1＋ＶZ1≒５．５Ｖ）に達す
るとＲ2→Ｚ1→Ｑ1のベースからエミッタに電流が流れ
ＮＰＮトランジスタＱ1がオンしリレーＲＬ1のコイルに
電流が流れ接点ｒｌ1が開く。この接点ｒｌ1が開くとＲ
4→Ｚ2→Ｑ2 のベースからエミッタに電流が流れなくな
るためＮＰＮトランジスタＱ2 はＯＦＦしリレーＲＬ2
のコイルに電流が流れなくなり接点ｒｌ2は開く。した
がって、時刻ｔ0〜ｔ2の間はリレーＲＬ1の接点ｒｌ1が
オンしているため、電位Ｅ1に投入された電圧がそのま
ま電位Ｅ2 に出力することになるが図１の論理回路１３
を壊す電圧（約７Ｖ）には至らない。そして、時刻ｔ2
からｔ3までは、接点ｒｌ1 が開いているため電位Ｅ2
に電圧は出力されない。
【００１８】つぎに、時刻ｔ3において直流電源装置１
６をオフし、時刻ｔ4において電位Ｅ1がＶ2まで下がる
とＲ2→Ｚ1→Ｑ1 のベースからエミッタに電流が流れな
くなり、ＮＰＮトランジスタＱ1がＯＦＦし、リレーＲ
Ｌ1のコイルに電流が流れなくなり接点ｒｌ1が閉じる。
この接点ｒｌ1が閉じると抵抗Ｒ1 とコンデンサＣの時
定数により電位Ｅ2の電位が上昇するが時刻ｔ5において
電位Ｅ2がＶ1まで達しないようにすることができるの
で、Ｒ4→Ｚ2→Ｑ2 のベースからエミッタに電流が流れ
ずＮＰＮトランジスタＱ2がオフしたままなのでリレー
ＲＬ2のコイルに電流は流れず接点ｒｌ2は開いたまま電
位Ｅ1の電圧が低下し、それとともに電位Ｅ2 の電圧も
低下し時刻ｔ6において０Ｖとなる。したがって、電位
Ｅ1に＋１２Ｖを投入したときは電位Ｅ2 に図１の論理
回路１３を壊す電圧（約７Ｖ）を印加してしまうことは
ない。
【００１９】つぎに、図１の端子７から端子１へ，端子
８から端子２へ正常に接続し、端子１，２間に＋５Ｖの
電圧が印加された場合について図１，図２および図７を
用いて説明する。まず、図７の時刻ｔ0 において直流電
源装置１６をオンしたとき、図７に示すようにリレーＲ
Ｌ1の接点ｒｌ1は閉じており、リレーＲＬ2の接点ｒｌ2
は開いている。つぎに、時刻ｔ1において電位Ｅ1がＶ1
（ＶBE2＋ＶZ2≒４．５Ｖ）に達すると、Ｒ4→Ｚ2→Ｑ2
のベースからエミッタに電流が流れＮＰＮトランジス
タＱ2がＯＮし、リレーＲＬ2のコイルに電流が流れ接点
ｒｌ2 が閉じる。つぎに、時刻ｔ2において直流電源装
置１６をオフし時刻ｔ3において電位Ｅ1がＶ1まで下が
るとＲ4→Ｚ2→Ｑ2のベースからエミッタに電流が流れ
なくなりＮＰＮトランジスタＱ2がオフし、リレーＲＬ2
のコイルに電流が流れなくなり接点ｒｌ2が開き、その
接点ｒｌ2が開いたまま電位Ｅ1 の電圧が低下しそれと
ともに電位Ｅ2の電圧も低下し、時刻ｔ4において０Ｖと
なる。したがって、電位Ｅ1 に＋５Ｖを投入した時は電
位Ｅ2に電位Ｅ1と同レベルの電圧が印加され図１の論理
回路１３へ正常に電圧を供給することができる。
【００２０】つぎに第２の発明について図１の端子９か
ら端子１へ，端子１０から端子２へ誤って接続し、端子
１，２間に＋１２Ｖの電圧が印加された場合について図
１，図３および図８を用いて説明する。まず、時刻ｔ0
において直流電源装置１６をオンしたとき、図８に示す
ようにリレーＲＬ1の接点ｒｌ1は閉じており、リレーＲ
Ｌ2の接点ｒｌ2は開いている。つぎに、時刻ｔ1におい
てＥ1がＶ1（ＶBE2＋ＶZ2≒４．５Ｖ）に達すると、Ｒ4
→Ｚ2→Ｑ2のベースからエミッタに電流が流れＮＰＮト
ランジスタＱ2 がオンし、リレーＲＬ2のコイルに電流
が流れ接点ｒｌ2が閉じる。つぎに時刻ｔ2 においてＥ1
がＶ2（ＶBE1＋ＶZ1≒５．５Ｖ）に達すると、Ｒ2→Ｚ1
→Ｑ1のベースからエミッタに電流が流れＮＰＮトラン
ジスタＱ1がオンしリレーＲＬ1のコイルに電流が流れ接
点ｒｌ1が開く。したがって、時刻ｔ0〜ｔ2の間は接点
ｒｌ1がオンしているため、Ｅ1に投入された電圧がその
ままＥ2に出力することになるが図１の論理回路１３を
壊す電圧（約７Ｖ）には至らない。そして、時刻ｔ2か
らｔ3までは、接点ｒｌ1が開いているため点Ｅ2に電圧
は出力されない。
【００２１】つぎに、時刻ｔ3において直流電源装置１
６をオフし、時刻ｔ4において電位Ｅ1 がＶ2まで下がる
とＲ2→Ｚ1→Ｑ1のベースからエミッタに電流が流れな
くなり、ＮＰＮトランジスタＱ1がオフし、リレーＲＬ1
のコイルに電流が流れなくなり接点ｒｌ1が閉じる。こ
の接点ｒｌ1が閉じると抵抗Ｒ1 とコンデンサＣの時定
数により電位Ｅ2の電圧が上昇するが時刻ｔ5において電
位Ｅ2がＶ1まで達しないようにすることができるので、
Ｒ4→Ｚ2→Ｑ2 のベースからエミッタに電流が流れずＮ
ＰＮトランジスタＱ2がオフしたままなのでリレーＲＬ2
のコイルに電流は流れず接点ｒｌ2は開いたまま電位Ｅ1
の電圧が低下し、それとともに電位Ｅ2 の電圧も低下し
時刻ｔ6において０Ｖとなる。したがって、電位Ｅ1に＋
１２Ｖを投入したときは電位Ｅ2 に図１の論理回路１３
を壊す電圧（約７Ｖ）を印加してしまうことはない。
【００２２】つぎに図１の端子７から端子１へ，端子８
から端子２へ正常に接続し、端子１，２間に＋５Ｖの電
圧が印加された場合について図１，図２および図７を用
いて説明する。まず、図７の時刻ｔ0 において直流電源
装置１６をオンしたとき、図７に示すようにリレーＲＬ
1の接点ｒｌ1は閉じており、リレーＲＬ2の接点ｒｌ2は
開いている。つぎに、時刻ｔ1において電位Ｅ1がＶ
1（ＶBE2＋ＶZ2≒４．５Ｖ）に達すると、Ｒ4→Ｚ2→Ｑ
2 のベースからエミッタに電流が流れＮＰＮトランジス
タＱ2がオンし、リレーＲＬ2のコイルに電流が流れ接点
ｒｌ2 が閉じる。
【００２３】つぎに、時刻ｔ2において直流電源装置１
６をオフし時刻ｔ3において電位Ｅ1がＶ1まで下がると
Ｒ4→Ｚ2→Ｑ2のベースからエミッタに電流が流れなく
なりＮＰＮトランジスタＱ2がオフし、リレーＲＬ2のコ
イルに電流が流れなくなり接点ｒｌ2が開き、その接点
ｒｌ2が開いたまま電位Ｅ1 の電圧が低下しそれととも
に電位Ｅ2の電圧も低下し、時刻ｔ4において０Ｖとな
る。したがって、電位Ｅ1 に＋５Ｖを投入した時は電位
Ｅ2に電位Ｅ1と同レベルの電圧が印加され図１の論理回
路１３へ正常に電圧を供給することができる。
【００２４】つぎに第３の発明について図１の端子９か
ら端子１へ，端子１０から端子２へ誤って接続し、端子
１，２間に＋１２Ｖの電圧が印加された場合について図
１，図４および図６を用いて説明する。まず、図６の時
刻ｔ0 において直流電源装置１６をオンしたとき、図６
に示すようにリレーＲＬ3の接点ｒｌ3は閉じており、リ
レーＲＬ4の接点ｒｌ4は開いている。つぎに、時刻ｔ1
において電位Ｅ1がＶ1（ＶBE4＋ＶZ4≒４．５Ｖ）に達
すると、ＰＮＰトランジスタＱ4のエミッタからベース
→Ｚ5→Ｒ11に電流が流れＰＮＰトランジスタＱ4がオン
し、リレーＲＬ4のコイルに電流が流れ接点ｒｌ4 が閉
じる。つぎに、時刻ｔ2において電位Ｅ1がＶ2（ＶBE3＋
ＶZ3≒５．５Ｖ）に達すると、ＰＮＰトランジスタＱ3
のエミッタからベース→Ｚ4→Ｒ9 に電流が流れＰＮＰ
トランジスタＱ3がオンしリレーＲＬ3のコイルに電流が
流れ接点ｒｌ3 が開く。この接点ｒｌ3が開くとＰＮＰ
トランジスタＱ4のエミッタからベース→Ｚ5→Ｒ11に電
流が流れなくなるためＰＮＰトランジスタＱ4はオフし
リレーＲＬ4のコイルに電流が流れなくなり接点ｒｌ4は
開く。したがって、時刻ｔ0〜ｔ2 の間は接点ｒｌ3がオ
ンしているため、Ｅ1に投入された電圧がそのまま電位
Ｅ2 に出力することになるが、図１の論理回路１３を壊
す電圧（約７Ｖ）には至らない。
【００２５】つぎに、時刻ｔ2から時刻ｔ3までは、リレ
ーＲＬ3の接点ｒｌ3が開いているため電位Ｅ2に電圧は
出力されない。つぎに、時刻ｔ3において直流電源装置
１６をオフし時刻ｔ4において電位Ｅ1がＶ2まで下がる
とＰＮＰトランジスタＱ3のエミッタからベース→Ｚ4→
Ｒ9に電流が流れなくなりＰＮＰトランジスタＱ3 がオ
フし、リレーＲＬ3のコイルに電流が流れなくなり接点
ｒｌ3が閉じる。この接点ｒｌ3が閉じると抵抗Ｒ1とコ
ンデンサＣの時定数により電位Ｅ2 の電圧が上昇するが
時刻ｔ5において電位Ｅ2がＶ1 まで達しないようにする
ことができるのでＰＮＰトランジスタＱ4のエミッタか
らベース→Ｚ5→Ｒ11に電流が流れずＰＮＰトランジス
タＱ4がオフしたままなのでリレーＲＬ4のコイルに電流
は流れず接点ｒｌ 4は開いたまま電位Ｅ1の電圧が低下
し、それとともに電位Ｅ2 の電圧も低下し時刻ｔ6 にお
いて０Ｖとなる。したがって、電位Ｅ1 に＋１２Ｖを投
入したときは電位Ｅ2 に図１の論理回路１３を壊す電圧
（約７Ｖ）を印加してしまうことはない。
【００２６】つぎに、図１の端子７から端子１へ，端子
８から端子２へ正常に接続し、端子１，２間に＋５Ｖの
電圧が印加された場合について図１，図４および図７を
用いて説明する。まず、図７の時刻ｔ0 において直流電
源装置１６をオンしたとき、図７に示すようにリレーＲ
Ｌ3の接点ｒｌ3は閉じており、リレーＲＬ4の接点ｒｌ4
は開いている。つぎに、時刻ｔ1において電位Ｅ1がＶ1
（ＶBE4＋ＶZ5≒４．５Ｖ）に達するとＰＮＰトランジ
スタＱ4のエミッタからベース→Ｚ5→Ｒ11に電流が流れ
ＰＮＰトランジスタＱ4がオンし、リレーＲＬ4のコイル
に電流が流れ接点ｒｌ4 が閉じる。つぎに、時刻ｔ2に
おいて直流電源装置１６をオフし時刻ｔ3において電位
Ｅ1がＶ1まで下がるとＰＮＰトランジスタＱ4のエミッ
タからベース→Ｚ5→Ｒ11 に電流が流れなくなりＰＮＰ
トランジスタＱ4がオフし、リレーＲＬ4のコイルに電流
が流れなくなり接点ｒｌ4が開いたまま電位Ｅ1の電圧が
低下しそれとともに電位Ｅ2の電圧も低下し、時刻ｔ4に
おいて０Ｖとなる。したがって、電位Ｅ1 に＋５Ｖを投
入したときは電位Ｅ2に電位Ｅ1と同レベルの電圧が印加
され図１の論理回路１３へ正常に電圧を供給することが
できる。
【００２７】つぎに第４の発明について図１の端子９か
ら端子１へ，端子１０から端子２へ誤って接続し、端子
１，２間に＋１２Ｖの電圧が印加された場合について図
１，図５および図８を用いて説明する。まず、図８の時
刻ｔ0 において直流電源装置１６をオンしたとき、図８
に示すようにリレーＲＬ3の接点ｒｌ3は閉じており、リ
レーＲＬ5の接点ｒｌ5は開いている。つぎに、時刻ｔ1
において電位Ｅ1がＶ1（ＶBE5＋ＶZ6≒４．５Ｖ）に達
すると、ＰＮＰトランジスタＱ5のエミッタからベース
→Ｚ6→Ｒ13に電流が流れＰＮＰトランジスタＱ5がオン
し、リレーＲＬ5のコイルに電流が流れ接点ｒｌ5 が閉
じる。つぎに、時刻ｔ2において電位Ｅ1がＶ2（ＶBE3＋
ＶZ4≒５．５Ｖ）に達すると、ＰＮＰトランジスタＱ3
のエミッタからベース→Ｚ4→Ｒ9 に電流が流れＰＮＰ
トランジスタＱ3がオンしリレーＲＬ3のコイルに電流が
流れ接点ｒｌ3 が開く。したがって、時刻ｔ0〜ｔ2の間
はリレーＲＬ3の接点ｒｌ3がオンしているため、電位Ｅ
1に投入された電圧がそのまま電位Ｅ2に出力することに
なるが図１の論理回路１３を壊す電圧（約７Ｖ）には至
らない。そして、時刻ｔ2からｔ3までは、リレーＲＬ3
の接点ｒｌ3が開いているため電位Ｅ2 に電圧は出力さ
れない。
【００２８】つぎに、時刻ｔ3において直流電源装置１
６をオフし時刻ｔ4において電位Ｅ1がＶ2まで下がると
ＰＮＰトランジスタＱ3のエミッタからベース→Ｚ4→Ｒ
9に電流が流れなくなりＰＮＰトランジスタＱ3がオフ
し、リレーＲＬ3のコイルに電流が流れなくなり接点ｒ
ｌ3が閉じる。この接点ｒｌ3が閉じると抵抗Ｒ1 とコン
デンサＣの時定数により電位Ｅ2の電圧が上昇するが時
刻ｔ5において電位Ｅ2がＶ1まで達しないようにするこ
とができるのでＰＮＰトランジスタＱ5 のエミッタから
ベース→Ｚ6→Ｒ13に電流が流れずＰＮＰトランジスタ
Ｑ5がオフしたままなのでリレーＲＬ5のコイルに電流は
流れず接点ｒｌ4は開いたまま電位Ｅ1 の電圧が低下
し、それとともに電位Ｅ2の電圧も低下し時刻ｔ6におい
て０Ｖとなる。したがって、電位Ｅ1 に＋１２Ｖを投入
したときは電位Ｅ2 に図１の論理回路１３を壊す電圧
（約７Ｖ）を印加してしまうことはない。
【００２９】つぎに、図１の端子７から端子１へ，端子
８から端子２へ正常に接続し、端子１，２間に＋５Ｖの
電圧が印加された場合について図１，図５および図７を
用いて説明する。まず、図７の時刻ｔ0 において直流電
源装置１６をオンしたとき、図７に示すようにリレーＲ
Ｌ3の接点ｒｌ3は閉じており、リレーＲＬ5の接点ｒｌ5
は開いている。つぎに、時刻ｔ1において電位Ｅ1がＶ1
（ＶBE5＋ＶZ6≒４．５Ｖ）に達するとＰＮＰトランジ
スタのエミッタからベース→Ｚ6→Ｒ13 に電流が流れＰ
ＮＰトランジスタＱ5がオンし、リレーＲＬ5のコイルに
電流が流れ接点ｒｌ5 が閉じる。つぎに、時刻ｔ2にお
いて直流電源装置１６をオフし時刻ｔ3において電位Ｅ1
がＶ1まで下がるとＰＮＰトランジスタＱ5のエミッタか
らベース→Ｚ6→Ｒ13 に電流が流れなくなりＰＮＰトラ
ンジスタＱ5がオフし、リレーＲＬ5のコイルに電流が流
れなくなり接点ｒｌ5が開いたまま電位Ｅ1の電圧が低下
しそれとともに電位Ｅ2の電圧も低下し、時刻ｔ4におい
て０Ｖとなる。したがって、電位Ｅ1 に＋５Ｖを投入し
たときは電位Ｅ2に電位Ｅ1と同レベルの電圧が印加され
図１の論理回路１３へ正常に電圧を供給することができ
る。
【００３０】
【発明の効果】以上説明したように本発明は、低電圧
（＋５Ｖ）か高電圧（＋１２Ｖ）かを検出して、電子装
置へ電源を供給するリレーを開閉するようにしたので、
電子装置の低電圧（＋５Ｖ）入力部へ高電圧（＋１２
Ｖ）供給用ケーブルを誤って接続してしまっても、高電
圧（＋１２Ｖ）を印加し、電子装置を壊してしまうこと
を防ぐことができる効果がある。このように本発明によ
れば、電子装置への供給電圧レベルを検出して、低電圧
入力部に誤って高電圧供給用ケーブルを接続してしまっ
ても、高電圧が印加されず、電子装置を保護することが
できるという効果を有する。
【図面の簡単な説明】
【図１】本発明による誤電圧印加防止回路を使用した実
施例の構成を示すブロック図である。
【図２】本発明の一実施例を示すブロック図である。
【図３】本発明の他の実施例を示すブロック図である。
【図４】本発明のさらに他の実施例を示すブロック図で
ある。
【図５】本発明の他の実施例を示すブロック図である。
【図６】図２および図４の動作説明に供するタイムチャ
ートである。
【図７】図２，図３，図４および図５の動作説明に供す
るタイムチャートである。
【図８】図３および図５の動作説明に供するタイムチャ
ートである。
【符号の説明】
５ ＋５Ｖ出力直流電源 ６ ＋１２Ｖ出力直流電源 １３ 論理回路 １４ 直流ＦＡＮ １５ 誤電圧印加防止回路 １６ 直流電源装置 １７ 電子装置 ＲＬ1〜ＲＬ5 リレー Ｑ1，Ｑ2 ＮＰＮトランジスタ Ｑ3〜Ｑ5 ＰＮＰトランジスタ Ｚ1〜Ｚ5 ツェナーダイオード Ｒ1〜Ｒ13 抵抗 Ｃ コンデンサ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 電源装置から電圧が供給される被電圧供
    給装置を保護する誤電圧印加防止回路であって、前記被
    電圧供給装置と前記電源装置との間に設けられコンデン
    サおよびこのコンデンサの充電用抵抗からなる時定数回
    路と、前記コンデンサと前記充電用抵抗との間に接点を
    設けた第１のリレーと、この第１のリレーの接点と前記
    充電用抵抗との間の電圧を監視する第１の電圧監視回路
    と、前記第１のリレーの接点と前記コンデンサとの間の
    電圧を監視する第２の電圧監視回路と、前記第１の電圧
    監視回路からの信号をトリガとし入力端子から供給され
    る電圧によりドライブする第１のリレードライバ回路
    と、前記充電用抵抗と並列に接点を設けた第２のリレー
    と、前記第２の電圧監視回路からの信号をトリガとし入
    力端子から供給される電圧によりドライブする第２のリ
    レードライバ回路とを備えることを特徴とする誤電圧印
    加防止回路。
  2. 【請求項２】 電源装置から電圧が供給される被電圧供
    給装置を保護する誤電圧印加防止回路であって、前記被
    電圧供給装置と前記電源装置との間に設けられコンデン
    サおよびこのコンデンサの充電用抵抗からなる時定数回
    路と、前記コンデンサと前記充電用抵抗との間に接点を
    設けた第１のリレーと、この第１のリレーの接点と前記
    充電用抵抗との間の電圧を監視する第１の電圧監視回路
    および第３の電圧監視回路と、前記第１の電圧監視回路
    からの信号をトリガとし入力端子から供給される電圧に
    よりドライブする第１のリレードライバ回路と、前記充
    電用抵抗と並列に接点を設けた第２のリレーと、前記第
    ３の電圧監視回路からの信号をトリガとし入力端子から
    供給される電圧によりドライブする第３のリレードライ
    バ回路とを備えることを特徴とする誤電圧印加防止回
    路。
  3. 【請求項３】 電源装置から電圧が供給される被電圧供
    給装置を保護する誤電圧印加防止回路であって、前記被
    電圧供給装置と前記電源装置との間に設けられコンデン
    サおよびこのコンデンサの充電用抵抗からなる時定数回
    路と、前記コンデンサと前記充電用抵抗との間に接点を
    設けた第１のリレーと、この第１のリレーの接点と前記
    充電用抵抗との間の電圧を監視する第１の電圧監視回路
    と、前記第１のリレーの接点と前記コンデンサとの間の
    電圧を監視する第２の電圧監視回路と、前記第１の電圧
    監視回路からの信号をトリガとし前記第１のリレーの接
    点と前記充電用抵抗との間から供給される電圧によりド
    ライブする第３のリレードライバ回路と、前記充電用抵
    抗と並列に接点を設けた第２のリレーと、前記第２の電
    圧監視回路からの信号をトリガとし前記第１のリレーの
    接点と前記コンデンサとの間から供給される電圧により
    ドライブする第４のリレードライバ回路を備えることを
    特徴とする誤電圧印加防止回路。
  4. 【請求項４】 電源装置から電圧が供給される被電圧供
    給装置を保護する誤電圧印加防止回路であって、前記被
    電圧供給装置と前記電源装置との間に設けられコンデン
    サおよびこのコンデンサの充電用抵抗からなる時定数回
    路と、前記コンデンサと前記充電用抵抗との間に接点を
    設けた第１のリレーと、この第１のリレーの接点と前記
    充電用抵抗との間の電圧を監視する第１の電圧監視回路
    および第３の電圧監視回路と、前記第１の電圧監視回路
    からの信号をトリガとし前記第１のリレーの接点と前記
    充電用抵抗との間から供給される電圧によりドライブす
    る第３のリレードライバ回路と、前記充電用抵抗と並列
    に接点を設けた第２のリレーと、前記第３の電圧監視回
    路からの信号をトリガとし前記第１のリレーの接点と前
    記充電用抵抗との間から供給される電圧によりドライブ
    する第５のリレードライバ回路とを備えることを特徴と
    する誤電圧印加防止回路。
JP3356588A 1991-12-25 1991-12-25 誤電圧印加防止回路 Pending JPH05176451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3356588A JPH05176451A (ja) 1991-12-25 1991-12-25 誤電圧印加防止回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3356588A JPH05176451A (ja) 1991-12-25 1991-12-25 誤電圧印加防止回路

Publications (1)

Publication Number Publication Date
JPH05176451A true JPH05176451A (ja) 1993-07-13

Family

ID=18449781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3356588A Pending JPH05176451A (ja) 1991-12-25 1991-12-25 誤電圧印加防止回路

Country Status (1)

Country Link
JP (1) JPH05176451A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2448443A (en) * 2005-01-27 2008-10-15 Production Resource Group Llc Portable power and signal distribution system for a controllable system including multiple devices
JP2019004553A (ja) * 2017-06-13 2019-01-10 三菱電機株式会社 誤接続検知回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2448443A (en) * 2005-01-27 2008-10-15 Production Resource Group Llc Portable power and signal distribution system for a controllable system including multiple devices
GB2448443B (en) * 2005-01-27 2008-11-26 Production Resource Group Llc Portable power and signal distribution system for a controllable system including multiple devices
JP2019004553A (ja) * 2017-06-13 2019-01-10 三菱電機株式会社 誤接続検知回路

Similar Documents

Publication Publication Date Title
US8379360B2 (en) Overcurrent protection circuit and in-vehicle display device
US4041363A (en) Dual battery charge control
JPH08140260A (ja) 電源装置
US5644211A (en) Malfunction prevention circuit for a battery charger
US4348709A (en) Electronic load protection circuit
US5138547A (en) Dual input power supply
US5229745A (en) Oil pressure alarm device for motor vehicle
US5973416A (en) Method for controlling a power supply switch and circuit arrangement for performing the control
US20080024138A1 (en) Identifying apparatus for ac power supply arrangement
JPH05176451A (ja) 誤電圧印加防止回路
US5852377A (en) Reset circuit for ensuring proper reset when used with decaying power supplies
JPH02297818A (ja) 接点の電流制御装置
US5570255A (en) Overcurrent preventing circuit
GB2229875A (en) Switching circuits
JPH08272464A (ja) 直流電源装置
US5847915A (en) Static isolator
JPH04132967A (ja) 過熱保護回路
US4025822A (en) Two to three-wire converter circuit
JPS6130169B2 (ja)
JPH10116107A (ja) 制御装置の出力回路
JP3236773B2 (ja) 給電機能付制御装置
KR910005526Y1 (ko) 전원 전압자동 절환 및 과전압 차단장치
KR930004375Y1 (ko) 마이크로 웨이브 오븐의 인버터 보호회로
JPH0614384Y2 (ja) ラッチングリレーの駆動回路
JP2000354325A (ja) アクチュエータ，センサインタフェース用スレーブの過負荷，短絡保護回路