JPH0517665Y2 - - Google Patents
Info
- Publication number
- JPH0517665Y2 JPH0517665Y2 JP1983170938U JP17093883U JPH0517665Y2 JP H0517665 Y2 JPH0517665 Y2 JP H0517665Y2 JP 1983170938 U JP1983170938 U JP 1983170938U JP 17093883 U JP17093883 U JP 17093883U JP H0517665 Y2 JPH0517665 Y2 JP H0517665Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- detected
- transistor
- zener diode
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
この考案は、機器に電圧を供給する電源におい
て、機器が必要とする範囲外の電圧が供給された
場合に異常信号を出力するウインドコンパレータ
回路に関するものである。
て、機器が必要とする範囲外の電圧が供給された
場合に異常信号を出力するウインドコンパレータ
回路に関するものである。
第１図は、従来のウインドコンパレータ回路の
一例である。１は、被検出電源。２と３は、被検
出電源から供給される電圧（被検出電圧）を分圧
する抵抗。４は、高電圧異常を検出する基準電圧
用ツエナーダイオード。５は、低電圧異常を検出
する基準電圧用ツエナーダイオード。６は、被検
出電源１から供給される被検出電圧とツエナーダ
イオード４の高電圧異常を検出する電圧を比較す
る電圧比較器。７は、被検出電源１から供給され
る被検出電圧とツエナーダイオード５の低電圧異
常を検出する電圧を比較する電圧比較器。８は、
被検出電圧と電圧比較器６の入力インピーダンス
を整合する抵抗。９は、被検出電圧と電圧比較器
７の入力インピーダンスを整合する抵抗。１０
は、ツエナーダイオード４の電流制限抵抗。１１
は、ツエナーダイオード５の電流制限抵抗。１２
は、電圧比較器６と電圧比較器７の出力を入力す
るNANDゲート回路。１３は、ツエナーダイオ
ード４とツエナーダイオード５及び電圧比較器６
と電圧比較器７に動作電圧を供給する電源。１４
は、このウインドコンパレータ回路の出力端子で
ある。従来のウインドコンパレータ回路は、上記
のように構成される。
一例である。１は、被検出電源。２と３は、被検
出電源から供給される電圧（被検出電圧）を分圧
する抵抗。４は、高電圧異常を検出する基準電圧
用ツエナーダイオード。５は、低電圧異常を検出
する基準電圧用ツエナーダイオード。６は、被検
出電源１から供給される被検出電圧とツエナーダ
イオード４の高電圧異常を検出する電圧を比較す
る電圧比較器。７は、被検出電源１から供給され
る被検出電圧とツエナーダイオード５の低電圧異
常を検出する電圧を比較する電圧比較器。８は、
被検出電圧と電圧比較器６の入力インピーダンス
を整合する抵抗。９は、被検出電圧と電圧比較器
７の入力インピーダンスを整合する抵抗。１０
は、ツエナーダイオード４の電流制限抵抗。１１
は、ツエナーダイオード５の電流制限抵抗。１２
は、電圧比較器６と電圧比較器７の出力を入力す
るNANDゲート回路。１３は、ツエナーダイオ
ード４とツエナーダイオード５及び電圧比較器６
と電圧比較器７に動作電圧を供給する電源。１４
は、このウインドコンパレータ回路の出力端子で
ある。従来のウインドコンパレータ回路は、上記
のように構成される。
ウインドコンパレータ回路は、被検出電源から
被検出電圧が供給されると、この被検出電圧を低
電圧異常（規定値より低い電圧）であるか、正常
電圧であるか、高電圧異常（規定値より高い電
圧）であるかの判別を検出し、信号を出力する。
たとえば、被検出電圧を分圧する抵抗２と３によ
つて、その被検出電圧は分圧される。分圧された
被検出電圧は、整合抵抗８を介して電圧比較器６
および整合抵抗９を介して電圧比較器７に入力さ
れる。電圧比較器６は、このウインドコンパレー
タ回路の高電圧異常を検出するもので、その高電
圧異常を比較するための基準電圧は、ツエナーダ
イオード４の電圧を基準としている。また電圧比
較器７は、低電圧異常を検出するもので、その低
電圧異常を比較するための基準電圧は、ツエナー
ダイオード５の電圧を基準としている。
被検出電圧が供給されると、この被検出電圧を低
電圧異常（規定値より低い電圧）であるか、正常
電圧であるか、高電圧異常（規定値より高い電
圧）であるかの判別を検出し、信号を出力する。
たとえば、被検出電圧を分圧する抵抗２と３によ
つて、その被検出電圧は分圧される。分圧された
被検出電圧は、整合抵抗８を介して電圧比較器６
および整合抵抗９を介して電圧比較器７に入力さ
れる。電圧比較器６は、このウインドコンパレー
タ回路の高電圧異常を検出するもので、その高電
圧異常を比較するための基準電圧は、ツエナーダ
イオード４の電圧を基準としている。また電圧比
較器７は、低電圧異常を検出するもので、その低
電圧異常を比較するための基準電圧は、ツエナー
ダイオード５の電圧を基準としている。
このウインドコンパレータ回路の低電圧異常、
正常電圧、高電圧異常の３つの動作モードについ
て、詳しく説明をする。被検出電源１から供給さ
れる電圧を分圧する抵抗２と３により分圧された
被検出電圧Vinとし、ツエナーダイオード４の降
伏電圧、すなわち高電圧異常を検出する電圧を
VHIとし、ツエナーダイオード５の降伏電圧、す
なわち低電圧異常電圧を検出する電圧をVLOとし
たとき、低電圧異常の場合、高電圧異常を検出す
る電圧比較器６では、被検出電圧Vinと高電圧異
常電圧VHIを比較し、被検出電圧Vinより高電圧
異常を検出する電圧VHIの方が高い電圧なので、
電圧比較器６の出力は零レベルとなる。このとき
低電圧異常を検出する電圧比較器７では、被検出
電圧Vinと低電圧異常を検出する電圧VLOを比較
し、低電圧異常を検出する電圧VLOより被検出電
圧Vinの方が低い電圧なので、電圧比較器７の出
力は電源１３の電源電圧Vccレベルとなる。正常
電圧の場合、高電圧異常を検出する電圧比較器６
では、低電圧異常時と同じ動作となり、この出力
は零レベルとなる。電圧比較器７は、被検出電圧
Vinと低電圧異常を検出する電圧VLOを比較し、
低電圧異常を検出する電圧VLOより被検出電圧
Vinの方が高い電圧となるので、電圧比較器７の
出力は、零レベルとなる。高電圧異常検出電圧
Vinと高電圧異常を検出する電圧VHIを比較し、
被検出電圧Vinより高電圧異常を検出する電圧
VHIが低い電圧となるため、電圧比較器６の出力
は、電源１３の電源電圧Vccレベルとなる。電圧
比較器７では、正常時電圧の場合と同じ動作とな
るため、この出力は零レベルとなる。この２つの
電圧比較器６及び７より出力された出力電圧は、
NANDゲート回路１２の入力電圧となる。この
NANDゲート回路が、被検出電圧Vinを低電圧
異常電圧であるか、正常電圧であるか、高電圧異
常電圧であるか（電圧比較器６及び７の出力のど
ちらか一方が電源電圧Vccレベルであるか否か）
を判別し、検出するものである。従つてこの従来
のウインドコンレータ回路では、被検出側にツエ
ナーダイオード４と５及び電圧比較器６と７に動
作電圧を供給することが必要である。よつて被検
出側に被検出電源、第１図の基準電源１３を必要
とする欠点があつた。また従来のウインドコンパ
レータ回路では、被検出側と検出側を絶縁でき
ず、仮にこの回路の出力端子のところに電流電圧
素子を接続した場合でも電圧比較器６と電圧比較
器７には、基準電圧を必要とするため、被検出側
に被検出以外の電源を必要とする欠点があつた。
正常電圧、高電圧異常の３つの動作モードについ
て、詳しく説明をする。被検出電源１から供給さ
れる電圧を分圧する抵抗２と３により分圧された
被検出電圧Vinとし、ツエナーダイオード４の降
伏電圧、すなわち高電圧異常を検出する電圧を
VHIとし、ツエナーダイオード５の降伏電圧、す
なわち低電圧異常電圧を検出する電圧をVLOとし
たとき、低電圧異常の場合、高電圧異常を検出す
る電圧比較器６では、被検出電圧Vinと高電圧異
常電圧VHIを比較し、被検出電圧Vinより高電圧
異常を検出する電圧VHIの方が高い電圧なので、
電圧比較器６の出力は零レベルとなる。このとき
低電圧異常を検出する電圧比較器７では、被検出
電圧Vinと低電圧異常を検出する電圧VLOを比較
し、低電圧異常を検出する電圧VLOより被検出電
圧Vinの方が低い電圧なので、電圧比較器７の出
力は電源１３の電源電圧Vccレベルとなる。正常
電圧の場合、高電圧異常を検出する電圧比較器６
では、低電圧異常時と同じ動作となり、この出力
は零レベルとなる。電圧比較器７は、被検出電圧
Vinと低電圧異常を検出する電圧VLOを比較し、
低電圧異常を検出する電圧VLOより被検出電圧
Vinの方が高い電圧となるので、電圧比較器７の
出力は、零レベルとなる。高電圧異常検出電圧
Vinと高電圧異常を検出する電圧VHIを比較し、
被検出電圧Vinより高電圧異常を検出する電圧
VHIが低い電圧となるため、電圧比較器６の出力
は、電源１３の電源電圧Vccレベルとなる。電圧
比較器７では、正常時電圧の場合と同じ動作とな
るため、この出力は零レベルとなる。この２つの
電圧比較器６及び７より出力された出力電圧は、
NANDゲート回路１２の入力電圧となる。この
NANDゲート回路が、被検出電圧Vinを低電圧
異常電圧であるか、正常電圧であるか、高電圧異
常電圧であるか（電圧比較器６及び７の出力のど
ちらか一方が電源電圧Vccレベルであるか否か）
を判別し、検出するものである。従つてこの従来
のウインドコンレータ回路では、被検出側にツエ
ナーダイオード４と５及び電圧比較器６と７に動
作電圧を供給することが必要である。よつて被検
出側に被検出電源、第１図の基準電源１３を必要
とする欠点があつた。また従来のウインドコンパ
レータ回路では、被検出側と検出側を絶縁でき
ず、仮にこの回路の出力端子のところに電流電圧
素子を接続した場合でも電圧比較器６と電圧比較
器７には、基準電圧を必要とするため、被検出側
に被検出以外の電源を必要とする欠点があつた。
この考案は、かかる欠点を改善する目的でなさ
れたものである。従来のウインドコンパレータ回
路の低コストおよび高信頼性化を達成するために
電圧比較器と、NANDゲート回路と被検出側の
基準電源などを削除し、従来のウインドコンパレ
ータ回路にはない電流伝達素子（ホトカプラ）と
１つのスイツチング素子（トランジスタ）を用い
ることにより被検出以外の電源を不要とし、さら
に検出側と被検出側の絶縁ができることを特徴と
したウインドコンパレータ回路である。
れたものである。従来のウインドコンパレータ回
路の低コストおよび高信頼性化を達成するために
電圧比較器と、NANDゲート回路と被検出側の
基準電源などを削除し、従来のウインドコンパレ
ータ回路にはない電流伝達素子（ホトカプラ）と
１つのスイツチング素子（トランジスタ）を用い
ることにより被検出以外の電源を不要とし、さら
に検出側と被検出側の絶縁ができることを特徴と
したウインドコンパレータ回路である。
第２図は、この発明の一実施例を示す回路であ
る。
る。
１５は、被検出電源。１６は、電流電達素子
（ホトカプラ）。１７は、上記ホトカプラ１６の発
光ダイオードに流れる電流をON、OFFさせるス
イツチング用トランジスタ。１８は、トランジス
タ１７がONのときにトランジスタ１７のコレク
タ電流を設定するツエナーダイオード。１９は、
トランジスタ１７のエミツタ電圧を設定するツエ
ナーダイオード。２０は、ツエナーダイオード１
８とトランジスタ１７のベースに流れる電流を制
限する抵抗。２１は、ホトカプラ１６の発光ダイ
オードに流れる電流を制限する抵抗。２２は、検
出側の電流を増幅するトランジスタ。２３は、ホ
トカプラ１６の保護用ツエナーダイオード。２４
は、検出の出力電流を制限する抵抗。２５は、ト
ランジスタ２２のベースに流れる電流を制限する
抵抗。２６は、ツエナーダイオード２３に流れる
電流を制限する抵抗。２７は、検出側電源。２８
は、このウインドコンパレータ回路の出力端子で
ある。
（ホトカプラ）。１７は、上記ホトカプラ１６の発
光ダイオードに流れる電流をON、OFFさせるス
イツチング用トランジスタ。１８は、トランジス
タ１７がONのときにトランジスタ１７のコレク
タ電流を設定するツエナーダイオード。１９は、
トランジスタ１７のエミツタ電圧を設定するツエ
ナーダイオード。２０は、ツエナーダイオード１
８とトランジスタ１７のベースに流れる電流を制
限する抵抗。２１は、ホトカプラ１６の発光ダイ
オードに流れる電流を制限する抵抗。２２は、検
出側の電流を増幅するトランジスタ。２３は、ホ
トカプラ１６の保護用ツエナーダイオード。２４
は、検出の出力電流を制限する抵抗。２５は、ト
ランジスタ２２のベースに流れる電流を制限する
抵抗。２６は、ツエナーダイオード２３に流れる
電流を制限する抵抗。２７は、検出側電源。２８
は、このウインドコンパレータ回路の出力端子で
ある。
上記のように構成されたウインドコンパレータ
回路の動作特性を第３図に示す。このウインドコ
ンパレータ回路では、被検出電圧（Vin）が低電
圧異常を検出する電圧（VLO）より低い場合は、
LOWレベルを出力し、被検出電圧（Vin）が低
電圧異常を検出する電圧（VLO）になつたとき
（Vin＝VLO）には、出力電圧がHighレベルの正
常電圧領域になる。さらに被検出電圧（Vin）が
高電圧異常を検出する電圧（VHi）になつたとき
（Vin＝VHI）出力電圧は、LOWレベルを示すも
のである。
回路の動作特性を第３図に示す。このウインドコ
ンパレータ回路では、被検出電圧（Vin）が低電
圧異常を検出する電圧（VLO）より低い場合は、
LOWレベルを出力し、被検出電圧（Vin）が低
電圧異常を検出する電圧（VLO）になつたとき
（Vin＝VLO）には、出力電圧がHighレベルの正
常電圧領域になる。さらに被検出電圧（Vin）が
高電圧異常を検出する電圧（VHi）になつたとき
（Vin＝VHI）出力電圧は、LOWレベルを示すも
のである。
第３図で低電圧異常から低電圧異常を検出する
電圧（VLO）までの検出電圧の傾きは、検出側回
路の電圧利得によるものである。
電圧（VLO）までの検出電圧の傾きは、検出側回
路の電圧利得によるものである。
たとえば、被検出電源１５から入力された被検
出電圧が低電圧異常を検出する電圧（VLO）以下
の場合（Vin＜VLO）では、被検出側の電流制限
抵抗２０を介してトランジスタ１７のベースに電
流が供給され、トランジスタ１７がONとなり、
ホトカプラ１６の発光ダイオードに電流（IF）
が流れる。しかしこの電流（IF）は、ホトカプ
ラ１６の受動素子に伝達できる電流（IFLO）より
低いため、ホトカプラはOFF状態となり、検出
側電源２７より抵抗２５と抵抗２６を介して供給
されてくる電流は、すべてトランジスタ２２のベ
ースに流れ、トランジスタ２２は、ONとなり、
出力端子２８は、LOWレベルとなる。低電圧異
常電圧から正常電圧領域に変わるときの出力電圧
の傾きは、ホトカプラ１６の発光ダイオードに流
れる電流（IF）がその受動素子に伝達できるよ
うになつたときに出力されるものである。
出電圧が低電圧異常を検出する電圧（VLO）以下
の場合（Vin＜VLO）では、被検出側の電流制限
抵抗２０を介してトランジスタ１７のベースに電
流が供給され、トランジスタ１７がONとなり、
ホトカプラ１６の発光ダイオードに電流（IF）
が流れる。しかしこの電流（IF）は、ホトカプ
ラ１６の受動素子に伝達できる電流（IFLO）より
低いため、ホトカプラはOFF状態となり、検出
側電源２７より抵抗２５と抵抗２６を介して供給
されてくる電流は、すべてトランジスタ２２のベ
ースに流れ、トランジスタ２２は、ONとなり、
出力端子２８は、LOWレベルとなる。低電圧異
常電圧から正常電圧領域に変わるときの出力電圧
の傾きは、ホトカプラ１６の発光ダイオードに流
れる電流（IF）がその受動素子に伝達できるよ
うになつたときに出力されるものである。
この場合、ホトカプラ１６の電流伝達比
（CTR）は小さいためホトカプラ１６の出力側オ
ープンコレクタで流せる電流が小さい。それゆえ
検出側の電流制限抵抗２５と２６及び検出側の電
圧利得を考慮した抵抗２４を選定することによ
り、トランジスタ２２の動作点を決定できるの
で、低電圧異常電圧から正常電圧領域に変わると
きの出力電圧の傾きを変えることができる。被検
出電源１５からの被検出電圧が低電圧異常から正
常電圧領域になると、ツエナーダイオード１８が
降伏電圧となり、トランジスタのベース電圧を決
定する。このとき、ツエナーダイオード１９の降
伏電圧は、ツエナーダイオード１８の降伏電圧と
トランジスタ１７のベース・エミツタ間電圧
（VBE）の和よりも低い電圧のものを選定してお
くことにより、トランジスタ１７はONとなり、
ホトカプラ１６の発光ダイオードに電流（IFLO）
が流れ、ホトカプラ１６の受動素子へ電流を伝達
する。このときホトカプラ１６の出力側オープン
コレクタに流せる電流は、発光ダイオードに流れ
た電流（IFLO）と電流電達比（CTR）の積にな
る。それゆえこのホトカプラ１６の出力側オープ
ンコレクタに流せる電流（IFLO×CTR）よりも少
ない電流になるように出力側電流制限抵抗２５と
２６を選定すると、トランジスタ２２のベース電
流は零となる。ゆえに検出側のトランジスタ２２
は、OFFとなるので、出力端子２８にはHighレ
ベルの電圧が出力される。またトランジスタ１７
のベース電圧がツエナーダイオード１８により一
定になることより、ホトカプラ１６の発光ダイオ
ードに流れる電流IFは、低電圧異常を検出する
電圧VLO時に流れる電流値（IFOL）で一定となる。
つまり正常電圧の時には、ホトカプラ１６の消費
電力は一定である。被検出電源１５から高電圧異
常電圧を入力された場合は、トランジスタ１７の
エミツタ電圧がツエナーダイオード１８とトラン
ジスタ１７のベース・エミツタ間電圧（VBE）の
差の電圧より高い電圧となるため、トランジスタ
１７はOFFとなる。これよりホトカプラ１６の
発光ダイオードに流れる電流（IF）は零となり、
低電圧異常の場合と同じようにトランジスタ２２
のベースに電流が供給され、トランジスタ２２が
ONとなり、出力端子２８には、LOWレベルの
電圧が出力される。
（CTR）は小さいためホトカプラ１６の出力側オ
ープンコレクタで流せる電流が小さい。それゆえ
検出側の電流制限抵抗２５と２６及び検出側の電
圧利得を考慮した抵抗２４を選定することによ
り、トランジスタ２２の動作点を決定できるの
で、低電圧異常電圧から正常電圧領域に変わると
きの出力電圧の傾きを変えることができる。被検
出電源１５からの被検出電圧が低電圧異常から正
常電圧領域になると、ツエナーダイオード１８が
降伏電圧となり、トランジスタのベース電圧を決
定する。このとき、ツエナーダイオード１９の降
伏電圧は、ツエナーダイオード１８の降伏電圧と
トランジスタ１７のベース・エミツタ間電圧
（VBE）の和よりも低い電圧のものを選定してお
くことにより、トランジスタ１７はONとなり、
ホトカプラ１６の発光ダイオードに電流（IFLO）
が流れ、ホトカプラ１６の受動素子へ電流を伝達
する。このときホトカプラ１６の出力側オープン
コレクタに流せる電流は、発光ダイオードに流れ
た電流（IFLO）と電流電達比（CTR）の積にな
る。それゆえこのホトカプラ１６の出力側オープ
ンコレクタに流せる電流（IFLO×CTR）よりも少
ない電流になるように出力側電流制限抵抗２５と
２６を選定すると、トランジスタ２２のベース電
流は零となる。ゆえに検出側のトランジスタ２２
は、OFFとなるので、出力端子２８にはHighレ
ベルの電圧が出力される。またトランジスタ１７
のベース電圧がツエナーダイオード１８により一
定になることより、ホトカプラ１６の発光ダイオ
ードに流れる電流IFは、低電圧異常を検出する
電圧VLO時に流れる電流値（IFOL）で一定となる。
つまり正常電圧の時には、ホトカプラ１６の消費
電力は一定である。被検出電源１５から高電圧異
常電圧を入力された場合は、トランジスタ１７の
エミツタ電圧がツエナーダイオード１８とトラン
ジスタ１７のベース・エミツタ間電圧（VBE）の
差の電圧より高い電圧となるため、トランジスタ
１７はOFFとなる。これよりホトカプラ１６の
発光ダイオードに流れる電流（IF）は零となり、
低電圧異常の場合と同じようにトランジスタ２２
のベースに電流が供給され、トランジスタ２２が
ONとなり、出力端子２８には、LOWレベルの
電圧が出力される。
この考案は以上説明したように、電流伝達素子
（ホトカプラ）及び１つのスイツチング素子（ト
ランジスタ）を用いたことにより、被検出側に被
検出電源以外の電源を不要とし、かつ被検出側と
検出側を絶縁できるという効果がある。
（ホトカプラ）及び１つのスイツチング素子（ト
ランジスタ）を用いたことにより、被検出側に被
検出電源以外の電源を不要とし、かつ被検出側と
検出側を絶縁できるという効果がある。
考案は被検出電源側に１つのトランジスタ、２
つのツエナーダイオードおよび２つの抵抗を用い
て被検出電源の電圧を検出するように構成したの
で高価な半導体部品を削減でき、回路が安価にな
るとともに、回路の高信頼性化がはかれる。
つのツエナーダイオードおよび２つの抵抗を用い
て被検出電源の電圧を検出するように構成したの
で高価な半導体部品を削減でき、回路が安価にな
るとともに、回路の高信頼性化がはかれる。
第１図は、従来のウインドコンパレータ回路の
一例を示す回路図、第２図は、この考案の一実施
例を示した回路図、第３図は、この考案に係る被
検出電圧と検出電圧の関係を示した図であり、図
において１は被検出電源。２と３と８と９と１０
と１１は抵抗。４と５はツエナーダイオード。６
と７は電圧比較器。１２はNANDゲート回路。
１３は被検出側基準電源。１４は出力端子であ
る。１５は被検出電源。１６は電流伝達素子（ホ
トカプラ）。１７はトランジスタ。１８と１９は
ツエナーダイオード。２０と２１と２４と２５と
２６は抵抗。２２はトランジスタ。２３はツエナ
ーダイオード。２７は検出側電源。２８は出力端
子である。なお、図中同一符号は同一または、相
当部分を示すものとする。
一例を示す回路図、第２図は、この考案の一実施
例を示した回路図、第３図は、この考案に係る被
検出電圧と検出電圧の関係を示した図であり、図
において１は被検出電源。２と３と８と９と１０
と１１は抵抗。４と５はツエナーダイオード。６
と７は電圧比較器。１２はNANDゲート回路。
１３は被検出側基準電源。１４は出力端子であ
る。１５は被検出電源。１６は電流伝達素子（ホ
トカプラ）。１７はトランジスタ。１８と１９は
ツエナーダイオード。２０と２１と２４と２５と
２６は抵抗。２２はトランジスタ。２３はツエナ
ーダイオード。２７は検出側電源。２８は出力端
子である。なお、図中同一符号は同一または、相
当部分を示すものとする。
Claims (1)
- 【実用新案登録請求の範囲】 被検出電源、上記被検出電源の出力端に直列に
接続された第１の抵抗、上記第１の抵抗にカソー
ドを接続した第１のツエナーダイオード、上記第
１の抵抗と上記第１のツエナーダイオードの間か
ら並列にベースを接続された１つのトランジス
タ、上記トランジスタのエミツタと上記第１のツ
エナーダイオードのアノード間に接続された第２
の抵抗、上記被検出電源にカソードが接続され、
上記トランジスタのエミツタにアノードが接続さ
れた第２のツエナーダイオード、上記トランジス
タのコレクタに発光ダイオードのアノードが接続
され、上記被検出電源の出力端子に上記発光ダイ
オードのカソードが接続された電流伝達素子とを
有する被検出側回路と、上記電流伝達素子の出力
端に接続された増幅回路とを備え、 上記被検出電源側に１つのトランジスタ、２つ
のツエナーダイオードおよび２つの抵抗を用いて
被検出電源の電圧を検出することを特徴とするウ
インドコンパレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17093883U JPS6082315U (ja) | 1983-11-04 | 1983-11-04 | ウインドコンパレ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17093883U JPS6082315U (ja) | 1983-11-04 | 1983-11-04 | ウインドコンパレ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6082315U JPS6082315U (ja) | 1985-06-07 |
| JPH0517665Y2 true JPH0517665Y2 (ja) | 1993-05-12 |
Family
ID=30373024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17093883U Granted JPS6082315U (ja) | 1983-11-04 | 1983-11-04 | ウインドコンパレ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6082315U (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5590138A (en) * | 1978-12-28 | 1980-07-08 | Hitachi Ltd | Ic output latch circuit |
| JPS56111314A (en) * | 1980-02-06 | 1981-09-03 | Fujitsu Ltd | Wind comparator |
-
1983
- 1983-11-04 JP JP17093883U patent/JPS6082315U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6082315U (ja) | 1985-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245523A (en) | Power delivery circuit with current detection | |
| WO2005112217A1 (ja) | 過電流検出回路及びこれを有する電源装置 | |
| US4338646A (en) | Current limiting circuit | |
| US7061302B2 (en) | Semiconductor integrated circuit device | |
| US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
| EP0357366A1 (en) | Improved current mirror circuit | |
| KR100213845B1 (ko) | 집적 전원 공급 모니터회로 | |
| KR930006728B1 (ko) | 반도체 집적회로 | |
| US5467044A (en) | CMOS input circuit with improved supply voltage rejection | |
| JPH1118277A (ja) | 過電流検出回路 | |
| CN113341192B (zh) | 电流检测电路 | |
| WO2007049597A1 (ja) | 電流検出回路 | |
| US7612550B2 (en) | Dropper type regulator | |
| US20190260370A1 (en) | Semiconductor device | |
| GB2104745A (en) | A variable electronic impedance circuit | |
| CN116718884B (zh) | 导通压降检测电路、设备和电力变换装置 | |
| US6043703A (en) | Low power active input circuit | |
| US11515781B2 (en) | Inverter with a current source provided with a protection circuit | |
| US12095349B2 (en) | Semiconductor integrated circuit for power supply, and power supply system | |
| JPH02260712A (ja) | スイッチ回路 | |
| WO1999037019A1 (en) | Detector circuit | |
| US6978008B2 (en) | Zero crossing detection circuit | |
| US20240088648A1 (en) | Leakage current control device and related control apparatus and electrical appliance employing the same | |
| KR890000650Y1 (ko) | 다출력 스위칭 전원장치의 과전류 차단회로 | |
| JPH04317217A (ja) | 電流検出回路 |