JPH0518067B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、集積回路の良否をチエツクするため
に集積回路内部に付加する集積化テスト回路に関
する。

〔発明の技術的背景とその問題点〕

あるデイジタルシステムを集積化（以下LSI化
という）した場合、そのLSIは一般に全品テスト
されることが多い。そのLSIのテストとしては次
の２種類がある。

(1) フアンクシヨンチエツク：製造されたLSIが
目的の論理動作をするか否かのテスト。

(2) DC（直流）チエツタ：最終段の入出力用のバ
ツフア部の入力特性、出力特性のテスト。

フアンクシヨンチエツクは、適当なパターンの
入力を加え、そのときの出力をテストすることに
よつて行なわれる。一方、DCチエツクは、外部
のテストピンを操作して出力ピンを強制的にハイ
レベル及びロウレベルにすることにより行なわれ
る。

ところで、フアンクシヨンチエツクにおいて、
集積度が上がり機能が多く内蔵されるほど、テス
トの必要性が増大するが、高機能になるにつれて
テスト時間も増大してしまう。

例えば、入力端子数がｎで、順序回路をｍ個有
するLSIを考えてみる。このLSIがフアンクシヨ
ン的に正常に動作するか否かをテストするには、
そのすべての組合せを考えて出力をチエツクすれ
ば良いが、理論的にはその組合せは2^m+nとおりと
なる。ｍ，ｎが大きくなると、即ちLSIが高機能
になると、そのテスト時間は指数的に増加するた
め、テストコストが増大してLSIの価格にはねか
えつてしまう。従つて、テスト時間の短縮化が強
く望まれた。

さらに、上述のフアンクシヨンチエツクを行な
うICテスターは、連続して出力できるクロツク
数が制限されているので、テスト時間が長い場合
は複数のサイクルに分割してテストを行なう必要
がある。しかし、ダイナミツクタイプのフリツプ
フロツプを用いたLSIなどは、クロツクが中断す
るとデータを保持できなくなるので、２サイクル
にまたがつてテストを行なうことはできない。こ
の意味でも、テストサイクルの短縮化、即ちテス
ト時間の短縮化が望まれる。

そこで、従来第５図に示すようなLSI５０内に
カウンタ５１、このカウンタ５１の計数値をデコ
ードして各種タイミング信号を発生するデコーダ
５２、及びこのデコーダ５２の出力を基準にして
入出力部５３から得られる各種信号を処理する制
御部５４を有するシステムのテスト時間短縮方法
としては、カウンタ分割法が用いられてきた。こ
れは、カウンタを途中でカツトし、外部からテス
ト用クロツクを加えることによつて不必要な計数
値をとばして、カウンタの促進化を計る方法であ
る。

例えば、上記カウンタ５１が第６図に示すよう
に６段のＴ型フリツプフロツプ６１〜６６で構成
されている場合、端子CLKに印加されるクロツ
クを計数して端子OUTに出力が出るまで2⁶＝64
クロツク必要である。これをカウンタ分割法で
は、第７図に示すように、切換え回路７０によつ
て６段のＴ型フリツプフロツプ７１〜７６を３段
ずつに分割する。そして、通常時は端子を
“Ｌ”にすることによつてノアゲート７７をオー
プン、アンドゲート７８を遮断してフリツプフロ
ツプ７３のＱ出力をノアゲート７７，７９を介し
て次段のフリツプフロツプに与える。一方、テス
ト時は端子を“Ｈ”にしてアンドゲート７８を
オープンして端子TCLKにクロツクを印加する。
これにより、端子OUTに出力が出るまで2³＝８
クロツクで済む。

しかしながら、各テスト項目により最適なカウ
ンタの促進化値は異なるため、上述の手段では充
分でない。例えば、カウンタの計数値を０，１，
２，15，16，33，34，…のように離散的な値にし
ようとするには、そのために付加する回路の規模
が大きくなる等、非常に問題がある。

〔発明の目的〕

本発明の目的は、カウンタ及びこのカウンタの
計数値をデコードしてタイミング信号を発生させ
るデコーダを有する集積回路のテスト時間を短縮
することのできる集積化テスト回路を提供するこ
とにある。

〔発明の概要〕

この発明では、例えば第１図に示すように、カ
ウンタ１１、このカウンタ１１の計数値をデコー
ドして各種タイミング信号を発生するデコーダ１
２、及びこのデコーダ１２の出力を基準にして入
出力部１３から得られる各種信号を処理する制御
部１４を有するLSI１０内に、カウンタ１１の出
力とアドレスバスの出力を択一的に選択出力する
データセレクタ１５を設け、テスト時にはデコー
ダ１２の入力としてアドレスバスの出力を選択し
て外からテスト項目に適するカウンタ１１の計数
値と同じ値をアドレスバスより供給し、デコーダ
１２出力を外部から制御して上記目的を達成して
いる。

〔発明の実施例〕

以下、本発明の集積化テスト回路の一実施例を
図面を参照して説明する。

ここでは、カウンタとこのカウンタの計数値を
デコードして各種タイミングを発生するシステム
として、文字放送受信装置の水平同期信号再生回
路を例にとり、この水平同期信号再生回路に集積
化テスト回路を適用した場合について説明する。

文字放送受信装置は、テレビジヨン信号の垂直
帰線期間内に重畳されたデイジタル信号（以下文
字放送信号という）を取り込んで、文字放送信号
に含まれる文字・図形等の両像情報を抽出し、
CRT等に表示出力するものである。一般に、上
記文字放送信号を取り込む基準としては、テレビ
ジヨン信号の水平同期信号が用いられているの
で、ノイズ等の影響を受けない安定した水平同期
信号が必要とされる。

そこで、安定な水平同期のタイミングを得る方
法として、テレビジヨン信号の連続性を考慮し前
方及び後方保護をかけた水平同期信号の再生が考
えられる。これは、水平同期信号と同一周期のカ
ウンタを持ち、このカウンタは受信した水平同期
信号に同期させ、このカウンタの計数値をデコー
ドして擬似的な水平同期信号、即ち再生水平同期
信号を発生させるものである。この同期引き込み
は通常行なわず、所定数連続して受信した水平同
期信号と再生水平同期信号との位相が不一致のと
きのみ行なわせ（後方保護）、さらに受信した水
平同期信号と再生水平同期信号との位相が連続し
て所定数一致したときに引き込み動作を終了する
（前方保護）ものである。

以下、第２図に示す回路図と第３図に示すタイ
ミングチヤートを参照して実施例を説明する。同
図において、端子１には８／5_sc（_sc：色副搬送
波周波数）のクロツクCP（第図ａ）が印加され
る。このクロツクCPは364進のカウンタ２１で計
数され、この計数値（第３図ｂ）に基づきデコー
ダ２２は各種タイミング信号P₁〜Pnを出力する。
ここで、８／5_scと_H（_H：水平周波数）との間に ５／8_sc＝364・_H …(1) の関係がある。従つて、上記カウンタ２１がクロ
ツクCPを364進で計数して得られるタイミング信
号P₁〜Pnは、１水平期間内のタイミング信号と
なる。このうち、信号P₁（第３図ｃ）は水平同期
信号の立上りのタイミングを示し、信号P₂（第３
図ｄ）は水平同期信号の立下りのタイミングを示
している。また信号P₃〜Pnは、１水平期間内の
他のタイミング、例えばクロツクライン信号の取
り込みタイミング等を示す信号である。

上記タイミング信号P₁，P₂をもとにフリツプ
フロツプ２３が水平同期信号H′（第３図ｅ）を再
生し端子２に出力する。端子３には同期分離され
た受信水平同期信号Ｈ（第３図ｆ）が印加され、
この受信水平同期信号Ｈの立上りを立上り検出部
２４で検出する。この検出出力信号D₁（第３図
ｉ）と上記タイミング信号P₁が一致したことを
アンドゲート２５が検出して一致カウンタ２６を
イネーブルにし、上記クロツクCPによりインク
リメントする。一方、一致しなかつたことをイン
バータ２７、アンドゲート２８が検出して不一致
カウンタ２９をインクリメントする。上記カウン
タ２６，２９はＮ回インクリメントされるとキヤ
リーを出力し、夫々フリツプフロツプ３０のリセ
ツト端子Ｒ、セツト端子Ｓに供給する。ここで、
カウンタ２６，２９のリセツト入力には、夫々互
いの検出入力、即ちイネーブル入力が印加してい
るので、上記キヤリーはＮ回路続して一致又は不
一致したときに出力され、上述した前方保護又は
後方保護が行なわれる。

上記フリツプフロツプ３０がセツトされている
とき、即ち立上り検出出力信号D₁とタイミング
信号P₁の位相が連続してＮ回不一致となつたと
きに、アンドゲート３１は上記検出出力信号D₁
を通過させて、カウンタ２１のリセツト端子Ｒに
供給する。これにより、再生水平同期信号H′の
位相は受信水平同期信号Ｈの位相に引き込まれ
る。

次に、上記水平同期信号再生回路の動作につい
て説明する。

今、受信した水平同期信号Ｈと再生水平同期信
号H′の位相が異なつていると、立上り検出出力
信号D₁とタイミン信号P₁の位相が異なるため不
一致カウンタ２９が計数を続ける。Ｎ回（以下Ｎ
＝４として説明する）計数を続けると後方保護に
よりカウンタ２９からキヤリーが出力されるの
で、フリツプフロツプ３０はセツトされる。その
結果、アンドゲート３１が開いて検出出力信号
D₁を通過させるので、カウンタ２１がリセツト
される。即ち、受信水平同期信号Ｈの位相と、再
生水平同期信号H′の位相が一致する。

４回この位相関係が保持されると、今度は前方
保護一致カウンタ２６からキヤリーが出力され、
フリツプフロツプ３０はリセツトされる。従つ
て、再生水平同期信号H′は受信水平同期信号Ｈ
に無関係に一定周期で出力され続ける。

以上により、受信した水平同期信号が不安定で
あつても、安定な再生水平同期信号H′を発生さ
せることができる。

上記水平同期信号再生回路のフアンクシヨンテ
ストを行なう場合、例えば一致カウンタ２６が正
常に動作するか否かをキヤリー出力を見ることに
よつてチエツクしようとする場合、クロツクCP
のみを用いれば、第３図ｊに示すようにカウンタ
２６を１インクリメントするのに364クロツク必
要なので、キヤリー出力を見るためには364×４
クロツク必要となる。

そこで、本実施例ではカウンタ２１とこのカウ
ンタ２１の計数値をデコードするデコーダ２２の
間にデータセレクタ３２を設けて、ラスト時間の
短縮を図つている。このデータセレクタ３２は、
カウンタ２１の計数値と外部から端子４を介して
アドレスバスA₀〜A₈に印加された値を、端子５
に印加されるセレクト信号Ｔによつて択一的に選
択してデコーダ２２に供給する。また、上記カウ
ンタ２６が正常に動作するか否かを外部で検出す
るため、キヤリー出力でセツト又はリセツトされ
るフリツプフロツプ３０の出力をバツフア３３を
介してデータバスD₀に供給し、端子６から外部
に出力している。

ここで、このカウンタ２６のテスト時には動作
上アドレスバスA₀〜A₈及びデータバスD₀は必要
ないので、外部からの入力に使用することが可能
となる。

以下、テスト時の動作について第４図のタイム
チヤートを参照して説明する。

テスト時には端子５にセレクト信号Ｔを印加し
て、データセレクタ３２がアドレスバスA₀〜A₈
の値をデコーダ２２に出力するよう制御する。カ
ウンタ２１の計数値のかわりに、外部から端子を
介してアドレスバスA₀〜A₈に上記カウンタ２１
の計数値に対応した値をアドレスとして供給する
（第４図ｂ）。このとき、“363”を供給するとデコ
ーダ２２はタイミングパルスP₁（第４図ｃ）を、
“５”を供給するとタイミングパルスP₂（第４図
ｄ）を出力する。これにより２クロツクCPで再
生水平同期信号H′が端子２に現われる。また、
端子３には上記タイミングに合つた水平同期信号
Ｈ（第４図ｆ）を外部より印加して、立上り検出
出力D₁（第４図ｉ）を得る。この検出出力D₁と上
記タイミング信号P₁とは位相が一致しているの
で、一致カウンタ２６は第４図ｊに示すようにイ
ンクリメントされる。

以上４クロツクCPの動作を４回繰り返すと、
即ち４×４クロツクでカウンタ２６からキヤリー
が出力され、フリツプフロツプ３０はリセツトさ
れる。このリセツトされる状態を、バツフア３３
を介してデータバスD₀により外部で検出するこ
とによつてカウンタ２６が正常に動作しているか
否かの判断を行なう。同様に、不一致カウンタ２
９の動作テストも行なえ、この場合はフリツプフ
ロツプ３０がセツトされる状態を検検出すればよ
い。

以上説明したように、本実施例によればデコー
ダ２２から出力される各種タイミング信号P₁〜
Pnを外部から任意に制御できるため、テストの
対象に応じた最適タイミングを得ることが可能と
なる。従つて、テスト時間が非常に短時間で行な
える利点を有する。

なお、上記実施例ではカウンタ２６，２９の動
作テストについて説明したが、他の動作テストに
も適用できる。

また、本発明は水平同期信号再生回路のみなら
ず、他のデイジタルシステムに適用できるもので
ある。

〔発明の効果〕

本発明によれば、カウンタの計数値のかわりに
外部からバスを通じて任意の計数値に対応する値
をデコーダに供給できるので、テストの対象に応
じた最適タイミングを生成可能となり、テスト時
間の大幅な短縮が行なえる。

【図面の簡単な説明】

第１図は本発明の集積化テスト回路の概要を示
すブロツク図、第２図は本発明の一実施例を示す
回路図、第３図及び第４図は実施例の動作を説明
するタイミングチヤート、第５図は従来の集積回
路の概要を示すブロツク図、第６図及び第７図は
従来の集積化テスト回路を説明する回路図であ
る。 １０……LSI、１１……カウンタ、１２……デ
コーダ、１３……入出力部、１４……制御部、１
５……データセレクタ。

Claims (1)

1. 【特許請求の範囲】 １ 集積回路内に設けられ、動作基準を規定する
   クロツクを所定分周比で計算するカウンタと、 このカウンタから所定周期で出力される計数値
   をデコードして、所定周期内の動作タイミング信
   号を発生するデコーダと、 前記集積回路内に設けられ、該集積回路の入力
   端子に供給される信号を前記デコーダに与えるバ
   スラインと、 このバスラインが供給する信号と前記カウンタ
   が出力する計数値とを択一的に前記デコーダに供
   給するセレクタとを具備し、 前記集積回路のテスト時には前記バスラインに
   供給された信号を前記デコーダに供給して、任意
   のタイミング信号を発生させることを特徴とした
   集積化テスト回路。