JPH05181809A - マルチプロセッサシステムにおけるデータ転送方式 - Google Patents
マルチプロセッサシステムにおけるデータ転送方式Info
- Publication number
- JPH05181809A JPH05181809A JP30031391A JP30031391A JPH05181809A JP H05181809 A JPH05181809 A JP H05181809A JP 30031391 A JP30031391 A JP 30031391A JP 30031391 A JP30031391 A JP 30031391A JP H05181809 A JPH05181809 A JP H05181809A
- Authority
- JP
- Japan
- Prior art keywords
- data
- system bus
- transmission data
- destination address
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 複数のプロセッサＰがそれぞれシステムバス
制御装置Ｃを介して共通のシステムバスＢに接続されて
いるマルチプロセッサシステムにおいて、システムバス
を有効に利用してデータ転送効率の低下を防止すること
を目的とする。 【構成】 送信データ編集手段Ｔによって編集された送
信データ中の宛先アドレスを識別する宛先アドレス識別
手段Ａと、この送信データをシステムバスＢあるいは受
信データバッファＲに切替えて出力するデータ方向制御
手段Ｓとをシステムバス制御装置Ｃに設け、この宛先ア
ドレス識別手段Ａは、送信データの宛先アドレスが他の
プロセッサである場合にはこの送信データをシステムバ
スＢに出力し、宛先が自己のプロセッサである場合には
この送信データを受信データバッファＲに出力するよう
に上記データ方向制御手段Ｓを切替えるように構成し
た。
制御装置Ｃを介して共通のシステムバスＢに接続されて
いるマルチプロセッサシステムにおいて、システムバス
を有効に利用してデータ転送効率の低下を防止すること
を目的とする。 【構成】 送信データ編集手段Ｔによって編集された送
信データ中の宛先アドレスを識別する宛先アドレス識別
手段Ａと、この送信データをシステムバスＢあるいは受
信データバッファＲに切替えて出力するデータ方向制御
手段Ｓとをシステムバス制御装置Ｃに設け、この宛先ア
ドレス識別手段Ａは、送信データの宛先アドレスが他の
プロセッサである場合にはこの送信データをシステムバ
スＢに出力し、宛先が自己のプロセッサである場合には
この送信データを受信データバッファＲに出力するよう
に上記データ方向制御手段Ｓを切替えるように構成し
た。
Description
【０００１】
【産業上の利用分野】システムバス制御装置を介して共
通のシステムバスに接続された複数のプロセッサ相互間
でデータ転送を行なうためのデータ転送方式に関する。
通のシステムバスに接続された複数のプロセッサ相互間
でデータ転送を行なうためのデータ転送方式に関する。
【０００２】
【従来の技術】分散処理を行うなどの目的で複数のプロ
セッサを共通のシステムバスに接続したマルチプロセッ
サシステムが用いられているが、これらプロセッサ相互
間でのデータ転送の高速化の要求に伴ってシステムバス
の効率的な利用が要求されており、このためシステムバ
ス上のデータ転送を監視・制御するシステムバス制御装
置が使用されている。
セッサを共通のシステムバスに接続したマルチプロセッ
サシステムが用いられているが、これらプロセッサ相互
間でのデータ転送の高速化の要求に伴ってシステムバス
の効率的な利用が要求されており、このためシステムバ
ス上のデータ転送を監視・制御するシステムバス制御装
置が使用されている。
【０００３】図３は従来のこの種のデータ転送方式を説
明するためのブロック図であって、複数のプロセッサ１
1,１2,１3,……がそれぞれ同一の構成を有するシステム
バス制御装置２1,２2,２3,……を経てシステムバス３に
接続されている。なお、上記のシステムバス制御装置２
1,２2,２3,……はいずれも同一の構成を有していること
から、プロセッサ１1 が接続されているシステムバス制
御装置２1 についてだけデータの送受信に関する内部構
成を示した。
明するためのブロック図であって、複数のプロセッサ１
1,１2,１3,……がそれぞれ同一の構成を有するシステム
バス制御装置２1,２2,２3,……を経てシステムバス３に
接続されている。なお、上記のシステムバス制御装置２
1,２2,２3,……はいずれも同一の構成を有していること
から、プロセッサ１1 が接続されているシステムバス制
御装置２1 についてだけデータの送受信に関する内部構
成を示した。
【０００４】いま、プロセッサ１1 が他のプロセッサ例
えば１2 にデータをパケットとして転送しようとすると
するとき、このプロセッサ１1 は送信要求と宛先アドレ
スとを自己のシステムバス制御装置２1 のマイクロプロ
セッサ１１に送出する。
えば１2 にデータをパケットとして転送しようとすると
するとき、このプロセッサ１1 は送信要求と宛先アドレ
スとを自己のシステムバス制御装置２1 のマイクロプロ
セッサ１１に送出する。
【０００５】マイクロプロセッサ１１は、プロセッサ１
1 からのこの要求によってダイレクトメモリアクセスコ
ントローラ（以下、ＤＭＡＣ、という）１２を起動して
プロセッサ１1 の図示しない記憶装置に格納されている
送信データを送信バッファ１３に転送する。
1 からのこの要求によってダイレクトメモリアクセスコ
ントローラ（以下、ＤＭＡＣ、という）１２を起動して
プロセッサ１1 の図示しない記憶装置に格納されている
送信データを送信バッファ１３に転送する。
【０００６】そして、アドレス発生手段１４はこのプロ
セッサ１1 に割当てられているプロセッサ番号を送信元
アドレス、送信先であるプロセッサ１2 に割当てられて
いるプロセッサ番号を宛先アドレスとして発生し、これ
らのアドレスを送信データ編集手段１５によって送信デ
ータとともに編集してパケット化してから送信手段１６
を介してシステムバス３に送出する。
セッサ１1 に割当てられているプロセッサ番号を送信元
アドレス、送信先であるプロセッサ１2 に割当てられて
いるプロセッサ番号を宛先アドレスとして発生し、これ
らのアドレスを送信データ編集手段１５によって送信デ
ータとともに編集してパケット化してから送信手段１６
を介してシステムバス３に送出する。
【０００７】共通バス３上のパケット化されたデータは
各システムバス制御装置２1,２2,２ 3,……で同時に受信
されるが、受信側となるシステムバス制御装置２2 の内
部構成については前述のように図示を省略したのでシス
テムバス制御装置２1 の内部構成を引用して説明する
と、共通バス３から受信手段１７によって受信したデー
タは先ず受信レジスタ１８に格納され、宛先アドレス識
別手段１９によってそのデータに付された宛先アドレス
を識別して自己が接続されているプロセッサに宛てられ
た送信であるか否かが判断され、自己が接続されている
プロセッサに宛てられた送信であれば受信したデータを
受信データバッファ２０に格納する。
各システムバス制御装置２1,２2,２ 3,……で同時に受信
されるが、受信側となるシステムバス制御装置２2 の内
部構成については前述のように図示を省略したのでシス
テムバス制御装置２1 の内部構成を引用して説明する
と、共通バス３から受信手段１７によって受信したデー
タは先ず受信レジスタ１８に格納され、宛先アドレス識
別手段１９によってそのデータに付された宛先アドレス
を識別して自己が接続されているプロセッサに宛てられ
た送信であるか否かが判断され、自己が接続されている
プロセッサに宛てられた送信であれば受信したデータを
受信データバッファ２０に格納する。
【０００８】そして、この受信データバッファ２０に格
納されたデータは、ＤＭＡＣ１２の制御によって受信側
プロセッサ１、この例ではプロセッサ１2 の図示されて
いない記憶装置に転送される。
納されたデータは、ＤＭＡＣ１２の制御によって受信側
プロセッサ１、この例ではプロセッサ１2 の図示されて
いない記憶装置に転送される。
【０００９】
【発明が解決しようとする課題】しかしながら、この種
の従来装置においては、宛先が自己のプロセッサである
である場合でも送信手段１６からシステムバス３上に送
信したものを受信手段１７で受信するので、もしシステ
ムバス３を他のプロセッサが使用している場合にには、
仮に自己のプロセッサを宛先とするデータであっても、
システムバスが空きになるまで待機しなければならず、
したがってシステムバスにアクセスするまでの時間が長
くなるばかりでなく、ソフト処理に対する負荷も大きく
なるという問題がある。
の従来装置においては、宛先が自己のプロセッサである
である場合でも送信手段１６からシステムバス３上に送
信したものを受信手段１７で受信するので、もしシステ
ムバス３を他のプロセッサが使用している場合にには、
仮に自己のプロセッサを宛先とするデータであっても、
システムバスが空きになるまで待機しなければならず、
したがってシステムバスにアクセスするまでの時間が長
くなるばかりでなく、ソフト処理に対する負荷も大きく
なるという問題がある。
【００１０】本発明は、システムバスを有効に利用して
データ転送効率の低下を防止することを目的とする。
データ転送効率の低下を防止することを目的とする。
【００１１】
【課題を解決するための手段】図１の原理図に示すよう
に、複数のプロセッサＰ1,Ｐ2,……がそれぞれシステム
バス制御装置Ｃ1,Ｃ2,……を介して共通のシステムバス
Ｂに接続されているマルチプロセッサシステムにおい
て、送信データ編集手段Ｔによって編集された送信デー
タ中の宛先アドレスを識別する宛先アドレス識別手段Ａ
と、この送信データをシステムバスＢあるいは受信デー
タバッファＲに切替えて出力するセレクタなどのデータ
方向制御手段Ｓとを上記システムバス制御装置Ｃに設
け、この宛先アドレス識別手段Ａは、送信データ中の宛
先アドレスによって宛先が他のプロセッサである場合に
はこの送信データをシステムバスＢに出力し、宛先が自
己のプロセッサである場合にはこの送信データを受信デ
ータバッファＲに出力するように上記データ方向制御手
段Ｓを切替えるように構成した。
に、複数のプロセッサＰ1,Ｐ2,……がそれぞれシステム
バス制御装置Ｃ1,Ｃ2,……を介して共通のシステムバス
Ｂに接続されているマルチプロセッサシステムにおい
て、送信データ編集手段Ｔによって編集された送信デー
タ中の宛先アドレスを識別する宛先アドレス識別手段Ａ
と、この送信データをシステムバスＢあるいは受信デー
タバッファＲに切替えて出力するセレクタなどのデータ
方向制御手段Ｓとを上記システムバス制御装置Ｃに設
け、この宛先アドレス識別手段Ａは、送信データ中の宛
先アドレスによって宛先が他のプロセッサである場合に
はこの送信データをシステムバスＢに出力し、宛先が自
己のプロセッサである場合にはこの送信データを受信デ
ータバッファＲに出力するように上記データ方向制御手
段Ｓを切替えるように構成した。
【００１２】
【作用】送信データ編集手段Ｔによって編集された送信
データを宛先アドレス識別手段Ａに転送してこの送信デ
ータの宛先アドレスによって宛先を識別し、もし宛先が
自己のプロセッサである場合には送信データが受信デー
タバッファＲに転送されるようにデータ方向制御手段Ｓ
を切替え、また、宛先が他のプロセッサである場合には
この送信データがシステムバスＢに送出されるようにこ
のデータ方向制御手段Ｓを切替える。
データを宛先アドレス識別手段Ａに転送してこの送信デ
ータの宛先アドレスによって宛先を識別し、もし宛先が
自己のプロセッサである場合には送信データが受信デー
タバッファＲに転送されるようにデータ方向制御手段Ｓ
を切替え、また、宛先が他のプロセッサである場合には
この送信データがシステムバスＢに送出されるようにこ
のデータ方向制御手段Ｓを切替える。
【００１３】このように、本発明では自己のプロセッサ
に対してデータを転送する場合には送信データが直接受
信レジスタＲに転送されるとともにシステムバスＢには
送信データが送出されないので、このシステムバスＢを
他のプロセッサがデータ転送に使用することができるよ
うになり、システムバスの使用効率を著しく向上するこ
とができる。
に対してデータを転送する場合には送信データが直接受
信レジスタＲに転送されるとともにシステムバスＢには
送信データが送出されないので、このシステムバスＢを
他のプロセッサがデータ転送に使用することができるよ
うになり、システムバスの使用効率を著しく向上するこ
とができる。
【００１４】また、本発明によれば、宛先アドレス識別
手段Ａとして図３の従来例における宛先アドレス識別手
段２０をそのまま用いることができるので、この従来例
に、セレクタなどのデータ方向制御手段Ｓと、送信デー
タを宛先アドレス識別手段Ａに転送する伝送路と、この
宛先アドレス識別手段Ａからのデータ方向制御信号を上
記データ方向制御手段Ｓに伝送する制御線とを付加する
だけで容易に実施し得るという利点がある。
手段Ａとして図３の従来例における宛先アドレス識別手
段２０をそのまま用いることができるので、この従来例
に、セレクタなどのデータ方向制御手段Ｓと、送信デー
タを宛先アドレス識別手段Ａに転送する伝送路と、この
宛先アドレス識別手段Ａからのデータ方向制御信号を上
記データ方向制御手段Ｓに伝送する制御線とを付加する
だけで容易に実施し得るという利点がある。
【００１５】
【実施例】図２は図３に従来例として示したシステムバ
ス制御装置２1 に本発明を適用した実施例を示すもの
で、このシステムバス制御装置Ｃ1 内の図３の構成要素
と対応する構成要素には図３におけると同一の符号を付
してその詳細な動作の説明は省略する。
ス制御装置２1 に本発明を適用した実施例を示すもの
で、このシステムバス制御装置Ｃ1 内の図３の構成要素
と対応する構成要素には図３におけると同一の符号を付
してその詳細な動作の説明は省略する。
【００１６】送信データ編集手段１５によって編集され
た送信データは本発明によって付加された伝送路２１か
ら宛先アドレス識別手段１９に転送され、この宛先アド
レス識別手段１９では送信データの宛先アドレスによっ
てその宛先が自己のプロセッサであるかあるいは他のプ
ロセッサであるかを識別する。
た送信データは本発明によって付加された伝送路２１か
ら宛先アドレス識別手段１９に転送され、この宛先アド
レス識別手段１９では送信データの宛先アドレスによっ
てその宛先が自己のプロセッサであるかあるいは他のプ
ロセッサであるかを識別する。
【００１７】その結果、宛先が自己のプロセッサ１1 で
あることが識別されれば、この宛先アドレス識別手段１
９は送信データがデータ方向識別手段であるセレクタ２
２から受信レジスタ１８に転送されるようにセレクタ２
２を切替える制御信号を制御線２３からこのセレクタ２
２に送出する。これによって、送信データは送信手段１
６からシステムバス３に送出されることなく、セレクタ
２２から伝送路２４を経て受信レジスタ１８に直接格納
される。
あることが識別されれば、この宛先アドレス識別手段１
９は送信データがデータ方向識別手段であるセレクタ２
２から受信レジスタ１８に転送されるようにセレクタ２
２を切替える制御信号を制御線２３からこのセレクタ２
２に送出する。これによって、送信データは送信手段１
６からシステムバス３に送出されることなく、セレクタ
２２から伝送路２４を経て受信レジスタ１８に直接格納
される。
【００１８】宛先アドレス識別手段１９によって宛先が
他のプロセッサ例えば１2 であることが識別されると、
この宛先アドレス識別手段１９から制御線２３にセレク
タ２２を切替える制御信号が出力され、これによって切
替えられたセレクタ２２は送信データを送信手段１６に
送出し、この送信手段１６からシステムバス３を介して
他のシステムバス制御装置Ｃ2,Ｃ3,……に受信させる。
他のプロセッサ例えば１2 であることが識別されると、
この宛先アドレス識別手段１９から制御線２３にセレク
タ２２を切替える制御信号が出力され、これによって切
替えられたセレクタ２２は送信データを送信手段１６に
送出し、この送信手段１６からシステムバス３を介して
他のシステムバス制御装置Ｃ2,Ｃ3,……に受信させる。
【００１９】
【発明の効果】本発明によれば、従来のシステムバス制
御装置にセレクタなどのデータ方向制御手段と送信デー
タの伝送路と制御線とを付加するだけでシステムバスの
使用効率を著しく向上することができるという格別の効
果を達成することができる。
御装置にセレクタなどのデータ方向制御手段と送信デー
タの伝送路と制御線とを付加するだけでシステムバスの
使用効率を著しく向上することができるという格別の効
果を達成することができる。
【図１】本発明の原理を示す図である。
【図２】本発明の実施例を示す図である。
【図３】従来のマルチプロセッサシステムの例を示す図
である。
である。
Ｐ1,Ｐ2,…… プロセッサ Ｃ1,Ｃ2,…… システムバス制御装置 Ｂ システムバス Ｔ 送信データ編集手段 Ａ 宛先アドレス識別手段 Ｒ 受信データバッファ Ｓ 方向制御手段
Claims (1)
- 【請求項１】 複数のプロセッサがそれぞれシステムバ
ス制御装置を介して共通のシステムバスに接続されてい
るマルチプロセッサシステムにおいて、 送信データ編集手段によって編集された送信データ中の
宛先アドレスを識別する宛先アドレス識別手段と、この
送信データをシステムバスあるいは受信データバッファ
に切替えて出力するデータ方向制御手段とを上記システ
ムバス制御装置に設け、 この宛先アドレス識別手段は、送信データ中の宛先アド
レスによって宛先が他のプロセッサである場合にはこの
送信データをシステムバスに出力し、宛先が自己のプロ
セッサである場合にはこの送信データを受信データバッ
ファに出力するように上記データ方向制御手段を切替え
ることを特徴とするマルチプロセッサシステムにおける
データ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30031391A JPH05181809A (ja) | 1991-11-15 | 1991-11-15 | マルチプロセッサシステムにおけるデータ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30031391A JPH05181809A (ja) | 1991-11-15 | 1991-11-15 | マルチプロセッサシステムにおけるデータ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05181809A true JPH05181809A (ja) | 1993-07-23 |
Family
ID=17883278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30031391A Withdrawn JPH05181809A (ja) | 1991-11-15 | 1991-11-15 | マルチプロセッサシステムにおけるデータ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05181809A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997022122A1 (fr) * | 1995-12-08 | 1997-06-19 | Sony Corporation | Dispositif de correction |
| US6052151A (en) * | 1995-12-08 | 2000-04-18 | Sony Corporation | Editing apparatus |
-
1991
- 1991-11-15 JP JP30031391A patent/JPH05181809A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997022122A1 (fr) * | 1995-12-08 | 1997-06-19 | Sony Corporation | Dispositif de correction |
| US6052151A (en) * | 1995-12-08 | 2000-04-18 | Sony Corporation | Editing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5958031A (en) | Data transmitting/receiving device of a multiprocessor system and method therefor | |
| US5428799A (en) | Redirection of interrupts to microprocessors | |
| US4796022A (en) | Double transit bus system | |
| US20040230717A1 (en) | Processing device | |
| JPH0666061B2 (ja) | マルチｃｐｕ通信装置 | |
| JP2539436B2 (ja) | プロセツサ間通信方式 | |
| JP2626568B2 (ja) | データ転送制御装置 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPH0514365A (ja) | スキヤン伝送方式 | |
| JPH07319823A (ja) | プロセッサ間通信方式 | |
| JP3458037B2 (ja) | スプリットバス制御方式 | |
| KR19990079974A (ko) | 멀티프로세서 시스템에서 두 개의 버스 사이에 지연된 요구를처리하기 위한 장치 및 그 제어방법 | |
| JPH02230345A (ja) | 装置間通信・キャッシュ一致処理方式 | |
| CA1235229A (en) | Double transit bus system | |
| JP3118746B2 (ja) | バス拡張システム | |
| JP2881234B2 (ja) | 疎結合マルチプロセッサシステム | |
| JPH0448368A (ja) | プロセッサ間通信方式 | |
| JPS59231952A (ja) | マルチプロセツサ間通信制御方式 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPH0535693A (ja) | データ転送装置 | |
| JPH01131945A (ja) | 通信制御装置 | |
| JPH0535695A (ja) | マルチプロセツサシステム | |
| JPH0512219A (ja) | プロセス転送方式 | |
| JPH0358162A (ja) | プロセッサ間通信方式 | |
| JPS61260350A (ja) | 並列処理制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |