JPH0518258B2 - - Google Patents
Info
- Publication number
- JPH0518258B2 JPH0518258B2 JP58163920A JP16392083A JPH0518258B2 JP H0518258 B2 JPH0518258 B2 JP H0518258B2 JP 58163920 A JP58163920 A JP 58163920A JP 16392083 A JP16392083 A JP 16392083A JP H0518258 B2 JPH0518258 B2 JP H0518258B2
- Authority
- JP
- Japan
- Prior art keywords
- dimensional
- log
- lsi
- yield
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は三次元集積回路装置（三次元LSI）に
係かり、特に設計時、所望の歩留Yc以上で製造
するための能動素子形成層の積層数M0を有する
三次元LSIに関する。
係かり、特に設計時、所望の歩留Yc以上で製造
するための能動素子形成層の積層数M0を有する
三次元LSIに関する。
(b) 技術の背景
周知のように、半導体集積回路（IC）はLSI、
VLSIと二次元（平面）領域で微細化、高集積化
されてきたが、それは高度に集積化すれば高速動
作等、極めて利点が多いからである。しかしなが
ら、微細化にも限度があり、例えばMOSFETの
ゲート長が1μｍあるいはそれ以下ではホツトエ
レクトロン効果が顕著に現れるというような微細
化に伴う物理的限界が見えてきた。
VLSIと二次元（平面）領域で微細化、高集積化
されてきたが、それは高度に集積化すれば高速動
作等、極めて利点が多いからである。しかしなが
ら、微細化にも限度があり、例えばMOSFETの
ゲート長が1μｍあるいはそれ以下ではホツトエ
レクトロン効果が顕著に現れるというような微細
化に伴う物理的限界が見えてきた。
一方、絶縁基板上に半導体層を被着し、ビー
ム・アニールして結晶基板として、その半導体結
晶基板に素子を形成し、更にその上に配線層を設
けて、これを多層に積み上げる構造が開発されて
おり、これにより三次元LSIが大きくクローズア
ツプしてきた。
ム・アニールして結晶基板として、その半導体結
晶基板に素子を形成し、更にその上に配線層を設
けて、これを多層に積み上げる構造が開発されて
おり、これにより三次元LSIが大きくクローズア
ツプしてきた。
上記のような微細化の限界を考え合わせると、
立体的な三次元LSIは今後にICが発展するための
最大課題であると思われる。
立体的な三次元LSIは今後にICが発展するための
最大課題であると思われる。
(c) 従来技術と問題点
このような三次元LSIにおいて、どのような構
造の三次元LSIを形成するかは設計上極めて重要
な問題である。今後、例えば論理回路LSIにおい
て50万ゲートの二次元LSIを２層に積層するか、
また10万ゲートの二次元LSIを10層に積層するか
の選択を迫られることが当然予想される。
造の三次元LSIを形成するかは設計上極めて重要
な問題である。今後、例えば論理回路LSIにおい
て50万ゲートの二次元LSIを２層に積層するか、
また10万ゲートの二次元LSIを10層に積層するか
の選択を迫られることが当然予想される。
通常、二次元LSIのプロセスおよび設計は性
能、コスト、納期の３つを考慮して決定される
が、コストは強く歩留（Yield）に左右される。
三次元LSIにとつても最も重要なことは採算に合
うかどうかのコスト問題である。
能、コスト、納期の３つを考慮して決定される
が、コストは強く歩留（Yield）に左右される。
三次元LSIにとつても最も重要なことは採算に合
うかどうかのコスト問題である。
(d) 発明の目的
本発明はプロセスおよび設計の定数が与えられ
ている場合に、予定価格以下のコストで製作する
ための能動素子形成層の積層数を有する三次元
LSIを提案するものである。
ている場合に、予定価格以下のコストで製作する
ための能動素子形成層の積層数を有する三次元
LSIを提案するものである。
(e) 発明の構成
その目的は、三次元LSIにおける能動素子形成
層の積層数をM0として 2n・ａ・Ｄ・K2／−log（Yc）≦M0≦log（Yc）／2n
・log（y0） 但し、M0はM0≧１を満足する整数 ｎ；単層の工程数 ａ；回路密度に関する比例定数 Ｄ；平均欠陥密度 Ｋ；チツプ当たりの能動素子数 y0；平均工程歩留 Yc；所望の歩留 log；自然対数 からなる式で与えられる積層数M0を有する三次
元集積回路装置によつて達成される。
層の積層数をM0として 2n・ａ・Ｄ・K2／−log（Yc）≦M0≦log（Yc）／2n
・log（y0） 但し、M0はM0≧１を満足する整数 ｎ；単層の工程数 ａ；回路密度に関する比例定数 Ｄ；平均欠陥密度 Ｋ；チツプ当たりの能動素子数 y0；平均工程歩留 Yc；所望の歩留 log；自然対数 からなる式で与えられる積層数M0を有する三次
元集積回路装置によつて達成される。
(f) 発明の実施例
以下、詳細に説明すると、本発明にかかる積層
数決定方法は二次元LSIの歩留計算法を基礎にし
ているため、まず二次元LSIの歩留計算法の概要
を説明する。
数決定方法は二次元LSIの歩留計算法を基礎にし
ているため、まず二次元LSIの歩留計算法の概要
を説明する。
欠陥密度はポアソン分布に依存すると仮定す
る。そうすると、工程数ｎによつて完成される半
導体ウエハーのウエハー歩留Ｙは次式で表わされ
る。
る。そうすると、工程数ｎによつて完成される半
導体ウエハーのウエハー歩留Ｙは次式で表わされ
る。
Ｙ＝（o
Πi
yi）exp（−o
〓i
AiDi） ……(1)
ここに、yi、Ai、Diはそれぞれｉ番目工程の工
程歩留、欠陥に関連ある面積、欠陥密度で、本式
における右項のΠyなる因子は各工程歩留の積、
指数関数因子は欠陥密度と面積に依存する歩留を
表すものである。
程歩留、欠陥に関連ある面積、欠陥密度で、本式
における右項のΠyなる因子は各工程歩留の積、
指数関数因子は欠陥密度と面積に依存する歩留を
表すものである。
欠陥密度Diとは結晶欠陥のみならずゴミの付着
など、電気的特性に及ぼす色々の欠陥を意味して
おり、欠陥に関連ある面積Aiとはそれの起こり易
い領域の面積、単的にはチツプ上の能動素子領域
の占める面積を意味している。
など、電気的特性に及ぼす色々の欠陥を意味して
おり、欠陥に関連ある面積Aiとはそれの起こり易
い領域の面積、単的にはチツプ上の能動素子領域
の占める面積を意味している。
(1)式は複雑であるから、これを簡単して、
Ｙ＝ynexp（−ｎ・Ａ・Ｄ） ……(2)
と仮定する。ここに、y0は全工程数ｎの平均工程
歩留、Ａはチツプ面積、Ｄはチツプ面積の欠陥密
度とする。
歩留、Ａはチツプ面積、Ｄはチツプ面積の欠陥密
度とする。
また、チツプ面積Ａとチツプ当たり素子数Ｋ
（トランジスタ、ゲートなどの能動素子を素子と
略称する）との関係は、 Ａ(K)＝ａ・K2 ……(3) と仮定する。Ａ(K)は素子数Ｋを有するチツプ面積
を表わし、ａは回路密度に関する比例定数であ
る。このように素子数の２乗にチツプ面積が比例
するわけは、素子が増えると配線数が増加するか
らであり、理論的証明もなされており、且つ(3)式
はCMOSゲートアレイの実際の製品の値と良い
一致を示す。
（トランジスタ、ゲートなどの能動素子を素子と
略称する）との関係は、 Ａ(K)＝ａ・K2 ……(3) と仮定する。Ａ(K)は素子数Ｋを有するチツプ面積
を表わし、ａは回路密度に関する比例定数であ
る。このように素子数の２乗にチツプ面積が比例
するわけは、素子が増えると配線数が増加するか
らであり、理論的証明もなされており、且つ(3)式
はCMOSゲートアレイの実際の製品の値と良い
一致を示す。
(3)式を(2)式に入れると、次式が得られる。
Ｙ(K)＝yn 0exp（−ｎ・ａ・Ｄ・K2） ……(4)
この(4)式は歩留Ｙ(K)が素子数Ｋに依存することを
示しているものである。
示しているものである。
以上に説明した二次元LSIの式を基礎にして、
三次元LSにおける同様の式を計算する。この場
合、素子を形成した層の積層数をＭとすれば、上
記工程数ｎをＭ倍繰り返して形成すると考えてよ
いから、二次元式のｎは三次元式ではＭ×ｎと置
き換えらえる。
三次元LSにおける同様の式を計算する。この場
合、素子を形成した層の積層数をＭとすれば、上
記工程数ｎをＭ倍繰り返して形成すると考えてよ
いから、二次元式のｎは三次元式ではＭ×ｎと置
き換えらえる。
また、三次元における見掛け上のチツプ面積は
Ａ(K)＝ａ・（Ｋ／Ｍ）2 ……(5)
となり、二次元における(3)式は三次元では(5)式に
代わる。
代わる。
これら２つの条件を(2)式に入れると、(4)式に代
わつて次式がえられる。
わつて次式がえられる。
Ｙ（Ｋ、Ｍ）＝yn
Claims (1)
- 【特許請求の範囲】 １ 三次元LSIにおける能動素子形成層の積層数
をM0として 2n・ａ・Ｄ・K2／−log（Yc）≦M0≦log（Yc）／2n
・log（y0） 但し、M0はM0≧１を満足する整数 ｎ；単層の工程数 ａ；回路密度に関する比例定数 Ｄ；平均欠陥密度 Ｋ；チツプ当たりの能動素子数 y0；平均工程歩留 Yc；所望の歩留 log；自然対数 からなる式で与えられる積層数M0を有すること
を特徴とする三次元集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58163920A JPS6054465A (ja) | 1983-09-05 | 1983-09-05 | 三次元集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58163920A JPS6054465A (ja) | 1983-09-05 | 1983-09-05 | 三次元集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6054465A JPS6054465A (ja) | 1985-03-28 |
| JPH0518258B2 true JPH0518258B2 (ja) | 1993-03-11 |
Family
ID=15783332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58163920A Granted JPS6054465A (ja) | 1983-09-05 | 1983-09-05 | 三次元集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054465A (ja) |
-
1983
- 1983-09-05 JP JP58163920A patent/JPS6054465A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6054465A (ja) | 1985-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW461108B (en) | Semiconductor device | |
| US6730931B2 (en) | Integrated circuit feature layout for improved chemical mechanical polishing | |
| Das et al. | Technology, performance, and computer-aided design of three-dimensional integrated circuits | |
| EP0206696B1 (en) | Multi-layer semiconductor device | |
| DE112016007567T5 (de) | Gehäusesubstrat mit hochdichte-zwischenverbindungsschicht mit säulen- und via-verbindungen zur fan-out-skalierung | |
| US20050156704A1 (en) | Magnetic material for transformers and/or inductors | |
| US20080201682A1 (en) | Method of designing wiring structure of semiconductor device and wiring structure designed accordingly | |
| Chen et al. | Design and optimization of SRAM macro and logic using backside interconnects at 2nm node | |
| CN109166836A (zh) | 半导体器件和制造方法 | |
| CN112635457B (zh) | 半导体装置及其制造方法 | |
| TWI513093B (zh) | 具有可調諧特性阻抗之垂直共平面波導、設計結構及其製造方法 | |
| Kurokawa et al. | 3-D VLSI technology in Japan and an example: a syndrome decoder for double error correction | |
| US9711452B2 (en) | Optimized wires for resistance or electromigration | |
| JPH0518258B2 (ja) | ||
| TW479319B (en) | Method and structure of high and low K buried oxide for SOI technology | |
| Kunikiyo et al. | Test structure measuring inter-and intralayer coupling capacitance of interconnection with subfemtofarad resolution | |
| TW200941269A (en) | Performance-aware logic operations for generating masks | |
| CN105023878A (zh) | 在半导体基板上制造多晶体半导体电阻的系统和方法 | |
| JPS6054464A (ja) | 三次元集積回路装置 | |
| JPH01276744A (ja) | 超伝導配線及びその製造方法 | |
| Chang et al. | Interconnection challenges and the national technology roadmap for semiconductors | |
| US12438078B2 (en) | Local interconnect power rails and upper power rails | |
| JPS58139445A (ja) | 半導体集積回路装置 | |
| Deguchi et al. | Quantitative derivation and evaluation of wire length distribution in three-dimensional integrated circuits using simulated quenching | |
| Zarkesh-Ha et al. | Backend process optimization for 90 nm high-density ASIC chips |