JPH05183694A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH05183694A JPH05183694A JP4154189A JP15418992A JPH05183694A JP H05183694 A JPH05183694 A JP H05183694A JP 4154189 A JP4154189 A JP 4154189A JP 15418992 A JP15418992 A JP 15418992A JP H05183694 A JPH05183694 A JP H05183694A
- Authority
- JP
- Japan
- Prior art keywords
- block
- photoelectric conversion
- conversion device
- signal
- accumulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 ブロック内クロストークの全くない本来の出
力電圧を簡便な回路構成で得る。 【構成】 複数の光センサＳの出力信号を一定数ずつ１
ブロックとして順次とり出す第１のスイッチ手段Ｔと、
第１のスイッチ手段Ｔからの１ブロック分の信号を蓄積
する第１の蓄積手段ＣL と、第１の蓄積手段ＣL と複数
の光センサＳとを接続するマトリクス接続部と、第１の
蓄積手段ＣL に蓄積された１ブロック分の信号を取り出
す第２のスイッチ手段ＵSWと、第２のスイッチ手段ＵSW
からの１ブロック分の信号を蓄積する第２の蓄積手段Ｃ
T と、を有する光電変換装置において、前記第２のスイ
ッチ手段ＵSWのオン時間を調節する手段（モノマルチバ
イブレータ回路）を具備する。
力電圧を簡便な回路構成で得る。 【構成】 複数の光センサＳの出力信号を一定数ずつ１
ブロックとして順次とり出す第１のスイッチ手段Ｔと、
第１のスイッチ手段Ｔからの１ブロック分の信号を蓄積
する第１の蓄積手段ＣL と、第１の蓄積手段ＣL と複数
の光センサＳとを接続するマトリクス接続部と、第１の
蓄積手段ＣL に蓄積された１ブロック分の信号を取り出
す第２のスイッチ手段ＵSWと、第２のスイッチ手段ＵSW
からの１ブロック分の信号を蓄積する第２の蓄積手段Ｃ
T と、を有する光電変換装置において、前記第２のスイ
ッチ手段ＵSWのオン時間を調節する手段（モノマルチバ
イブレータ回路）を具備する。
Description
【０００１】
【産業上の利用分野】本発明は光電変換装置に係り、特
にファクシミリ、イメージリーダ、デイジタル複写機お
よび電子黒板等の入力部に好適に用いられる光電変換装
置に関する。
にファクシミリ、イメージリーダ、デイジタル複写機お
よび電子黒板等の入力部に好適に用いられる光電変換装
置に関する。
【０００２】
【従来の技術】以下、本発明の第１〜第３の光電変換装
置に係る第１の従来技術について説明する。
置に係る第１の従来技術について説明する。
【０００３】近年、ファクシミリ、イメージリーダ等の
小型化、高性能化のために、光電変換装置として、等倍
光学系をもつ長尺ラインセンサの開発が行われている。
小型化、高性能化のために、光電変換装置として、等倍
光学系をもつ長尺ラインセンサの開発が行われている。
【０００４】従来、この種のラインセンサは一列のアレ
イ状に配列された各光電変換素子に対して、それぞれス
イッチ素子等が構成された信号処理用の集積回路（以
下、ＩＣと称す。）を接続して構成している。しかしな
がら、その光電変換素子の個数は、ファクシミリＧ３規
格に準ずるとＡ４サイズで１７２８個も必要となる。こ
のため実装工数も増え、製造コスト並びに信頼性で満足
なものは得られていない。
イ状に配列された各光電変換素子に対して、それぞれス
イッチ素子等が構成された信号処理用の集積回路（以
下、ＩＣと称す。）を接続して構成している。しかしな
がら、その光電変換素子の個数は、ファクシミリＧ３規
格に準ずるとＡ４サイズで１７２８個も必要となる。こ
のため実装工数も増え、製造コスト並びに信頼性で満足
なものは得られていない。
【０００５】一方、信号処理用のＩＣの個数を減らし、
かつ実装工数を減らす構成として、従来からマトリクス
配線による構成が採用されている。
かつ実装工数を減らす構成として、従来からマトリクス
配線による構成が採用されている。
【０００６】また、スイッチング用素子として薄膜トラ
ンジスタ（以下、ＴＦＴと称す。）を採用し、光電変換
素子、ＴＦＴ、マトリクス配線等からなる一体的な構成
をとることにより、信号処理用のＩＣの機能を低減化
し、高速読み取りの長尺密着型の画像読み取り装置を安
価に提供する試みもなされている。
ンジスタ（以下、ＴＦＴと称す。）を採用し、光電変換
素子、ＴＦＴ、マトリクス配線等からなる一体的な構成
をとることにより、信号処理用のＩＣの機能を低減化
し、高速読み取りの長尺密着型の画像読み取り装置を安
価に提供する試みもなされている。
【０００７】さらに、製造コストを下げ、信頼性の高い
長尺密着型の画像読み取り装置を提供するために、光電
変換素子の光電変換層、ＴＦＴの半導体層を同一材料の
たとえば非晶質シリコンで形成し、光電変換素子、ＴＦ
Ｔ、マトリクス配線等を同一基板上に同一製造工程を用
いて一体的に作成する方法も開発されている。
長尺密着型の画像読み取り装置を提供するために、光電
変換素子の光電変換層、ＴＦＴの半導体層を同一材料の
たとえば非晶質シリコンで形成し、光電変換素子、ＴＦ
Ｔ、マトリクス配線等を同一基板上に同一製造工程を用
いて一体的に作成する方法も開発されている。
【０００８】またさらに、小型化、低コスト化のため、
等倍ファイバーレンズアレイを用いずに、ガラス等の透
明スペーサを介して、光電変換素子が原稿からの反射光
を直接検知する光電変換装置も提案されている。
等倍ファイバーレンズアレイを用いずに、ガラス等の透
明スペーサを介して、光電変換素子が原稿からの反射光
を直接検知する光電変換装置も提案されている。
【０００９】図２０は、我々が先に提案した従来の光電
変換装置の等価回路図である。
変換装置の等価回路図である。
【００１０】光電変換素子Ｓ1-1 〜Ｓ36-48 に入射した
光情報は、光電変換素子Ｓ1-1 〜Ｓ36-48 から蓄積コン
デンサＣS1-1〜ＣS36-48、転送用ＴＦＴのＴ1-1 〜Ｔ
36-48 、マトリクス信号配線Ｌ1 〜Ｌ48を通って、並列
の電圧出力となる。さらに、読み出し用スイッチＩＣに
よって直列信号となり外部に取り出される。なお、蓄積
コンデンサＣS1-1〜ＣS36-48に蓄積された残留電荷はリ
セット用ＴＦＴのＲ1-1 〜Ｒ36-48 によってリセットさ
れる。
光情報は、光電変換素子Ｓ1-1 〜Ｓ36-48 から蓄積コン
デンサＣS1-1〜ＣS36-48、転送用ＴＦＴのＴ1-1 〜Ｔ
36-48 、マトリクス信号配線Ｌ1 〜Ｌ48を通って、並列
の電圧出力となる。さらに、読み出し用スイッチＩＣに
よって直列信号となり外部に取り出される。なお、蓄積
コンデンサＣS1-1〜ＣS36-48に蓄積された残留電荷はリ
セット用ＴＦＴのＲ1-1 〜Ｒ36-48 によってリセットさ
れる。
【００１１】ここで読み出し用スイッチＩＣは、マトリ
クス信号配線部の負荷容量ＣL1〜ＣL48 と読み出し用ス
イッチＴSW1 〜ＴSW48との間に転送用スイッチＵSW1 〜
ＵSW48と読み出し用コンデンサＣT1〜ＣT48 とを設け、
更に読み出し用コンデンサＣT1〜ＣT48 をリセットする
為のリセットスイッチＶSWを設けた構成である。
クス信号配線部の負荷容量ＣL1〜ＣL48 と読み出し用ス
イッチＴSW1 〜ＴSW48との間に転送用スイッチＵSW1 〜
ＵSW48と読み出し用コンデンサＣT1〜ＣT48 とを設け、
更に読み出し用コンデンサＣT1〜ＣT48 をリセットする
為のリセットスイッチＶSWを設けた構成である。
【００１２】転送用スイッチＵSW1 〜ＵSW48は、マトリ
クス信号配線Ｌ1 〜Ｌ48の各配線に接続され、マトリク
ス信号配線Ｌ1 〜Ｌ48に形成されている負荷容量ＣL1〜
ＣL48 に蓄えられた電荷を、読み出し用コンデンサＣT1
〜ＣT48 に転送するためのスイッチであり、転送パルス
Ｇt により同時に駆動される。
クス信号配線Ｌ1 〜Ｌ48の各配線に接続され、マトリク
ス信号配線Ｌ1 〜Ｌ48に形成されている負荷容量ＣL1〜
ＣL48 に蓄えられた電荷を、読み出し用コンデンサＣT1
〜ＣT48 に転送するためのスイッチであり、転送パルス
Ｇt により同時に駆動される。
【００１３】読み出し用スイッチＴSW1 〜ＴSW48は読み
出し用コンデンサのそれぞれに接続され、順次切り替え
ることにより、読み出し用コンデンサＣT1〜ＣT48 の電
位を順次増幅器Ａｍｐを介して光電変換装置の外部へ読
み出すための読みだし用スイッチであり、シフトレジス
タＳＲ２により順次駆動される。
出し用コンデンサのそれぞれに接続され、順次切り替え
ることにより、読み出し用コンデンサＣT1〜ＣT48 の電
位を順次増幅器Ａｍｐを介して光電変換装置の外部へ読
み出すための読みだし用スイッチであり、シフトレジス
タＳＲ２により順次駆動される。
【００１４】ＲSW1 〜ＲSW48は、マトリクス信号配線部
に形成された負荷容量ＣL1〜ＣL48 と転送スイッチＵ
SW1 〜ＵSW48との間に設けられ、負荷容量ＣL1〜ＣL48
の電位をリセット電位ＶR にリセットする為のリセット
用スイッチであり、リセットパルスＣres により駆動さ
れる。
に形成された負荷容量ＣL1〜ＣL48 と転送スイッチＵ
SW1 〜ＵSW48との間に設けられ、負荷容量ＣL1〜ＣL48
の電位をリセット電位ＶR にリセットする為のリセット
用スイッチであり、リセットパルスＣres により駆動さ
れる。
【００１５】また、ＶSWは、読み出し用コンデンサＣT1
〜ＣT48 の電位をリセット電位ＶR にリセットするため
のリセット用スイッチであり、リセットパルスｇres に
より駆動される。
〜ＣT48 の電位をリセット電位ＶR にリセットするため
のリセット用スイッチであり、リセットパルスｇres に
より駆動される。
【００１６】本従来例の光電変換装置の構成例では、総
画素数１７２８ビットの光電変換素子を４８ビットずつ
まとめて３６ブロックに分割してある。各動作は順次こ
のブロック単位で進む。図２１は、従来の光電変換装置
によって、画像濃度が均一な原稿を読み取るときのタイ
ミングチャートを示す。
画素数１７２８ビットの光電変換素子を４８ビットずつ
まとめて３６ブロックに分割してある。各動作は順次こ
のブロック単位で進む。図２１は、従来の光電変換装置
によって、画像濃度が均一な原稿を読み取るときのタイ
ミングチャートを示す。
【００１７】第１ブロックの光電変換素子Ｓ1-1 〜Ｓ
1-48に入射した光情報は、蓄積コンデンサＣS1-1〜Ｃ
s1-48 に電荷として蓄えられる。一定時間後、第１ゲー
ト駆動線Ｇ1 にシフトレジスタＳＲ1 より電圧パルスが
加えられ、転送用ＴＦＴのＴ1-1 〜Ｔ1-48がＯＮ状態と
なる。これにより蓄積コンデンサＣS1-1〜Ｃs1-48 の電
荷がマトリクス信号配線Ｌ1 〜Ｌ48を通って、負荷容量
ＣL1〜ＣL48 に転送される。この転送のために必要なゲ
ートパルス幅ｔ1 （図２１に図示）は、蓄積コンデンサ
ＣS と負荷容量ＣL の容量値の小さい方の値と転送用Ｔ
ＦＴ ＴのＯＮ抵抗Ｒt とにより定まる時定数に依存す
る。
1-48に入射した光情報は、蓄積コンデンサＣS1-1〜Ｃ
s1-48 に電荷として蓄えられる。一定時間後、第１ゲー
ト駆動線Ｇ1 にシフトレジスタＳＲ1 より電圧パルスが
加えられ、転送用ＴＦＴのＴ1-1 〜Ｔ1-48がＯＮ状態と
なる。これにより蓄積コンデンサＣS1-1〜Ｃs1-48 の電
荷がマトリクス信号配線Ｌ1 〜Ｌ48を通って、負荷容量
ＣL1〜ＣL48 に転送される。この転送のために必要なゲ
ートパルス幅ｔ1 （図２１に図示）は、蓄積コンデンサ
ＣS と負荷容量ＣL の容量値の小さい方の値と転送用Ｔ
ＦＴ ＴのＯＮ抵抗Ｒt とにより定まる時定数に依存す
る。
【００１８】蓄積コンデンサＣS は１０〜２０ｐＦ、負
荷容量ＣL は１００〜３００ｐＦが適当な値であり、Ｏ
Ｎ抵抗Ｒt はａ−Ｓｉ：Ｈを用いたＴＦＴにおいては数
ＭΩと高抵抗になるため、この時定数は１０〜４０μｓ
ｅｃとなる。
荷容量ＣL は１００〜３００ｐＦが適当な値であり、Ｏ
Ｎ抵抗Ｒt はａ−Ｓｉ：Ｈを用いたＴＦＴにおいては数
ＭΩと高抵抗になるため、この時定数は１０〜４０μｓ
ｅｃとなる。
【００１９】続いてゲート駆動信号Ｇt の印加により、
転送用スイッチＵSW1 〜ＵSW48は同時にＯＮ状態とな
り、負荷容量ＣL1〜ＣL48 に蓄えられた信号電荷は読み
だし用コンデンサＣT1〜ＣT48 に同時に転送される。こ
の転送のために必要なゲートパルスＧt の長さｔ3 （図
２１に図示）は、転送用スイッチＵSWのＯＮ抵抗Ｒｕお
よび、負荷容量ＣL と読み出し用コンデンサＣT の容量
値の小さい方の値とにより定まる時定数に依存する。
転送用スイッチＵSW1 〜ＵSW48は同時にＯＮ状態とな
り、負荷容量ＣL1〜ＣL48 に蓄えられた信号電荷は読み
だし用コンデンサＣT1〜ＣT48 に同時に転送される。こ
の転送のために必要なゲートパルスＧt の長さｔ3 （図
２１に図示）は、転送用スイッチＵSWのＯＮ抵抗Ｒｕお
よび、負荷容量ＣL と読み出し用コンデンサＣT の容量
値の小さい方の値とにより定まる時定数に依存する。
【００２０】負荷容量ＣL は１００〜３００ｐＦ、読み
出し用コンデンサＣT は１０〜２０ｐＦが適当な値であ
り、ＯＮ抵抗Ｒｕは汎用的なアナログスイッチを用いる
と３ｋ〜５ｋΩに選定できるため、この時定数は１００
ｎｓｅｃ以下の短い値にできる。
出し用コンデンサＣT は１０〜２０ｐＦが適当な値であ
り、ＯＮ抵抗Ｒｕは汎用的なアナログスイッチを用いる
と３ｋ〜５ｋΩに選定できるため、この時定数は１００
ｎｓｅｃ以下の短い値にできる。
【００２１】引き続いて、ゲート駆動線ｇ1 〜ｇ48にシ
フトレジスタＳＲ2 から電圧パルスが順次加えられるこ
とにより、読み出し用コンデンサＣT1〜ＣT48 に転送さ
れた第１ブロックの信号電荷は、読み出し用スイッチＴ
SW1 〜ＴSW48により直列信号に変換され、増幅器Ａｍｐ
により増幅され光電変換装置の外部へ出力電圧Ｖout と
して取り出される。
フトレジスタＳＲ2 から電圧パルスが順次加えられるこ
とにより、読み出し用コンデンサＣT1〜ＣT48 に転送さ
れた第１ブロックの信号電荷は、読み出し用スイッチＴ
SW1 〜ＴSW48により直列信号に変換され、増幅器Ａｍｐ
により増幅され光電変換装置の外部へ出力電圧Ｖout と
して取り出される。
【００２２】この１ブロック分の信号出力が出力される
期間ｔ4 （図２１に図示）は、読みだし用スイッチＴSW
のＯＮ抵抗Ｒｔと増幅器Ａｍｐの配線容量を含む入力容
量および増幅器の応答速度に依存するが、１ビットあた
り１〜２μｓｅｃに選定することができる為、４８ビッ
トでは約５０〜１００μｓｅｃとなる。
期間ｔ4 （図２１に図示）は、読みだし用スイッチＴSW
のＯＮ抵抗Ｒｔと増幅器Ａｍｐの配線容量を含む入力容
量および増幅器の応答速度に依存するが、１ビットあた
り１〜２μｓｅｃに選定することができる為、４８ビッ
トでは約５０〜１００μｓｅｃとなる。
【００２３】この読み出し動作において、ｇ1 〜ｇ48に
印加される電圧パルスが高電圧（ハイ）の期間の後半期
間ｔ5 （図２１に図示）に、リセットパルスｇres がリ
セットスイッチＶSWに逐次印加される。これにより、こ
の後半期間ｔ5 においては、読み出し用スイッチＴSWと
リセットスイッチＶSWが同時にＯＮ状態となり、読み出
し用コンデンサＣT1〜ＣT48 は逐次リセット電位ＶR に
リセットされる。
印加される電圧パルスが高電圧（ハイ）の期間の後半期
間ｔ5 （図２１に図示）に、リセットパルスｇres がリ
セットスイッチＶSWに逐次印加される。これにより、こ
の後半期間ｔ5 においては、読み出し用スイッチＴSWと
リセットスイッチＶSWが同時にＯＮ状態となり、読み出
し用コンデンサＣT1〜ＣT48 は逐次リセット電位ＶR に
リセットされる。
【００２４】このリセットの為に必要なゲートパルスｇ
res の長さｔ5 は、リセット用スイッチＶSWのＯＮ抵抗
Ｒｖ、読み出し用スイッチＴSWのＯＮ抵抗Ｒｔおよび読
み出し用コンデンサＣT の値により定まる時定数に依存
するが、読み出し用コンデンサＣT は１０〜２０ｐＦが
適当であり、ＯＮ抵抗Ｒｖ、Ｒｔには汎用的なアナログ
スイッチを用いると５０〜３００Ωに選定できるため、
この時定数は１００ｎｓｅｃ以下の短い値にできる。
res の長さｔ5 は、リセット用スイッチＶSWのＯＮ抵抗
Ｒｖ、読み出し用スイッチＴSWのＯＮ抵抗Ｒｔおよび読
み出し用コンデンサＣT の値により定まる時定数に依存
するが、読み出し用コンデンサＣT は１０〜２０ｐＦが
適当であり、ＯＮ抵抗Ｒｖ、Ｒｔには汎用的なアナログ
スイッチを用いると５０〜３００Ωに選定できるため、
この時定数は１００ｎｓｅｃ以下の短い値にできる。
【００２５】また、この信号読み出し動作と並行して、
リセットパルスＣres をリセットスイッチＲSW1 〜Ｒ
SW48に印加することにより、負荷容量ＣL1〜ＣL48 が同
時にリセットされる。
リセットパルスＣres をリセットスイッチＲSW1 〜Ｒ
SW48に印加することにより、負荷容量ＣL1〜ＣL48 が同
時にリセットされる。
【００２６】このリセットの為に必要なゲートパルスＣ
res の長さｔ2 （図２１に図示）は、リセット用スイッ
チＲSWのＯＮ抵抗Ｒｒ，マトリクス信号配線の抵抗およ
び負荷容量ＣL の値により定まる時定数に依存し、数μ
ｓｅｃ程度の値となる。
res の長さｔ2 （図２１に図示）は、リセット用スイッ
チＲSWのＯＮ抵抗Ｒｒ，マトリクス信号配線の抵抗およ
び負荷容量ＣL の値により定まる時定数に依存し、数μ
ｓｅｃ程度の値となる。
【００２７】このリセット動作が終了後、ゲート駆動配
線Ｇ2 に電圧パルスがシフトレジスタＳＲ1 より印加さ
れ、第２ブロックの転送動作が始まる。この転送動作と
同時に第１ブロックのリセット用ＴＦＴのＲ1-1 からＲ
1-48がＯＮ状態となり、第１ブロックの蓄積コンデンサ
ＣS1-1〜ＣS1-48 の電荷がリセット電位ＶR にリセット
され、次の蓄積動作にそなえる。以下、ゲート駆動線Ｇ
3 ，Ｇ4 ，・・・を順次駆動することにより１ライン分
のデータを出力する。
線Ｇ2 に電圧パルスがシフトレジスタＳＲ1 より印加さ
れ、第２ブロックの転送動作が始まる。この転送動作と
同時に第１ブロックのリセット用ＴＦＴのＲ1-1 からＲ
1-48がＯＮ状態となり、第１ブロックの蓄積コンデンサ
ＣS1-1〜ＣS1-48 の電荷がリセット電位ＶR にリセット
され、次の蓄積動作にそなえる。以下、ゲート駆動線Ｇ
3 ，Ｇ4 ，・・・を順次駆動することにより１ライン分
のデータを出力する。
【００２８】次に、本発明の第４の光電変換装置に係る
第２の従来技術について説明する。
第２の従来技術について説明する。
【００２９】図２４は従来の光電変換装置の回路図であ
る。但しここでは９個の光センサを有する光センサアレ
イの場合を一例として、取り上げる。
る。但しここでは９個の光センサを有する光センサアレ
イの場合を一例として、取り上げる。
【００３０】同図において、光センサＳ１１〜Ｓ３３
は、３個で１ブロックを構成し、３ブロックで光センサ
アレイを構成している。光センサＳ１１〜Ｓ３３に各々
対応している蓄積容量ＣＳ１１〜ＣＳ３３、スイッチン
グトランジスタＴ１１〜Ｔ３３も同様である。
は、３個で１ブロックを構成し、３ブロックで光センサ
アレイを構成している。光センサＳ１１〜Ｓ３３に各々
対応している蓄積容量ＣＳ１１〜ＣＳ３３、スイッチン
グトランジスタＴ１１〜Ｔ３３も同様である。
【００３１】また光センサＳ１１〜Ｓ３３の各ブロック
内で同一順番を有する個別電極は、各々スイッチングト
ランジスタＴ１１〜Ｔ３３を介して、共通線１０１〜１
０３の一つに接続されている。
内で同一順番を有する個別電極は、各々スイッチングト
ランジスタＴ１１〜Ｔ３３を介して、共通線１０１〜１
０３の一つに接続されている。
【００３２】詳細にいえば、各ブロックの第１のスイッ
チングトランジスタＴ１１，Ｔ２１，Ｔ３１が共通線１
０１に各ブロックの第２のスイッチングトランジスタＴ
１２，Ｔ２２，Ｔ３２が共通線１０２に、そして各ブロ
ックの第３のスイッチングトランジスタＴ１３，Ｔ２
３，Ｔ３３が共通線１０３に、それぞれ接続されている
（このような接続を「マトリクス接続」と呼ぶ）。
チングトランジスタＴ１１，Ｔ２１，Ｔ３１が共通線１
０１に各ブロックの第２のスイッチングトランジスタＴ
１２，Ｔ２２，Ｔ３２が共通線１０２に、そして各ブロ
ックの第３のスイッチングトランジスタＴ１３，Ｔ２
３，Ｔ３３が共通線１０３に、それぞれ接続されている
（このような接続を「マトリクス接続」と呼ぶ）。
【００３３】スイッチングトランジスタＴ１１〜Ｔ３３
のゲート電極は、ブロック毎に共通に接続され、ブロッ
クごとにシフトレジスタ２０１の並列出力端子に接続さ
れている。したがって、シフトレジスタ２０１のシフト
タイミングによってスイッチングトランジスタＴ１１〜
Ｔ３３はブロック毎に順次ＯＮ状態となる。共通線１０
１〜１０３は、各々スイッチングトランジスタＴＳ１〜
ＴＳ３を介して、アンプ２０４に接続されている。
のゲート電極は、ブロック毎に共通に接続され、ブロッ
クごとにシフトレジスタ２０１の並列出力端子に接続さ
れている。したがって、シフトレジスタ２０１のシフト
タイミングによってスイッチングトランジスタＴ１１〜
Ｔ３３はブロック毎に順次ＯＮ状態となる。共通線１０
１〜１０３は、各々スイッチングトランジスタＴＳ１〜
ＴＳ３を介して、アンプ２０４に接続されている。
【００３４】スイッチングトランジスタＲ１１〜Ｒ３３
のゲート電極は、スイッチングトランジスタＴ１１〜Ｔ
３３のゲート電極と同様に、ブロック毎に共通に接続さ
れ、ブロックごとにシフトレジスタ２０２の並列出力端
子に接続されている。したがって、シフトレジスタ２０
２のシフトタイミングによってスイッチングトランジス
タＲ１１〜Ｒ３３はブロック毎に順次ＯＮ状態となる。
のゲート電極は、スイッチングトランジスタＴ１１〜Ｔ
３３のゲート電極と同様に、ブロック毎に共通に接続さ
れ、ブロックごとにシフトレジスタ２０２の並列出力端
子に接続されている。したがって、シフトレジスタ２０
２のシフトタイミングによってスイッチングトランジス
タＲ１１〜Ｒ３３はブロック毎に順次ＯＮ状態となる。
【００３５】また図２４において、共通線１０１〜１０
３は、それぞれ負荷容量ＣＬ１〜ＣＬ３を介して設置さ
れ、且つスイッチングトランジスタＲＳ１〜ＲＳ３を介
して接地されている。
３は、それぞれ負荷容量ＣＬ１〜ＣＬ３を介して設置さ
れ、且つスイッチングトランジスタＲＳ１〜ＲＳ３を介
して接地されている。
【００３６】負荷容量ＣＬ１〜ＣＬ３の容量は、蓄積容
量ＣＳ１１〜ＣＳ３３のそれよりも十分大きくとってお
く。スイッチングトランジスタＲＳ１〜ＲＳ３の各ゲー
ト電極は共通に接続され、端子１０４に接続されてい
る。すなわち、端子１０４にハイレベルが印加されるこ
とで、スイッチングトランジスタＲＳ１〜ＲＳ３は同時
にオン状態となり共通線１０１〜１０３が接地されるこ
とになる。
量ＣＳ１１〜ＣＳ３３のそれよりも十分大きくとってお
く。スイッチングトランジスタＲＳ１〜ＲＳ３の各ゲー
ト電極は共通に接続され、端子１０４に接続されてい
る。すなわち、端子１０４にハイレベルが印加されるこ
とで、スイッチングトランジスタＲＳ１〜ＲＳ３は同時
にオン状態となり共通線１０１〜１０３が接地されるこ
とになる。
【００３７】なお、図２４中の点線で囲んだ部分Ａをパ
ラレル−シリアル変換部と称する。
ラレル−シリアル変換部と称する。
【００３８】次にこのような構成を有する従来例の動作
を、図２５に示すスイッチングトランジスタＲＳ１〜Ｒ
Ｓ３及びＲ１１〜Ｒ３３のタイミングチャートを用いて
説明する。ただし図２５では、各スイッチングトランジ
スタがオン状態となるタイミングを示しているが、むろ
んこのタイミングはシフトレジスタ２０１、２０２およ
び２０３から出力されるハイレベルのタイミングでもあ
る。
を、図２５に示すスイッチングトランジスタＲＳ１〜Ｒ
Ｓ３及びＲ１１〜Ｒ３３のタイミングチャートを用いて
説明する。ただし図２５では、各スイッチングトランジ
スタがオン状態となるタイミングを示しているが、むろ
んこのタイミングはシフトレジスタ２０１、２０２およ
び２０３から出力されるハイレベルのタイミングでもあ
る。
【００３９】まず光センサＳ１１〜Ｓ３３に光が入射す
ると、その強度に応じて電源１０５からコンデンサＣＳ
１１〜ＣＳ３３に電荷が蓄積される。そして、まずシフ
トレジスタ２０１の第１の並列端子からハイレベルが出
力され、スイッチングトランジスタＴ１１〜Ｔ１３がオ
ン状態になる（図２５−ａ）。
ると、その強度に応じて電源１０５からコンデンサＣＳ
１１〜ＣＳ３３に電荷が蓄積される。そして、まずシフ
トレジスタ２０１の第１の並列端子からハイレベルが出
力され、スイッチングトランジスタＴ１１〜Ｔ１３がオ
ン状態になる（図２５−ａ）。
【００４０】スイッチングトランジスタＴ１１〜Ｔ１３
がオン状態となることで、コンデンサＣＳ１１〜ＣＳ１
３に蓄積されていた電荷が、それぞれコンデンサＣＬ１
〜ＣＬ３へ転送される。
がオン状態となることで、コンデンサＣＳ１１〜ＣＳ１
３に蓄積されていた電荷が、それぞれコンデンサＣＬ１
〜ＣＬ３へ転送される。
【００４１】続いて、シフトレジスタ２０３から出力さ
れるハイレベルがシフトして、スイッチングトランジス
タＴＳ１〜ＴＳ３が順次オン状態となる（図２５−ｄ〜
図２５−ｆ）。
れるハイレベルがシフトして、スイッチングトランジス
タＴＳ１〜ＴＳ３が順次オン状態となる（図２５−ｄ〜
図２５−ｆ）。
【００４２】これによって、コンデンサＣＬ１〜ＣＬ３
に転送、蓄積された第１ブロックの光情報がアンプ２０
４を通って順次読み出される。第一ブロックの情報が読
み出されると、端子１０４にハイレベルが印加され、ス
イッチングトランジスタＲＳ１〜ＲＳ３は同時にオン状
態となる（図２５−ｇ）。
に転送、蓄積された第１ブロックの光情報がアンプ２０
４を通って順次読み出される。第一ブロックの情報が読
み出されると、端子１０４にハイレベルが印加され、ス
イッチングトランジスタＲＳ１〜ＲＳ３は同時にオン状
態となる（図２５−ｇ）。
【００４３】この動作により、コンデンサＣＬ１〜ＣＬ
３の残留電荷が完全に放電される。コンデンサＣＬ１〜
ＣＬ３の残留電荷が完全に放電された時点で、シフトレ
ジスタ２０１がシフトし、第２の並列端子からハイレベ
ルが出力される。これによってスイッチングトランジス
タＴ２１〜Ｔ２３がオン状態になり（図２５−ｂ）、第
２ブロックのコンデンサＣＳ２１〜ＣＳ２３に蓄積され
ている電荷がコンデンサＣＬ１〜ＣＬ３へ転送される。
同時点において、シフトレジスタ２０２の第１の並列端
子からハイレベルが出力され、スイッチングトランジス
タＲ１１〜Ｒ１３がオン状態となり（図２５−ｈ）、コ
ンデンサＣＳ１１〜ＣＳ１３の残留電荷が完全に放電さ
れる。
３の残留電荷が完全に放電される。コンデンサＣＬ１〜
ＣＬ３の残留電荷が完全に放電された時点で、シフトレ
ジスタ２０１がシフトし、第２の並列端子からハイレベ
ルが出力される。これによってスイッチングトランジス
タＴ２１〜Ｔ２３がオン状態になり（図２５−ｂ）、第
２ブロックのコンデンサＣＳ２１〜ＣＳ２３に蓄積され
ている電荷がコンデンサＣＬ１〜ＣＬ３へ転送される。
同時点において、シフトレジスタ２０２の第１の並列端
子からハイレベルが出力され、スイッチングトランジス
タＲ１１〜Ｒ１３がオン状態となり（図２５−ｈ）、コ
ンデンサＣＳ１１〜ＣＳ１３の残留電荷が完全に放電さ
れる。
【００４４】このように、第１ブロックのコンデンサＣ
Ｓ１１〜ＣＳ１３の放電動作と、第２ブロックのコンデ
ンサＣＳ２１〜ＣＳ２３に蓄積されている電荷がコンデ
ンサＣＬ１〜ＣＬ３へ転送される転送動作とが並行して
行なわれる。そして第１ブロックの場合と同様に、シフ
トレジスタ２０３のシフトのより、スイッチングトラン
ジスタＴＳ１〜ＴＳ３が順次オン状態となり、コンデン
サＣＬ１〜ＣＬ３に蓄積されている第２ブロックの光情
報が順次読み出される（図２５−ｄ〜図２５−ｆ）。
Ｓ１１〜ＣＳ１３の放電動作と、第２ブロックのコンデ
ンサＣＳ２１〜ＣＳ２３に蓄積されている電荷がコンデ
ンサＣＬ１〜ＣＬ３へ転送される転送動作とが並行して
行なわれる。そして第１ブロックの場合と同様に、シフ
トレジスタ２０３のシフトのより、スイッチングトラン
ジスタＴＳ１〜ＴＳ３が順次オン状態となり、コンデン
サＣＬ１〜ＣＬ３に蓄積されている第２ブロックの光情
報が順次読み出される（図２５−ｄ〜図２５−ｆ）。
【００４５】第３ブロックの場合も同様に、転送動作
（図２５−ｃ）と並行して、第２ブロックのコンデンサ
ＣＳ２１〜ＣＳ２３の放電動作が行なわれ（図２５−
ｉ）、以下同様に、上記動作がブロックごとに繰り返さ
れる。
（図２５−ｃ）と並行して、第２ブロックのコンデンサ
ＣＳ２１〜ＣＳ２３の放電動作が行なわれ（図２５−
ｉ）、以下同様に、上記動作がブロックごとに繰り返さ
れる。
【００４６】
【発明が解決しようとする課題】しかしながら、上記図
２０，図２１を用いて説明した第１の従来技術に係るマ
トリクス接続された光電変換装置においては、センサに
より蓄積された電荷量が同じ場合でも、ブロック内の他
のビットの電荷量によって出力電圧が異なる現象（以
後、ブロック内クロストークという）が生じる。
２０，図２１を用いて説明した第１の従来技術に係るマ
トリクス接続された光電変換装置においては、センサに
より蓄積された電荷量が同じ場合でも、ブロック内の他
のビットの電荷量によって出力電圧が異なる現象（以
後、ブロック内クロストークという）が生じる。
【００４７】このブロック内クロストークによる出力電
圧の変化を考察するために、図２２に示すような１ブロ
ックが３ビットからなり、各ビットの負荷容量の値はＣ
Ｌ、クロス部容量の値はＣＰですべて等しいマトリクス
回路を考える。
圧の変化を考察するために、図２２に示すような１ブロ
ックが３ビットからなり、各ビットの負荷容量の値はＣ
Ｌ、クロス部容量の値はＣＰですべて等しいマトリクス
回路を考える。
【００４８】このようなマトリクス回路の各端子１〜３
に信号電荷Ｑ１〜Ｑ３を入力した場合の出力電圧Ｖ１〜
Ｖ３は、数式１で表される。
に信号電荷Ｑ１〜Ｑ３を入力した場合の出力電圧Ｖ１〜
Ｖ３は、数式１で表される。
【００４９】
【数１】 入力電荷がＱ１＝Ｑ２＝Ｑ３＝Ｑ０の場合の出力電圧
は、数式１より
は、数式１より
【００５０】
【数２】 となる。
【００５１】また、入力電荷がＱ１＝Ｑ２＝Ｑ３＝０の
場合は、同様に数式１より Ｖ１＝Ｖ２＝Ｖ３＝０ となる。
場合は、同様に数式１より Ｖ１＝Ｖ２＝Ｖ３＝０ となる。
【００５２】しかしながら、入力電荷がＱ１＝Ｑ０、Ｑ
２＝Ｑ３＝０の場合は、 Ｖ１＝ａ・Ｑ１≠ＶＯ Ｖ２＝Ｖ３＝ｂ・Ｑ１≠０ となり、入力電荷量が同じでも出力電圧が異なってしま
う。
２＝Ｑ３＝０の場合は、 Ｖ１＝ａ・Ｑ１≠ＶＯ Ｖ２＝Ｖ３＝ｂ・Ｑ１≠０ となり、入力電荷量が同じでも出力電圧が異なってしま
う。
【００５３】ここで、数式１をもとに１ブロック内ビッ
ト数がＮの場合の端子ｉの出力電圧Ｖｉは数式３のよう
に記述できる。
ト数がＮの場合の端子ｉの出力電圧Ｖｉは数式３のよう
に記述できる。
【００５４】
【数３】 ブロック内クロストークによる出力電圧の変化が最も大
きい場合は、Ｎビットの内１ビットのみが入力電荷量０
で、他の（Ｎ−１）ビットの入力電荷量がＱ０の場合で
ある（あるいは、この逆の場合）。この入力電荷量が０
に対応するビットの負荷容量ＣＬの出力電圧をＶＷ０と
すると、
きい場合は、Ｎビットの内１ビットのみが入力電荷量０
で、他の（Ｎ−１）ビットの入力電荷量がＱ０の場合で
ある（あるいは、この逆の場合）。この入力電荷量が０
に対応するビットの負荷容量ＣＬの出力電圧をＶＷ０と
すると、
【００５５】
【数４】 また、この入力電荷量がＱ０に対応するビットの負荷容
量ＣＬの出力電圧をＶＷＱとすると、
量ＣＬの出力電圧をＶＷＱとすると、
【００５６】
【数５】 さらにこのＶＷ０の値を用いて端子ｉにおけるブロック
内クロストーク量ＸＣＴを次のように定義する。
内クロストーク量ＸＣＴを次のように定義する。
【００５７】
【数６】 ここで、ＶＷは入力電荷量Ｑ０に対応するビットのブロ
ック内クロストークがない場合の本来の端子ｉの出力電
圧である。
ック内クロストークがない場合の本来の端子ｉの出力電
圧である。
【００５８】
【数７】 又、クロストーク量ＸＣＴは、図２０における転送用ス
イッチＵSWによってＣＬからＣＴへ電荷転送後のＣＴの
出力電圧に対するクロストーク量とも一致する。数式６
はブロック内クロストーク量ＸＣＴが０に近づくほど、
得られる出力は本来の出力電圧値に近づき、ブロック内
クロストークによる変化が小さいことを示す。
イッチＵSWによってＣＬからＣＴへ電荷転送後のＣＴの
出力電圧に対するクロストーク量とも一致する。数式６
はブロック内クロストーク量ＸＣＴが０に近づくほど、
得られる出力は本来の出力電圧値に近づき、ブロック内
クロストークによる変化が小さいことを示す。
【００５９】原稿読み取り信号を用いた再生画像におい
て、ブロック内クロストークが問題となりやすい条件
は、黒原稿読み取り信号が白原稿読み取り信号により増
大される場合である。
て、ブロック内クロストークが問題となりやすい条件
は、黒原稿読み取り信号が白原稿読み取り信号により増
大される場合である。
【００６０】ここで、図２３に示す従来例のブロック内
クロストークの経時変化を考察する。図２３は、負荷容
量ＣL1の入力電荷量が０、負荷容量ＣL2〜ＣL48 の入力
電荷量がＱ０の場合において、負荷容量ＣL1，ＣL2〜Ｃ
L48 の電圧ＶCL1 ，ＶCL2 〜ＶCL48、および読み出し用
コンデンサＣT1，ＣT2〜ＣT48 の電圧、ＶCT1 ，ＶCT2
〜ＶCT48およびブロック内クロストーク量ＸＣＴの経時
変化を示す。
クロストークの経時変化を考察する。図２３は、負荷容
量ＣL1の入力電荷量が０、負荷容量ＣL2〜ＣL48 の入力
電荷量がＱ０の場合において、負荷容量ＣL1，ＣL2〜Ｃ
L48 の電圧ＶCL1 ，ＶCL2 〜ＶCL48、および読み出し用
コンデンサＣT1，ＣT2〜ＣT48 の電圧、ＶCT1 ，ＶCT2
〜ＶCT48およびブロック内クロストーク量ＸＣＴの経時
変化を示す。
【００６１】ここでＴ＝０は転送用スイッチＵSWがＯＮ
となるタイミングであり、読み出し用コンデンサＣT は
１０ｐＦ、負荷容量ＣL は２００ｐＦ、転送用スイッチ
ＵSWのＯＮ抵抗は４ｋΩ、共通抵抗ＲCOM ＝１０Ω（な
お、ここでいう共通抵抗ＲCOM は寄生的に発生する抵抗
である。）としてシミュレーションしている。
となるタイミングであり、読み出し用コンデンサＣT は
１０ｐＦ、負荷容量ＣL は２００ｐＦ、転送用スイッチ
ＵSWのＯＮ抵抗は４ｋΩ、共通抵抗ＲCOM ＝１０Ω（な
お、ここでいう共通抵抗ＲCOM は寄生的に発生する抵抗
である。）としてシミュレーションしている。
【００６２】ここでＴ＝χ′はＸＣＴ＝０となる時間で
あるが、このタイミングでは負荷容量ＣL から読み出し
コンデンサＣT への電荷転送効率αは約３０％程度であ
ることがわかる。一般に転送効率αはハーフトーン６４
階調程度を再生する為には８０％以上必要であり、モノ
トーン２階調程度を再生する為には３０％以上必要と考
えられている。ハーフトーン６４階調程度を再生する為
には、転送効率αは８０％以上必要と考えられているた
め、従来例においては、Ｔ≧χ°（約１１０nsec）で使
用することが必要となり、ブロック内クロストークは
（ＶＷ０／ＶＷ）×１００％となる。
あるが、このタイミングでは負荷容量ＣL から読み出し
コンデンサＣT への電荷転送効率αは約３０％程度であ
ることがわかる。一般に転送効率αはハーフトーン６４
階調程度を再生する為には８０％以上必要であり、モノ
トーン２階調程度を再生する為には３０％以上必要と考
えられている。ハーフトーン６４階調程度を再生する為
には、転送効率αは８０％以上必要と考えられているた
め、従来例においては、Ｔ≧χ°（約１１０nsec）で使
用することが必要となり、ブロック内クロストークは
（ＶＷ０／ＶＷ）×１００％となる。
【００６３】このようなブロック内クロストロークによ
る出力電圧の変化を抑えるためには、図２３及び数式１
からも明らかなように、ブロック内クロストーク量ＸＣ
Ｔ＝０となる時間で転送する、又はクロス部容量ＣＰを
なくす、あるいは、クロス部容量ＣＰと負荷容量ＣＬと
の比を大きくすることが考えられる。これらの具体的な
対策方法については特開昭６２−６７８６４号公報、特
開昭６２−６７８６５号公報などに述べられている。
る出力電圧の変化を抑えるためには、図２３及び数式１
からも明らかなように、ブロック内クロストーク量ＸＣ
Ｔ＝０となる時間で転送する、又はクロス部容量ＣＰを
なくす、あるいは、クロス部容量ＣＰと負荷容量ＣＬと
の比を大きくすることが考えられる。これらの具体的な
対策方法については特開昭６２−６７８６４号公報、特
開昭６２−６７８６５号公報などに述べられている。
【００６４】しかしながら、これらの対策方法では、ブ
ロック内クロストーク量が負荷容量ＣL の容量値及び負
荷容量ＣL の共通の接地配線抵抗値に依存する為、光電
変換装置毎に発生する、容量値や抵抗値のばらつきによ
りブロック内クロストーク量がゼロにならなかったり、
クロス部容量ＣＰを形成しないようにするため配線間に
シールド層を別に設けなければならなかったり、配線幅
を狭くしてクロス部容量ＣＰを低減化するために作製上
の歩留りが低下する、又負荷容量ＣＬを大きくすること
で信号出力電圧が低下する、などの新たな問題点が生じ
る。
ロック内クロストーク量が負荷容量ＣL の容量値及び負
荷容量ＣL の共通の接地配線抵抗値に依存する為、光電
変換装置毎に発生する、容量値や抵抗値のばらつきによ
りブロック内クロストーク量がゼロにならなかったり、
クロス部容量ＣＰを形成しないようにするため配線間に
シールド層を別に設けなければならなかったり、配線幅
を狭くしてクロス部容量ＣＰを低減化するために作製上
の歩留りが低下する、又負荷容量ＣＬを大きくすること
で信号出力電圧が低下する、などの新たな問題点が生じ
る。
【００６５】本発明の第１〜第３の光電変換装置は、か
かる問題点に鑑み、ブロック内クロストークを簡易な構
成で補正できるようにすることにより、信号の品位の優
れた光電変換装置を廉価に提供し、ひいてはこれを適用
する機器の低廉価を達成することを目的とする。
かる問題点に鑑み、ブロック内クロストークを簡易な構
成で補正できるようにすることにより、信号の品位の優
れた光電変換装置を廉価に提供し、ひいてはこれを適用
する機器の低廉価を達成することを目的とする。
【００６６】また、図２４，図２５を用いて説明した第
２の従来技術に係るマトリクス接続された光電変換装置
においては、センサにより蓄積された電荷量が同じ場合
でも、ブロック内の他のビットの電荷量によって出力電
圧が異なる現象（以後、ブロック内クロストークとい
う）が生じる。
２の従来技術に係るマトリクス接続された光電変換装置
においては、センサにより蓄積された電荷量が同じ場合
でも、ブロック内の他のビットの電荷量によって出力電
圧が異なる現象（以後、ブロック内クロストークとい
う）が生じる。
【００６７】このブロック内クロストークによる出力電
圧の変化を考察するために、図２２に示すような、１ブ
ロックが３ビットからなり、各ビットの負荷コンデンサ
の値はＣＬ、クロス部容量の値はＣＰですべて等しいマ
トリクス回路を考える。
圧の変化を考察するために、図２２に示すような、１ブ
ロックが３ビットからなり、各ビットの負荷コンデンサ
の値はＣＬ、クロス部容量の値はＣＰですべて等しいマ
トリクス回路を考える。
【００６８】このようなマトリクス回路の各端子１〜３
に信号電荷Ｑ１〜Ｑ３を入力した場合の出力電圧Ｖ１〜
Ｖ３は、前述した数式１で表される。
に信号電荷Ｑ１〜Ｑ３を入力した場合の出力電圧Ｖ１〜
Ｖ３は、前述した数式１で表される。
【００６９】入力電荷がＱ１＝Ｑ２＝Ｑ３＝ＱＯの場合
の出力電圧は、前述した数式１より前述した数式２とな
る。
の出力電圧は、前述した数式１より前述した数式２とな
る。
【００７０】また、入力電荷がＱ１＝Ｑ２＝Ｑ３＝０の
場合は、同様に数式１より Ｖ１＝Ｖ２＝Ｖ３＝０ となる。
場合は、同様に数式１より Ｖ１＝Ｖ２＝Ｖ３＝０ となる。
【００７１】しかしながら、入力電荷がＱ１＝ＱＯ、Ｑ
２＝Ｑ３＝０の場合は、 Ｖ１＝ａ・Ｑ１≠ＶＯ Ｖ２＝Ｖ３＝ｂ・Ｑ１≠０ となり、入力電荷量が同じでも出力電圧が異なってしま
う。
２＝Ｑ３＝０の場合は、 Ｖ１＝ａ・Ｑ１≠ＶＯ Ｖ２＝Ｖ３＝ｂ・Ｑ１≠０ となり、入力電荷量が同じでも出力電圧が異なってしま
う。
【００７２】このようなブロック内クロストークによる
出力電圧の変化を抑えるためには、数式１からも明らか
なように、クロス部容量ＣＰをなくすか、あるいはクロ
ス部容量ＣＰと負荷容量ＣＬとの比を大きくすることが
考えられる。これらの具体的な対策については、特開昭
６２−６７８６４号公報、特開昭６２−６７８６５号公
報などに述べられている。
出力電圧の変化を抑えるためには、数式１からも明らか
なように、クロス部容量ＣＰをなくすか、あるいはクロ
ス部容量ＣＰと負荷容量ＣＬとの比を大きくすることが
考えられる。これらの具体的な対策については、特開昭
６２−６７８６４号公報、特開昭６２−６７８６５号公
報などに述べられている。
【００７３】しかしながら、これらの対策では、クロス
部容量ＣＰを形成しないようにするために配線間にシー
ルド層を別に設けなければならなかったり、配線幅を狭
くしてクロス部容量ＣＰを低減化するために、作製上の
歩留りが低下し、あるいは負荷容量ＣＬを大きくするこ
とで信号出力電圧が低下する、などの新たな問題点が生
じる。
部容量ＣＰを形成しないようにするために配線間にシー
ルド層を別に設けなければならなかったり、配線幅を狭
くしてクロス部容量ＣＰを低減化するために、作製上の
歩留りが低下し、あるいは負荷容量ＣＬを大きくするこ
とで信号出力電圧が低下する、などの新たな問題点が生
じる。
【００７４】本発明の第４の光電変換装置は、かかる問
題点を鑑み、ブロック内クロストークを簡易な構成で補
正できるようにすることにより、信号の品位の優れた光
電変換装置を廉価で提供し、ひいてはこれを適用する機
器の低廉価を達成することを目的とする。
題点を鑑み、ブロック内クロストークを簡易な構成で補
正できるようにすることにより、信号の品位の優れた光
電変換装置を廉価で提供し、ひいてはこれを適用する機
器の低廉価を達成することを目的とする。
【００７５】
【課題を解決するための手段】本発明の第１の光電変換
装置は、少なくとも、複数の光センサと、該光センサの
出力信号を一定数ずつ１ブロックとして順次とり出す第
１のスイッチ手段と、該第１のスイッチ手段によって取
り出された１ブロック分の信号を蓄積する第１の蓄積手
段と、該第１の蓄積手段と前記複数の光センサとを接続
するマトリクス接続部と、前記第１の蓄積手段に蓄積さ
れた１ブロック分の信号を取り出す第２のスイッチ手段
と、該第２のスイッチ手段によって取り出された１ブロ
ック分の信号を蓄積する第２の蓄積手段と、を有する光
電変換装置において、前記第２のスイッチ手段のオン時
間を調節する手段を具備することを特徴とする。
装置は、少なくとも、複数の光センサと、該光センサの
出力信号を一定数ずつ１ブロックとして順次とり出す第
１のスイッチ手段と、該第１のスイッチ手段によって取
り出された１ブロック分の信号を蓄積する第１の蓄積手
段と、該第１の蓄積手段と前記複数の光センサとを接続
するマトリクス接続部と、前記第１の蓄積手段に蓄積さ
れた１ブロック分の信号を取り出す第２のスイッチ手段
と、該第２のスイッチ手段によって取り出された１ブロ
ック分の信号を蓄積する第２の蓄積手段と、を有する光
電変換装置において、前記第２のスイッチ手段のオン時
間を調節する手段を具備することを特徴とする。
【００７６】本発明の第２の光電変換装置は、少なくと
も、複数の光センサと、該光センサの出力信号を一定数
ずつ１ブロックとして順次とり出す第１のスイッチ手段
と、該第１のスイッチ手段によって取り出された１ブロ
ック分の信号を蓄積する第１の蓄積手段と、該第１の蓄
積手段と前記複数の光センサとを接続するマトリクス接
続部と、前記第１の蓄積手段に蓄積された１ブロック分
の信号を取り出す第２のスイッチ手段と、該第２のスイ
ッチ手段によって取り出された１ブロック分の信号を蓄
積する第２の蓄積手段と、を有する光電変換装置におい
て、少なくとも前記第１の蓄積手段の一方の電極を１ブ
ロック分接続し、かつ該電極の寄生的に発生する接地配
線抵抗に比べ十分に大きな共通抵抗を通して一定電位に
接続したことを特徴とする。
も、複数の光センサと、該光センサの出力信号を一定数
ずつ１ブロックとして順次とり出す第１のスイッチ手段
と、該第１のスイッチ手段によって取り出された１ブロ
ック分の信号を蓄積する第１の蓄積手段と、該第１の蓄
積手段と前記複数の光センサとを接続するマトリクス接
続部と、前記第１の蓄積手段に蓄積された１ブロック分
の信号を取り出す第２のスイッチ手段と、該第２のスイ
ッチ手段によって取り出された１ブロック分の信号を蓄
積する第２の蓄積手段と、を有する光電変換装置におい
て、少なくとも前記第１の蓄積手段の一方の電極を１ブ
ロック分接続し、かつ該電極の寄生的に発生する接地配
線抵抗に比べ十分に大きな共通抵抗を通して一定電位に
接続したことを特徴とする。
【００７７】本発明の第３の光電変換装置は、少なくと
も、複数の光センサと、該光センサの出力信号を一定数
ずつ１ブロックとして順次とり出す第１のスイッチ手段
と、該第１のスイッチ手段によって取り出された１ブロ
ック分の信号を蓄積する第１の蓄積手段と、該第１の蓄
積手段と前記複数の光センサとを接続するマトリクス接
続部と、前記第１の蓄積手段に蓄積された１ブロック分
の信号を取り出す第２のスイッチ手段と、該第２のスイ
ッチ手段によって取り出された１ブロック分の信号を蓄
積する第２の蓄積手段と、を有する光電変換装置におい
て、少なくとも前記第１の蓄積手段の一方の電極を１ブ
ロック分接続し、かつ共通抵抗を通して一定電位に接続
し、該共通抵抗の抵抗値を調節する手段と、前記第２の
スイッチ手段のオン時間を調節する手段とを設けたこと
を特徴とする。
も、複数の光センサと、該光センサの出力信号を一定数
ずつ１ブロックとして順次とり出す第１のスイッチ手段
と、該第１のスイッチ手段によって取り出された１ブロ
ック分の信号を蓄積する第１の蓄積手段と、該第１の蓄
積手段と前記複数の光センサとを接続するマトリクス接
続部と、前記第１の蓄積手段に蓄積された１ブロック分
の信号を取り出す第２のスイッチ手段と、該第２のスイ
ッチ手段によって取り出された１ブロック分の信号を蓄
積する第２の蓄積手段と、を有する光電変換装置におい
て、少なくとも前記第１の蓄積手段の一方の電極を１ブ
ロック分接続し、かつ共通抵抗を通して一定電位に接続
し、該共通抵抗の抵抗値を調節する手段と、前記第２の
スイッチ手段のオン時間を調節する手段とを設けたこと
を特徴とする。
【００７８】本発明の第４の光電変換装置は、複数の光
センサと、各光センサの出力信号の一定数ずつを１ブロ
ックとして順次取り出すスイッチ手段と、該スイッチ手
段によって取り出された１ブロックの信号を蓄積する蓄
積手段と、該蓄積手段と前記光センサとを接続するマト
リクス接続部と、前記蓄積手段に蓄積された１ブロック
分の信号を順次取り出す信号読出し部を有する光電変換
装置において、前記蓄積手段に蓄積された１ブロックの
信号の平均値を求め、該平均値に光電変換装置の構成で
決まる定数を乗じた演算値を得る演算手段と、前記演算
手段で得られた演算値を前記１ブロックの各信号から差
し引く差動手段と、を具備することを特徴とする。
センサと、各光センサの出力信号の一定数ずつを１ブロ
ックとして順次取り出すスイッチ手段と、該スイッチ手
段によって取り出された１ブロックの信号を蓄積する蓄
積手段と、該蓄積手段と前記光センサとを接続するマト
リクス接続部と、前記蓄積手段に蓄積された１ブロック
分の信号を順次取り出す信号読出し部を有する光電変換
装置において、前記蓄積手段に蓄積された１ブロックの
信号の平均値を求め、該平均値に光電変換装置の構成で
決まる定数を乗じた演算値を得る演算手段と、前記演算
手段で得られた演算値を前記１ブロックの各信号から差
し引く差動手段と、を具備することを特徴とする。
【００７９】
【作 用】本発明の第１の光電変換装置は、第２のスイ
ッチ手段のオン時間を調節することで、ブロック内クロ
ストーク量ＸＣＴを完全に０となるようにしたものであ
る。
ッチ手段のオン時間を調節することで、ブロック内クロ
ストーク量ＸＣＴを完全に０となるようにしたものであ
る。
【００８０】本発明の第２の光電変換装置は、第１の蓄
積手段の一方の電極が１ブロック分接続され、かつ該電
極の寄生的に発生する接地配線抵抗に比べ十分に大きな
共通抵抗を通して一定電位に接続されるようにすること
で、ブロック内クロストーク量ＸＣＴが０となる時に、
負荷容量ＣL から読み出しコンデンサＣT への電荷転送
効率αが８０％以上となるようにしたものである。
積手段の一方の電極が１ブロック分接続され、かつ該電
極の寄生的に発生する接地配線抵抗に比べ十分に大きな
共通抵抗を通して一定電位に接続されるようにすること
で、ブロック内クロストーク量ＸＣＴが０となる時に、
負荷容量ＣL から読み出しコンデンサＣT への電荷転送
効率αが８０％以上となるようにしたものである。
【００８１】本発明の第３の光電変換装置は、第１の蓄
積手段の一方の電極を１ブロック分接続し、共通抵抗を
通して一定電位に接続し、該共通抵抗の抵抗値と前記第
２のスイッチ手段のオン時間とを調節することで、ブロ
ック内クロストーク量ＸＣＴが０となる時に、負荷容量
ＣL から読み出しコンデンサＣT への電荷転送効率αが
８０％以上となるようにしたものである。
積手段の一方の電極を１ブロック分接続し、共通抵抗を
通して一定電位に接続し、該共通抵抗の抵抗値と前記第
２のスイッチ手段のオン時間とを調節することで、ブロ
ック内クロストーク量ＸＣＴが０となる時に、負荷容量
ＣL から読み出しコンデンサＣT への電荷転送効率αが
８０％以上となるようにしたものである。
【００８２】本発明の第４の光電変換装置は、蓄積手段
に蓄積された１ブロックの信号の平均値を求め、該平均
値に光電変換装置の構成で決まる定数を乗じて演算値を
得、この演算値を１ブロックの各信号から差し引くこと
で、ブロック内クロストークを簡易な構成で補正するも
のである。
に蓄積された１ブロックの信号の平均値を求め、該平均
値に光電変換装置の構成で決まる定数を乗じて演算値を
得、この演算値を１ブロックの各信号から差し引くこと
で、ブロック内クロストークを簡易な構成で補正するも
のである。
【００８３】
【実施例】以下、図面を参照して、本発明を詳細に説明
する。
する。
【００８４】まず、本発明の第１の光電変換装置につい
て説明する。
て説明する。
【００８５】図１は本発明による実施例であり、光電変
換装置の等価回路図を示す。本実施例では、同一基板上
に形成された光電変換素子部、蓄積コンデンサ部、ＴＦ
Ｔ部、マトリクス信号配線部、ゲート駆動配線部等光電
変換部の構成は、図２０に示される従来の光電変換装置
の等価回路図と基本的に同様なので詳細な構成説明は省
略する。
換装置の等価回路図を示す。本実施例では、同一基板上
に形成された光電変換素子部、蓄積コンデンサ部、ＴＦ
Ｔ部、マトリクス信号配線部、ゲート駆動配線部等光電
変換部の構成は、図２０に示される従来の光電変換装置
の等価回路図と基本的に同様なので詳細な構成説明は省
略する。
【００８６】本実施例の光電変換装置が従来の光電変換
装置と等価回路的に異なる点は、負荷容量ＣL1〜ＣL48
から読み出しコンデンサＣT1〜ＣT48 へ電荷転送を行う
転送パルス幅を光電変換装置毎に調節する為のマルチバ
イブレータ回路（図１中、破線で図示）を設けたことで
ある。
装置と等価回路的に異なる点は、負荷容量ＣL1〜ＣL48
から読み出しコンデンサＣT1〜ＣT48 へ電荷転送を行う
転送パルス幅を光電変換装置毎に調節する為のマルチバ
イブレータ回路（図１中、破線で図示）を設けたことで
ある。
【００８７】以下、本実施例の光電変換装置の動作を説
明するが、従来例と同様の動作を行う素子及びタイミン
グについては説明を省く。
明するが、従来例と同様の動作を行う素子及びタイミン
グについては説明を省く。
【００８８】第１ブロックの光電変換素子Ｓ1-1 〜Ｓ
1-48に入射した光情報は光電流に変換され、蓄積コンデ
ンサＣS1-1〜ＣS1-48 に電荷として蓄えられる。一定時
間後、ゲート駆動線Ｇ1 に転送用の第１の電圧パルスを
ｔ1 時間加え、転送用ＴＦＴのＴ1-1 〜Ｔ1-48をオン状
態に切り替える。これで蓄積コンデンサＣS1-1〜Ｃ
S1-48 の電荷がマトリクス信号配線Ｌ1 〜Ｌ48を通っ
て、負荷容量ＣL1〜ＣL48 に転送され、各負荷容量の電
位ＶL1〜ＶL48 は高くなる。
1-48に入射した光情報は光電流に変換され、蓄積コンデ
ンサＣS1-1〜ＣS1-48 に電荷として蓄えられる。一定時
間後、ゲート駆動線Ｇ1 に転送用の第１の電圧パルスを
ｔ1 時間加え、転送用ＴＦＴのＴ1-1 〜Ｔ1-48をオン状
態に切り替える。これで蓄積コンデンサＣS1-1〜Ｃ
S1-48 の電荷がマトリクス信号配線Ｌ1 〜Ｌ48を通っ
て、負荷容量ＣL1〜ＣL48 に転送され、各負荷容量の電
位ＶL1〜ＶL48 は高くなる。
【００８９】この時、マトリクス信号配線Ｌ1 〜Ｌ48の
クロス部容量ＣＰにより、ブロック内クロストークがお
こる。
クロス部容量ＣＰにより、ブロック内クロストークがお
こる。
【００９０】続いてゲート駆動信号Ｇt の印加により、
転送用スイッチＵSW1 〜ＵSW48は同時にＯＮ状態とな
り、負荷容量ＣL1〜ＣL48 に蓄えられた信号電荷は読み
出し用コンデンサＣT1〜ＣT48 に同時に転送される。こ
の時マルチバイブレータ回路中の可変抵抗ＲX 及び可変
容量ＣX を調節することにより、ゲート駆動信号Ｇt の
長さを変えることができるが、詳細は後述する。
転送用スイッチＵSW1 〜ＵSW48は同時にＯＮ状態とな
り、負荷容量ＣL1〜ＣL48 に蓄えられた信号電荷は読み
出し用コンデンサＣT1〜ＣT48 に同時に転送される。こ
の時マルチバイブレータ回路中の可変抵抗ＲX 及び可変
容量ＣX を調節することにより、ゲート駆動信号Ｇt の
長さを変えることができるが、詳細は後述する。
【００９１】又この時、負荷容量ＣL1〜ＣL48 の接地電
極がすべて接続されている為、入力電荷量が０であるビ
ットの接地電極電位ＶCOM は、入力電荷量がＱ０のビッ
トの接地電極電位と同じである。接地電極電位Ｖ
COM は、入力電荷量がゼロでないビットの総入力電荷が
転送用スイッチＵSWを通って読み出し用コンデンサＣT
へ転送される瞬間に大きくさがる。
極がすべて接続されている為、入力電荷量が０であるビ
ットの接地電極電位ＶCOM は、入力電荷量がＱ０のビッ
トの接地電極電位と同じである。接地電極電位Ｖ
COM は、入力電荷量がゼロでないビットの総入力電荷が
転送用スイッチＵSWを通って読み出し用コンデンサＣT
へ転送される瞬間に大きくさがる。
【００９２】同時に、入力電荷量がゼロのビットの負荷
容量ＣL の電位ＶL も大きく下降するが、共通抵抗Ｒ
COM の為に接地電位へ戻るまでに時間がかかる。その
為、入力電荷量がゼロのビットの読み出しコンデンサＣ
T から負荷容量ＣL へ電荷が転送され、入力電荷量がゼ
ロビットの読み出しコンデンサＣT の電位ＶCTは低下し
極小値をとる。接地電極電位ＶCOM が接地電位にもどる
につれて、ＶCTは上昇しある値に飽和する。この時の時
定数は負荷容量ＣL と読み出し用コンデンサＣT の容量
値の小さい方の値と転送用スイッチＴSWのＯＮ抵抗によ
り決まる。
容量ＣL の電位ＶL も大きく下降するが、共通抵抗Ｒ
COM の為に接地電位へ戻るまでに時間がかかる。その
為、入力電荷量がゼロのビットの読み出しコンデンサＣ
T から負荷容量ＣL へ電荷が転送され、入力電荷量がゼ
ロビットの読み出しコンデンサＣT の電位ＶCTは低下し
極小値をとる。接地電極電位ＶCOM が接地電位にもどる
につれて、ＶCTは上昇しある値に飽和する。この時の時
定数は負荷容量ＣL と読み出し用コンデンサＣT の容量
値の小さい方の値と転送用スイッチＴSWのＯＮ抵抗によ
り決まる。
【００９３】やがて、数式４のＶＷ０と、負荷容量ＣL
及び読み出しコンデンサＣT によって決まる電位
及び読み出しコンデンサＣT によって決まる電位
【００９４】
【数８】 になる。
【００９５】しかしながら、共通抵抗ＲCOM 及び負荷容
量ＣL は光電変換装置によって多少のばらつきが生じ
る。共通抵抗ＲCOM のばらつきは、部品のばらつきが主
であり、他に寄生的に生じる配線抵抗のばらつきが含ま
れる。また負荷容量ＣL のばらつきは後述する図２，３
に示される共通コンデンサ部７を形成する第１の絶縁層
２５、光導電性半導体層２６及びオーミックコンタクト
層２７の膜厚のばらつきが主原因と思われる。
量ＣL は光電変換装置によって多少のばらつきが生じ
る。共通抵抗ＲCOM のばらつきは、部品のばらつきが主
であり、他に寄生的に生じる配線抵抗のばらつきが含ま
れる。また負荷容量ＣL のばらつきは後述する図２，３
に示される共通コンデンサ部７を形成する第１の絶縁層
２５、光導電性半導体層２６及びオーミックコンタクト
層２７の膜厚のばらつきが主原因と思われる。
【００９６】このように、共通抵抗ＲCOM と負荷容量Ｃ
L のばらつきにより光電変換装置によっては、ブロック
内クロストークがゼロとなる時間Ｔが±１０％ほど異な
る場合も生じる。
L のばらつきにより光電変換装置によっては、ブロック
内クロストークがゼロとなる時間Ｔが±１０％ほど異な
る場合も生じる。
【００９７】このような場合には図１に示したモノマル
チバイブレータ回路の可変抵抗ＲX９１及び可変容量ＣX
９２を調節することにより、すべての光電変換素子の
ブロック内クロストークをゼロで使用することができ
る。即ち、図２３において、光電変換素子毎に可変抵抗
ＲX 及び可変容量ＣX を調節することにより、黒信号が
白信号により増大されるブロック内クロストークを全て
の光電変換装置においてゼロにすることができる。
チバイブレータ回路の可変抵抗ＲX９１及び可変容量ＣX
９２を調節することにより、すべての光電変換素子の
ブロック内クロストークをゼロで使用することができ
る。即ち、図２３において、光電変換素子毎に可変抵抗
ＲX 及び可変容量ＣX を調節することにより、黒信号が
白信号により増大されるブロック内クロストークを全て
の光電変換装置においてゼロにすることができる。
【００９８】以上の説明で明らかなように、本発明によ
ると、光電変換装置毎におこる抵抗値や容量値のばらつ
きに対して電荷転送時間を調節することにより、全ての
光電変換装置においてブロック内クロストークをゼロに
することができる。
ると、光電変換装置毎におこる抵抗値や容量値のばらつ
きに対して電荷転送時間を調節することにより、全ての
光電変換装置においてブロック内クロストークをゼロに
することができる。
【００９９】そのため、従来から行われてきたブロック
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくするといった対策
方法は不要になる。よって、これらの対策方法にともな
う問題点、すなわちシールド層を別に設けなければなら
なかったり、配線幅を狭くしてクロス部容量ＣＰを低減
化するために作製上の歩留りが低下する、あるいは負荷
容量ＣＬを大きくしたために信号出力電圧が低下する、
などが生じることもない。
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくするといった対策
方法は不要になる。よって、これらの対策方法にともな
う問題点、すなわちシールド層を別に設けなければなら
なかったり、配線幅を狭くしてクロス部容量ＣＰを低減
化するために作製上の歩留りが低下する、あるいは負荷
容量ＣＬを大きくしたために信号出力電圧が低下する、
などが生じることもない。
【０１００】さらに、本発明によると、転送効率さえ確
保できれば、負荷容量ＣＬを小さくした場合でも本来の
出力電圧を得ることができるため、回路形成上可能な限
り負荷容量ＣＬを低減することで、数式７からも明らか
なように、少ない入力電荷量でも大きな出力電圧が得る
ことができるようになる。
保できれば、負荷容量ＣＬを小さくした場合でも本来の
出力電圧を得ることができるため、回路形成上可能な限
り負荷容量ＣＬを低減することで、数式７からも明らか
なように、少ない入力電荷量でも大きな出力電圧が得る
ことができるようになる。
【０１０１】このことは、光センサにより生じる電荷量
を少なくすることが可能であることを示し、低感度の光
センサが使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉価を図ることが可能
となる。
を少なくすることが可能であることを示し、低感度の光
センサが使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉価を図ることが可能
となる。
【０１０２】図２および図３は、本実施例の光電変換装
置に係る光電変換部の模式的な断面図および平面図であ
る。
置に係る光電変換部の模式的な断面図および平面図であ
る。
【０１０３】本実施例ではａ−Ｓｉ：Ｈを用いて、光電
変換素子部１、蓄積コンデンサ部２、ＴＦＴ部３および
４、マトリクス信号配線部５、ゲート駆動配線部６およ
び共通コンデンサ部７等が透光性絶縁基板１０上に同一
プロセスにより一体的に形成されている。
変換素子部１、蓄積コンデンサ部２、ＴＦＴ部３および
４、マトリクス信号配線部５、ゲート駆動配線部６およ
び共通コンデンサ部７等が透光性絶縁基板１０上に同一
プロセスにより一体的に形成されている。
【０１０４】透光性絶縁基板１０上には、Ａｌ、Ｃｒ等
の第１の導電体層２４、ＳｉＮ等の第１の絶縁層２５、
ａ−Ｓｉ：Ｈからなる光導電性半導体層２６、ｎ+ 型ａ
−Ｓｉ：Ｈのオーミックコンタクト層２７、Ａｌ、Ｃｒ
等の第２の導電体層２８が形成されている。
の第１の導電体層２４、ＳｉＮ等の第１の絶縁層２５、
ａ−Ｓｉ：Ｈからなる光導電性半導体層２６、ｎ+ 型ａ
−Ｓｉ：Ｈのオーミックコンタクト層２７、Ａｌ、Ｃｒ
等の第２の導電体層２８が形成されている。
【０１０５】光電変換素子部１において、３０および３
１は上層電極配線である。原稿Ｐで反射された信号光
Ｌ′はａ−Ｓｉ：Ｈからなる光導電性半導体層２６の導
電率を変化させ、くし状に対向する上層電極配線３０，
３１間に流れる電流を変化させる。なお、３２は金属の
遮光層であり、適宜の駆動源に接続して、主電極３０
（ソース電極あるいはドレイン電極）および３１（ドレ
イン電極あるいはソース電極）に対向する制御電極（ゲ
ート電極）となるようにしてもよい。
１は上層電極配線である。原稿Ｐで反射された信号光
Ｌ′はａ−Ｓｉ：Ｈからなる光導電性半導体層２６の導
電率を変化させ、くし状に対向する上層電極配線３０，
３１間に流れる電流を変化させる。なお、３２は金属の
遮光層であり、適宜の駆動源に接続して、主電極３０
（ソース電極あるいはドレイン電極）および３１（ドレ
イン電極あるいはソース電極）に対向する制御電極（ゲ
ート電極）となるようにしてもよい。
【０１０６】蓄積コンデンサ部２は、下層電極配線３３
と、この下層電極配線３３上に形成された第１の絶縁層
２５と光導電性半導体層２６と、光導電性半導体層２６
上に形成された光電変換素子部１の上層電極配線３１に
連続した配線とから構成される。この蓄積コンデンサ部
２の構造はいわゆるＭＩＳコンデンサの構造である。バ
イアス条件は正負いずれも用いることができるが、下層
電極配線３３を常に負にバイアスする状態で用いること
により、安定な容量と周波数特性を得ることができる。
と、この下層電極配線３３上に形成された第１の絶縁層
２５と光導電性半導体層２６と、光導電性半導体層２６
上に形成された光電変換素子部１の上層電極配線３１に
連続した配線とから構成される。この蓄積コンデンサ部
２の構造はいわゆるＭＩＳコンデンサの構造である。バ
イアス条件は正負いずれも用いることができるが、下層
電極配線３３を常に負にバイアスする状態で用いること
により、安定な容量と周波数特性を得ることができる。
【０１０７】ＴＦＴ部３および４は、ゲート電極たる下
層電極配線３４と、ゲート絶縁層をなす第２の絶縁層２
５と、半導体層２６と、ソース電極たる上層電極配線３
５と、ドレイン電極たる上層電極配線３６等とから構成
される。
層電極配線３４と、ゲート絶縁層をなす第２の絶縁層２
５と、半導体層２６と、ソース電極たる上層電極配線３
５と、ドレイン電極たる上層電極配線３６等とから構成
される。
【０１０８】マトリクス信号配線部５においては、基板
１０上に第１の導電層からなる個別信号配線２２、個別
信号配線２２を被う絶縁層２５、半導体層２６、オーミ
ックコンタクト層２７、そして個別信号配線と交差して
第２の導電層からなる共通信号配線３７が順次積層され
ている。３８は、個別信号配線２２と共通信号配線３７
とオーミックコンタクトをとるためのコンタクトホー
ル、３９は蓄積コンデンサ部２の接地配線である。
１０上に第１の導電層からなる個別信号配線２２、個別
信号配線２２を被う絶縁層２５、半導体層２６、オーミ
ックコンタクト層２７、そして個別信号配線と交差して
第２の導電層からなる共通信号配線３７が順次積層され
ている。３８は、個別信号配線２２と共通信号配線３７
とオーミックコンタクトをとるためのコンタクトホー
ル、３９は蓄積コンデンサ部２の接地配線である。
【０１０９】ＴＦＴ駆動用ゲート線の配線部６において
は、基板１０上に第１の導電層２４からなる個別ゲート
配線４０、個別ゲート配線４０を被う絶縁層２５、半導
体層２６、オーミックコンタクト層２７、そして個別ゲ
ート配線４０と交差して、第２の導電層２８からなる共
通ゲート配線４１が順次積層されている。４２は個別ゲ
ート配線４０と共通ゲート配線４１とのオーミックコン
タクトを取るためのコンタクトホールである。
は、基板１０上に第１の導電層２４からなる個別ゲート
配線４０、個別ゲート配線４０を被う絶縁層２５、半導
体層２６、オーミックコンタクト層２７、そして個別ゲ
ート配線４０と交差して、第２の導電層２８からなる共
通ゲート配線４１が順次積層されている。４２は個別ゲ
ート配線４０と共通ゲート配線４１とのオーミックコン
タクトを取るためのコンタクトホールである。
【０１１０】共通コンデンサ部７は、個別信号配線たる
下層電極配線２２と、この下層電極配線２２上に形成さ
れた第１の絶縁層２５と光導電性半導体層２６と、光導
電性半導体層２６上に形成された第２導電層２８からな
る上層電極配線４３とから構成される。この共通コンデ
ンサ部７の構造は蓄積コンデンサ部２と同様のＭＩＳコ
ンデンサの構造である。バイアス条件は正負いずれでも
用いることができるが、上層電極配線４３を常に正にバ
イアスする状態で用いることにより、安定な容量と周波
数特性を得ることができる。
下層電極配線２２と、この下層電極配線２２上に形成さ
れた第１の絶縁層２５と光導電性半導体層２６と、光導
電性半導体層２６上に形成された第２導電層２８からな
る上層電極配線４３とから構成される。この共通コンデ
ンサ部７の構造は蓄積コンデンサ部２と同様のＭＩＳコ
ンデンサの構造である。バイアス条件は正負いずれでも
用いることができるが、上層電極配線４３を常に正にバ
イアスする状態で用いることにより、安定な容量と周波
数特性を得ることができる。
【０１１１】以上のように本実施例の光電変換装置は、
光電変換素子部、蓄積コンデンサ部、ＴＦＴ部、マトリ
クス信号配線部、ゲート駆動配線部および共通コンデン
サ部のすべてが光導電性半導体層および絶縁層、導電体
層等の積層構造を有するので、各部が同一プロセスによ
り同時形成されている。
光電変換素子部、蓄積コンデンサ部、ＴＦＴ部、マトリ
クス信号配線部、ゲート駆動配線部および共通コンデン
サ部のすべてが光導電性半導体層および絶縁層、導電体
層等の積層構造を有するので、各部が同一プロセスによ
り同時形成されている。
【０１１２】更に、第２の導電層２８上には、主として
光電変換素子部１およびＴＦＴ部３，４の半導体層表面
の保護安定化のためにＳｉＮ等からなるパッシベーショ
ン層１１、原稿Ｐとの摩擦から光電変換素子等を保護す
るためにマイクロシートガラス等からなる耐摩擦層８が
形成されている。
光電変換素子部１およびＴＦＴ部３，４の半導体層表面
の保護安定化のためにＳｉＮ等からなるパッシベーショ
ン層１１、原稿Ｐとの摩擦から光電変換素子等を保護す
るためにマイクロシートガラス等からなる耐摩擦層８が
形成されている。
【０１１３】パッシベーション層１１と耐摩耗層８との
間には、透光性導電層からなる静電気対策層１５が形成
されている。
間には、透光性導電層からなる静電気対策層１５が形成
されている。
【０１１４】静電気対策層１５は、原稿Ｐと耐摩耗層８
との摩擦により発生する静電気が光電変換素子等に悪影
響を及ぼさないようにするために配置されている。静電
気対策層１５の材料としては、照明光Ｌおよび信号光
Ｌ′を透過させる必要があるため、ＩＴＯ等の酸化物半
導体透明導電膜が用いられる。
との摩擦により発生する静電気が光電変換素子等に悪影
響を及ぼさないようにするために配置されている。静電
気対策層１５の材料としては、照明光Ｌおよび信号光
Ｌ′を透過させる必要があるため、ＩＴＯ等の酸化物半
導体透明導電膜が用いられる。
【０１１５】本実施例では静電気対策層を形成した対摩
耗層を接着層によりパッシベーション層１１の上に接着
している。
耗層を接着層によりパッシベーション層１１の上に接着
している。
【０１１６】図４は本実施例に係る光電変換装置と原稿
照明用の光源を搭載した回路パターン基板及び該光電変
換装置と該回路パターン基板を接続するフレキシブルケ
ーブルにより構成されるセンサユニットの一例を、光電
変換装置と回路パターン基板を対向しない状態で示す概
略的構成図である。
照明用の光源を搭載した回路パターン基板及び該光電変
換装置と該回路パターン基板を接続するフレキシブルケ
ーブルにより構成されるセンサユニットの一例を、光電
変換装置と回路パターン基板を対向しない状態で示す概
略的構成図である。
【０１１７】ここで、１０は光電変換部を構成するセン
サ基板であり、７２，８２は各々駆動用スイッチＩＣと
読み出し用スイッチＩＣである。
サ基板であり、７２，８２は各々駆動用スイッチＩＣと
読み出し用スイッチＩＣである。
【０１１８】光電変換部により得られる出力信号はセン
サ基板１０よりボンディングワイヤー７１、読み出し用
スイッチＩＣ８２、フレキシブルケーブル８０、信号入
力コネクター７８、回路パターン基板７５及び信号出力
コネクター７９を通り外部へ取り出される。またＧＮＤ
電源を含む各電源は出力信号とは逆の経路を通り、セン
サ基板１０、各ＩＣ及び回路パターン基板７５へ供給さ
れる。
サ基板１０よりボンディングワイヤー７１、読み出し用
スイッチＩＣ８２、フレキシブルケーブル８０、信号入
力コネクター７８、回路パターン基板７５及び信号出力
コネクター７９を通り外部へ取り出される。またＧＮＤ
電源を含む各電源は出力信号とは逆の経路を通り、セン
サ基板１０、各ＩＣ及び回路パターン基板７５へ供給さ
れる。
【０１１９】又負荷容量ＣL1〜ＣL48 から読み出しコン
デンサＣT1〜ＣT48 へ電荷転送を行う転送パルス幅を光
電変換装置毎に調節する為のマルチバイブレータ回路に
必要な５Ｖ電源及びＧＮＤ電源も同様に信号出力コネク
ター７９より供給している。本実施例において、マルチ
バイブレータ回路を形成する可変抵抗ＲX ９１と可変容
量ＣX ９２は、読み出し用スイッチＩＣ９２と信号出力
コネクター７９の間のどこに配置されてもよいが、図４
においては回路パターン基板７５上の配線部に配置して
いる。
デンサＣT1〜ＣT48 へ電荷転送を行う転送パルス幅を光
電変換装置毎に調節する為のマルチバイブレータ回路に
必要な５Ｖ電源及びＧＮＤ電源も同様に信号出力コネク
ター７９より供給している。本実施例において、マルチ
バイブレータ回路を形成する可変抵抗ＲX ９１と可変容
量ＣX ９２は、読み出し用スイッチＩＣ９２と信号出力
コネクター７９の間のどこに配置されてもよいが、図４
においては回路パターン基板７５上の配線部に配置して
いる。
【０１２０】図５は図４をＡ−Ａ′線で切断した時のＢ
からみた断面図である。図４と異なる点は光電変換装置
と回路パターン基板７５が対向して配置されており、実
駆動時に形態となっていることである。
からみた断面図である。図４と異なる点は光電変換装置
と回路パターン基板７５が対向して配置されており、実
駆動時に形態となっていることである。
【０１２１】本実施例では原稿からの反射光を等倍ファ
イバーレンズアレイ等を用いずに、直接検知する光電変
換装置、いわゆる完全密着型の構造をとることにより、
ファクシミリ等のシステムを非常にコンパクトにするこ
とが可能となり、またシステムを構成する上での機構設
計の自由度が増している。
イバーレンズアレイ等を用いずに、直接検知する光電変
換装置、いわゆる完全密着型の構造をとることにより、
ファクシミリ等のシステムを非常にコンパクトにするこ
とが可能となり、またシステムを構成する上での機構設
計の自由度が増している。
【０１２２】なお、等倍ファイバーレンズ等を用いた密
着読み取り型画像読み取り装置にも使用できることは言
うまでもない。
着読み取り型画像読み取り装置にも使用できることは言
うまでもない。
【０１２３】図６は、本実施例に係るセンサユニットを
用いて構成した画像情報処理装置として通信機能を有す
るファクシミリの一例を示す概略的構成図である。
用いて構成した画像情報処理装置として通信機能を有す
るファクシミリの一例を示す概略的構成図である。
【０１２４】ここで、402 は原稿Ｐを読み取り位置に向
けて給送するための給送手段としての給送ローラ、403
は光源、404 は原稿Ｐを一枚ずつ確実に分離給送するた
めの分離片である。406 はセンサユニット400 に対して
読み取り位置に設けられて原稿Ｐの被読み取り面を規制
するとともに原稿Ｐを搬送する搬送手段としてのプラテ
ンローラである。
けて給送するための給送手段としての給送ローラ、403
は光源、404 は原稿Ｐを一枚ずつ確実に分離給送するた
めの分離片である。406 はセンサユニット400 に対して
読み取り位置に設けられて原稿Ｐの被読み取り面を規制
するとともに原稿Ｐを搬送する搬送手段としてのプラテ
ンローラである。
【０１２５】ＰＰは図示の例ではロール紙形態をした記
録媒体であり、センサユニット400により読み取られた
画像情報あるいはファクシミリ装置等の場合には外部か
ら送信された画像情報がここに再生される。410 は当該
画像形成をおこなうための記録手段としての記録ヘッド
で、サーマルヘッド、インクジェット記録ヘッド等種々
のものを用いることができる。また、この記録ヘッド
は、シリアルタイプのものでも、ラインタイプのもので
もよい。412 は記録ヘッド410 による記録位置に対して
記録媒体ＰＰを搬送するとともにその被記録面を規制す
る搬送手段としてのプラテンローラである。
録媒体であり、センサユニット400により読み取られた
画像情報あるいはファクシミリ装置等の場合には外部か
ら送信された画像情報がここに再生される。410 は当該
画像形成をおこなうための記録手段としての記録ヘッド
で、サーマルヘッド、インクジェット記録ヘッド等種々
のものを用いることができる。また、この記録ヘッド
は、シリアルタイプのものでも、ラインタイプのもので
もよい。412 は記録ヘッド410 による記録位置に対して
記録媒体ＰＰを搬送するとともにその被記録面を規制す
る搬送手段としてのプラテンローラである。
【０１２６】420 は、入力／出力手段としての操作入力
を受容するスイッチやメッセージその他、装置の状態を
報知するための表示部等を配したオペレーションパネル
である。430 は制御手段としてのシステムコントロール
基板であり、各部の制御を行なう制御部（コントローラ
ー）や、光電変換素子の駆動回路（ドライバー）、画像
情報の処理部（プロセッサー）、送受信部等が設けられ
る。440 は装置の電源である。
を受容するスイッチやメッセージその他、装置の状態を
報知するための表示部等を配したオペレーションパネル
である。430 は制御手段としてのシステムコントロール
基板であり、各部の制御を行なう制御部（コントローラ
ー）や、光電変換素子の駆動回路（ドライバー）、画像
情報の処理部（プロセッサー）、送受信部等が設けられ
る。440 は装置の電源である。
【０１２７】情報処理装置に用いられる記録手段として
は、例えば米国特許第4723129 号明細書、同第4740796
号明細書にその代表的な構成や原理が開示されているも
のが好ましい。この方式は液体（インク）が保持されて
いるシートや液路に対応して配置されている電気熱変換
体に、記録情報に対応していて核沸騰を越える急速な温
度上昇を与える少なくとも一つの駆動信号を印加するこ
とによって、電気熱変換体に熱エネルギーを発生せし
め、記録ヘッドの熱作用面に膜沸騰させて、結果的にこ
の駆動信号に一対一に対応した液体（インク）内の気泡
を形成出来るので有効である。この気泡の成長、収縮に
より吐出用開口を介して液体（インク）を吐出させて、
少なくとも一つの滴を形成する。
は、例えば米国特許第4723129 号明細書、同第4740796
号明細書にその代表的な構成や原理が開示されているも
のが好ましい。この方式は液体（インク）が保持されて
いるシートや液路に対応して配置されている電気熱変換
体に、記録情報に対応していて核沸騰を越える急速な温
度上昇を与える少なくとも一つの駆動信号を印加するこ
とによって、電気熱変換体に熱エネルギーを発生せし
め、記録ヘッドの熱作用面に膜沸騰させて、結果的にこ
の駆動信号に一対一に対応した液体（インク）内の気泡
を形成出来るので有効である。この気泡の成長、収縮に
より吐出用開口を介して液体（インク）を吐出させて、
少なくとも一つの滴を形成する。
【０１２８】更に、記録装置が記録できる最大記録媒体
の幅に対応した長さを有するフルラインタイプの記録ヘ
ッドとしては、上述した明細書に開示されているような
複数記録ヘッドの組み合わせによって、その長さを満た
す構成や一体的に形成された一個の記録ヘッドとしての
構成のいずれでも良い。
の幅に対応した長さを有するフルラインタイプの記録ヘ
ッドとしては、上述した明細書に開示されているような
複数記録ヘッドの組み合わせによって、その長さを満た
す構成や一体的に形成された一個の記録ヘッドとしての
構成のいずれでも良い。
【０１２９】加えて、装置本体に装着されることで、装
置本体との電気的な接続や装置本体からのインクの供給
が可能になる交換自在のチップタイプの記録ヘッド、あ
るいは記録ヘッド自体にインクタンクを一体的に設けら
れたカートリッジタイプの記録ヘッドを用いた場合にも
本発明は有効である。
置本体との電気的な接続や装置本体からのインクの供給
が可能になる交換自在のチップタイプの記録ヘッド、あ
るいは記録ヘッド自体にインクタンクを一体的に設けら
れたカートリッジタイプの記録ヘッドを用いた場合にも
本発明は有効である。
【０１３０】次に本発明の第２の光電変換装置について
説明する。
説明する。
【０１３１】図７は本発明による第１の実施例であり、
光電変換装置の等価回路図を示す。本第１の実施例で
は、同一基板上に形成された光電変換素子部、蓄積コン
デンサ部、ＴＦＴ部、マトリクス信号配線部、ゲート駆
動配線部等光電変換部の構成は、図２０に示される従来
の光電変換装置の等価回路図と基本的に同様なので詳細
な構成説明は省略する。
光電変換装置の等価回路図を示す。本第１の実施例で
は、同一基板上に形成された光電変換素子部、蓄積コン
デンサ部、ＴＦＴ部、マトリクス信号配線部、ゲート駆
動配線部等光電変換部の構成は、図２０に示される従来
の光電変換装置の等価回路図と基本的に同様なので詳細
な構成説明は省略する。
【０１３２】本第１の実施例の光電変換装置が従来の光
電変換装置と等価回路的に異なる点は、負荷容量ＣL1〜
ＣL48 の一方の共通一定電位電極（以下接地電極と称
す）が共通抵抗ＲCOM ″（ここで、共通抵抗ＲCOM ″は
寄生的に生じる共通抵抗ＲCOM と新たに付加された共通
抵抗ＲCOM ′との合成抵抗を意味する）を通して接地さ
れることである。
電変換装置と等価回路的に異なる点は、負荷容量ＣL1〜
ＣL48 の一方の共通一定電位電極（以下接地電極と称
す）が共通抵抗ＲCOM ″（ここで、共通抵抗ＲCOM ″は
寄生的に生じる共通抵抗ＲCOM と新たに付加された共通
抵抗ＲCOM ′との合成抵抗を意味する）を通して接地さ
れることである。
【０１３３】以下、本第１の実施例の光電変換装置の動
作を説明するが、従来例と同様の動作を行う素子及びタ
イミングについては説明を省く。
作を説明するが、従来例と同様の動作を行う素子及びタ
イミングについては説明を省く。
【０１３４】第１ブロックの光電変換素子Ｓ1-1 〜Ｓ
1-48に入射した光情報は光電流に変換され、蓄積コンデ
ンサＣS1-1〜ＣS1-48 に電荷として蓄えられる。一定時
間後、ゲート駆動線Ｇ1 に転送用の第１の電圧パルスを
ｔ1 時間加え、転送用ＴＦＴのＴ1-1 〜Ｔ1-48をオン状
態に切り替える。これで蓄積コンデンサＣS1-1〜Ｃ
S1-48 の電荷がマトリクス信号配線Ｌ1 〜Ｌ48を通っ
て、負荷容量ＣL1〜ＣL48 に転送され、各負荷容量の電
位ＶL1〜ＶL48 は高くなる。
1-48に入射した光情報は光電流に変換され、蓄積コンデ
ンサＣS1-1〜ＣS1-48 に電荷として蓄えられる。一定時
間後、ゲート駆動線Ｇ1 に転送用の第１の電圧パルスを
ｔ1 時間加え、転送用ＴＦＴのＴ1-1 〜Ｔ1-48をオン状
態に切り替える。これで蓄積コンデンサＣS1-1〜Ｃ
S1-48 の電荷がマトリクス信号配線Ｌ1 〜Ｌ48を通っ
て、負荷容量ＣL1〜ＣL48 に転送され、各負荷容量の電
位ＶL1〜ＶL48 は高くなる。
【０１３５】この時、マトリクス信号配線Ｌ1 〜Ｌ48の
クロス部容量ＣＰにより、ブロック内クロストークがお
こる。
クロス部容量ＣＰにより、ブロック内クロストークがお
こる。
【０１３６】続いてゲート駆動信号Ｇt の印加により、
転送用スイッチＵSW1 〜ＵSW48は同時にＯＮ状態とな
り、負荷容量ＣL1〜ＣL48 に蓄えられた信号電荷は読み
出し用コンデンサＣT1〜ＣT48 に同時に転送される。
転送用スイッチＵSW1 〜ＵSW48は同時にＯＮ状態とな
り、負荷容量ＣL1〜ＣL48 に蓄えられた信号電荷は読み
出し用コンデンサＣT1〜ＣT48 に同時に転送される。
【０１３７】この時、負荷容量ＣL1〜ＣL48 の接地電極
がすべて接続されている為、入力電荷量が０であるビッ
トの接地電極電位ＶCOM は、入力電荷量がＱ０のビット
の接地電極電位と同じである。接地電極電位ＶCOM は、
入力電荷量がゼロでないビットの総入力電荷が転送用ス
イッチＵSWを通って読み出し用コンデンサＣT へ転送さ
れる瞬間に大きくさがる。
がすべて接続されている為、入力電荷量が０であるビッ
トの接地電極電位ＶCOM は、入力電荷量がＱ０のビット
の接地電極電位と同じである。接地電極電位ＶCOM は、
入力電荷量がゼロでないビットの総入力電荷が転送用ス
イッチＵSWを通って読み出し用コンデンサＣT へ転送さ
れる瞬間に大きくさがる。
【０１３８】同時に、入力電荷量がゼロのビットの負荷
容量ＣL の電位ＶL も大きく下降するが、共通抵抗Ｒ
COM ″の為に接地電位へ戻るまでに時間がかかる。その
為、入力電荷量がゼロのビットの読み出しコンデンサＣ
T から負荷容量ＣL へ電荷が転送され、入力電荷量がゼ
ロビットの読み出しコンデンサＣT の電位ＶCTは低下し
極小値をとる。接地電極電位ＶCOM が接地電位にもどる
につれて、ＶCTは上昇しある値に飽和する。この時の時
定数は負荷容量ＣL と読み出し用コンデンサＣT の容量
値の小さい方の値と転送用スイッチＴSWのＯＮ抵抗によ
り決まる。
容量ＣL の電位ＶL も大きく下降するが、共通抵抗Ｒ
COM ″の為に接地電位へ戻るまでに時間がかかる。その
為、入力電荷量がゼロのビットの読み出しコンデンサＣ
T から負荷容量ＣL へ電荷が転送され、入力電荷量がゼ
ロビットの読み出しコンデンサＣT の電位ＶCTは低下し
極小値をとる。接地電極電位ＶCOM が接地電位にもどる
につれて、ＶCTは上昇しある値に飽和する。この時の時
定数は負荷容量ＣL と読み出し用コンデンサＣT の容量
値の小さい方の値と転送用スイッチＴSWのＯＮ抵抗によ
り決まる。
【０１３９】やがて、数式４のＶＷ０と、負荷容量ＣL
及び読み出しコンデンサＣT によって決まる前述した数
式８の電位になる。
及び読み出しコンデンサＣT によって決まる前述した数
式８の電位になる。
【０１４０】以上の動作を、図８を用いて説明する。図
８は、図２３と同様の図であり、読み出し用コンデンサ
ＣT は１０ｐＦ、負荷容量ＣL は２００ｐＦ、転送用ス
イッチＵSWのＯＮ抵抗は４ｋΩであり、図２３と同じで
ある。又共通抵抗ＲCOM ″は２５Ωとしてシミュレーシ
ョンしている。
８は、図２３と同様の図であり、読み出し用コンデンサ
ＣT は１０ｐＦ、負荷容量ＣL は２００ｐＦ、転送用ス
イッチＵSWのＯＮ抵抗は４ｋΩであり、図２３と同じで
ある。又共通抵抗ＲCOM ″は２５Ωとしてシミュレーシ
ョンしている。
【０１４１】図８によると、入力電荷量ゼロである１ビ
ットの読み出しコンデンサＣT1の電位ＶCT1 が、ＶR か
ら減少し、やがて上昇し、ＶR となりさらに上昇してい
る。ここでＴ＝χ″（Ｔ≒１１０ｎｓｅｃ）はＸＣＴ＝
０となる時間であるが、このタイミングでは負荷容量Ｃ
L から読み出しコンデンサＣT への電荷転送効率αは約
８０％程度である事がわかる。χ″の値はＣL ・Ｒ
COM ″に依存するので、電荷転送効率αを８０％以上と
するには、ＣL ・ＲCOM ″≧２００ｐＦ×２５Ω＝５．
０×１０-9Ｆ・Ωとすればよい。
ットの読み出しコンデンサＣT1の電位ＶCT1 が、ＶR か
ら減少し、やがて上昇し、ＶR となりさらに上昇してい
る。ここでＴ＝χ″（Ｔ≒１１０ｎｓｅｃ）はＸＣＴ＝
０となる時間であるが、このタイミングでは負荷容量Ｃ
L から読み出しコンデンサＣT への電荷転送効率αは約
８０％程度である事がわかる。χ″の値はＣL ・Ｒ
COM ″に依存するので、電荷転送効率αを８０％以上と
するには、ＣL ・ＲCOM ″≧２００ｐＦ×２５Ω＝５．
０×１０-9Ｆ・Ωとすればよい。
【０１４２】図８において、Ｔ＝０からＴ＝χ″までの
間、転送用スイッチＴSWをＯＮすることにより、黒信号
が白信号により増大されるブロック内クロストークをゼ
ロにすることができる。
間、転送用スイッチＴSWをＯＮすることにより、黒信号
が白信号により増大されるブロック内クロストークをゼ
ロにすることができる。
【０１４３】他のシミュレーション結果を、図９を用い
て説明する。図９は、図２３と同様の図であり、各ビッ
トの入力電荷量及び、各素子の抵抗値、容量値は図２３
と同じである。又共通抵抗ＲCOM ″は７０Ωとしてシミ
ュレーションしている。すなわち、ＣL ・ＲCOM ″＝２
００ｐＦ×７０Ω＝１．４×１０-8Ｆ・Ωの場合であ
る。クロストーク量ＸＣＴ＝０となるＴ＝χのタイミン
グにおいて図２３と同様の転送効率αは約８５％であ
る。
て説明する。図９は、図２３と同様の図であり、各ビッ
トの入力電荷量及び、各素子の抵抗値、容量値は図２３
と同じである。又共通抵抗ＲCOM ″は７０Ωとしてシミ
ュレーションしている。すなわち、ＣL ・ＲCOM ″＝２
００ｐＦ×７０Ω＝１．４×１０-8Ｆ・Ωの場合であ
る。クロストーク量ＸＣＴ＝０となるＴ＝χのタイミン
グにおいて図２３と同様の転送効率αは約８５％であ
る。
【０１４４】よって図９において、Ｔ＝０からＴ＝χま
での間、転送用スイッチＴSWをＯＮすることにより、黒
信号が白信号により増大されるブロック内クロストーク
をゼロにすることができる。
での間、転送用スイッチＴSWをＯＮすることにより、黒
信号が白信号により増大されるブロック内クロストーク
をゼロにすることができる。
【０１４５】以上の説明で明らかなように、本発明によ
ると、黒信号が白信号により増大されるブロック内クロ
ストークの全くない本来の出力電圧を簡便な回路構成で
得ることができる。
ると、黒信号が白信号により増大されるブロック内クロ
ストークの全くない本来の出力電圧を簡便な回路構成で
得ることができる。
【０１４６】そのため、従来から行われてきたブロック
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくするといった対策
方法は不要になる。よって、これらの対策方法にともな
う問題点、すなわちシールド層を別に設けなければなら
なかったり、配線幅を狭くしてクロス部容量ＣＰを低減
化するために作製上の歩留りが低下する、あるいは負荷
容量ＣＬを大きくしたために信号出力電圧が低下する、
などが生じることもない。
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくするといった対策
方法は不要になる。よって、これらの対策方法にともな
う問題点、すなわちシールド層を別に設けなければなら
なかったり、配線幅を狭くしてクロス部容量ＣＰを低減
化するために作製上の歩留りが低下する、あるいは負荷
容量ＣＬを大きくしたために信号出力電圧が低下する、
などが生じることもない。
【０１４７】さらに、本発明によると、負荷容量ＣＬを
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、数式７からも明らかなように、少ない入力電荷量
でも大きな出力電圧が得ることができるようになる。
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、数式７からも明らかなように、少ない入力電荷量
でも大きな出力電圧が得ることができるようになる。
【０１４８】このことは、光センサにより生じる電荷量
を少なくすることが可能であることを示し、低感度の光
センサが使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉価を図ることが可能
となる。
を少なくすることが可能であることを示し、低感度の光
センサが使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉価を図ることが可能
となる。
【０１４９】なお、本第１の実施例の光電変換装置に係
る光電変換部の構成は図２及び図３を用いて既に説明し
た本発明の第１の光電変換装置の実施例の構成と同じな
のでここでは説明を省略する。
る光電変換部の構成は図２及び図３を用いて既に説明し
た本発明の第１の光電変換装置の実施例の構成と同じな
のでここでは説明を省略する。
【０１５０】本第１の実施例の構成において、図７の負
荷容量ＣL1〜ＣL48 は厳密には静電気対策層１５と共通
信号配線３７との間に形成される浮遊容量及び共通コン
デンサ部７及びＴＦＴ部３におけるゲート電極たる下層
電極配線３４と個別信号配線２２に接続される上層電極
配線３５との間に形成される容量（以下Ｃgsと称する）
の３つの部分から構成されている。
荷容量ＣL1〜ＣL48 は厳密には静電気対策層１５と共通
信号配線３７との間に形成される浮遊容量及び共通コン
デンサ部７及びＴＦＴ部３におけるゲート電極たる下層
電極配線３４と個別信号配線２２に接続される上層電極
配線３５との間に形成される容量（以下Ｃgsと称する）
の３つの部分から構成されている。
【０１５１】実際に製品となって世に出ているＡ４サイ
ズの光電変換装置において、１７２８個の光電変換素子
をマトリクス接続を用いて４８ビットずつ３６ブロック
に分割した場合の前記負荷容量の構成例は共通信号配線
における浮遊容量が約１０〜２０ｐＦ、共通コンデンサ
部が１００〜３００ｐＦ、ＴＦＴ部におけるＣGSが約２
０〜４０ｐＦである。
ズの光電変換装置において、１７２８個の光電変換素子
をマトリクス接続を用いて４８ビットずつ３６ブロック
に分割した場合の前記負荷容量の構成例は共通信号配線
における浮遊容量が約１０〜２０ｐＦ、共通コンデンサ
部が１００〜３００ｐＦ、ＴＦＴ部におけるＣGSが約２
０〜４０ｐＦである。
【０１５２】このような光電変換装置例においては、共
通コンデンサ部の接地配線部に約２０〜１００Ωの共通
抵抗の素子ＲCOM ′を挿入することにより、共通抵抗Ｒ
COM″の値を寄生的に発生する抵抗ＲCOM より十分大き
な値とし、十分な転送効率で、且つブロック内クロスト
ークをゼロとして駆動することが可能となる。
通コンデンサ部の接地配線部に約２０〜１００Ωの共通
抵抗の素子ＲCOM ′を挿入することにより、共通抵抗Ｒ
COM″の値を寄生的に発生する抵抗ＲCOM より十分大き
な値とし、十分な転送効率で、且つブロック内クロスト
ークをゼロとして駆動することが可能となる。
【０１５３】図１０は本第１の実施例に係る光電変換装
置と原稿照明用の光源を搭載した回路パターン基板及び
該光電変換装置と該回路パターン基板を接続するフレキ
シブルケーブルにより構成されるセンサユニットの一例
を、光電変換装置と回路パターン基板を対向しない状態
で示す概略的構成図である。
置と原稿照明用の光源を搭載した回路パターン基板及び
該光電変換装置と該回路パターン基板を接続するフレキ
シブルケーブルにより構成されるセンサユニットの一例
を、光電変換装置と回路パターン基板を対向しない状態
で示す概略的構成図である。
【０１５４】ここで、１０は光電変換部を構成するセン
サ基板であり、７２，８２は各々駆動用スイッチＩＣと
読み出し用スイッチＩＣである。
サ基板であり、７２，８２は各々駆動用スイッチＩＣと
読み出し用スイッチＩＣである。
【０１５５】光電変換部により得られる出力信号はセン
サ基板１０よりボンディングワイヤー７１、読み出し用
スイッチＩＣ８２、フレキシブルケーブル８０、信号入
力コネクター７８、回路パターン基板７５及び信号出力
コネクター７９を通り外部へ取り出される。またＧＮＤ
電源を含む各電源は出力信号とは逆の経路を通り、セン
サ基板１０、各ＩＣ及び回路パターン７５へ供給され
る。
サ基板１０よりボンディングワイヤー７１、読み出し用
スイッチＩＣ８２、フレキシブルケーブル８０、信号入
力コネクター７８、回路パターン基板７５及び信号出力
コネクター７９を通り外部へ取り出される。またＧＮＤ
電源を含む各電源は出力信号とは逆の経路を通り、セン
サ基板１０、各ＩＣ及び回路パターン７５へ供給され
る。
【０１５６】本第１の実施例において、付加される共通
抵抗ＲCOM ′は共通コンデンサ部７の接地配線のどこに
配置されてもよいが、図１０においては共通抵抗Ｒ
COM ′は回路パターン基板７５上配線部にセラミック等
により構成されるチップ抵抗等を配置している。また図
１０のように、接地配線が読み出し用スイッチ８２内を
通っている場合は、ＩＣ内部に抵抗素子を作り込むこと
も可能である。更に図１０の様に接地配線がフレキシブ
ルケーブル８０等内を通っている場合は、フレキシブル
ケーブル上に抵抗素子を配置することも可能である。
抵抗ＲCOM ′は共通コンデンサ部７の接地配線のどこに
配置されてもよいが、図１０においては共通抵抗Ｒ
COM ′は回路パターン基板７５上配線部にセラミック等
により構成されるチップ抵抗等を配置している。また図
１０のように、接地配線が読み出し用スイッチ８２内を
通っている場合は、ＩＣ内部に抵抗素子を作り込むこと
も可能である。更に図１０の様に接地配線がフレキシブ
ルケーブル８０等内を通っている場合は、フレキシブル
ケーブル上に抵抗素子を配置することも可能である。
【０１５７】なお、共通抵抗ＲCOM ′を可変抵抗とする
ことにより、各センサユニットにおける配線抵抗等のば
らつきが調整可能となり、ブロック内クロストークを各
センサユニット毎に完全にゼロにすることも可能とな
る。
ことにより、各センサユニットにおける配線抵抗等のば
らつきが調整可能となり、ブロック内クロストークを各
センサユニット毎に完全にゼロにすることも可能とな
る。
【０１５８】図１１は図１０をＡ−Ａ′で切断した時の
Ｂからみた断面図である。図１０と異なる点は光電変換
装置と回路パターン基板７５が対向して配置されてお
り、実駆動時に形態となっていることである。
Ｂからみた断面図である。図１０と異なる点は光電変換
装置と回路パターン基板７５が対向して配置されてお
り、実駆動時に形態となっていることである。
【０１５９】本第１の実施例では原稿からの反射光を等
倍ファイバーレンズアレイ等を用いずに、直接検知する
光電変換装置、いわゆる完全密着型の構造をとることに
より、ファクシミリ等のシステムを非常にコンパクトに
することが可能となり、またシステムを構成する上での
機構設計の自由度が増している。
倍ファイバーレンズアレイ等を用いずに、直接検知する
光電変換装置、いわゆる完全密着型の構造をとることに
より、ファクシミリ等のシステムを非常にコンパクトに
することが可能となり、またシステムを構成する上での
機構設計の自由度が増している。
【０１６０】なお、等倍ファイバーレンズ等を用いた密
着読み取り型画像読み取り装置にも使用できることは言
うまでもない。
着読み取り型画像読み取り装置にも使用できることは言
うまでもない。
【０１６１】本実施例に係るセンサユニットを用いて構
成した画像情報処理装置として通信機能を有するファク
シミリの一例としては図６に示した構成と同様な構成が
ある。ファクシミリ構成については、既に説明したので
ここでは説明を省略する。
成した画像情報処理装置として通信機能を有するファク
シミリの一例としては図６に示した構成と同様な構成が
ある。ファクシミリ構成については、既に説明したので
ここでは説明を省略する。
【０１６２】次に第２の実施例を説明する。なお、本第
２の実施例は図７に示される第１の実施例の光電変換装
置の等価回路図と同様なので詳細な構成説明は省略す
る。
２の実施例は図７に示される第１の実施例の光電変換装
置の等価回路図と同様なので詳細な構成説明は省略す
る。
【０１６３】本第２の実施例の光電変換装置が第１の実
施例の光電変換装置と異なる点は負荷容量ＣＬが小さ
く、共通抵抗ＲCOM ″が大きい点である。
施例の光電変換装置と異なる点は負荷容量ＣＬが小さ
く、共通抵抗ＲCOM ″が大きい点である。
【０１６４】図１２を用いて、第２の実施例における動
作を説明する。図１２は図２３及び図８，９と同様の図
であり、読み出し用コンデンサＣT は１０ｐＦ、転送用
スイッチＵSWのＯＮ抵抗は４ｋΩであり、図２３及び図
８，９と同じである。ここで、共通抵抗ＲCOM ″は１ｋ
Ω、負荷容量ＣL は７５ｐＦであり、その構成は共通信
号配線における浮遊容量が２０ｐＦ、共通コンデンサ部
が１５ｐＦ、ＴＦＴ部におけるＣgsが４０ｐＦである。
図１２から判るように、負荷容量ＣL を小さくしても、
共通抵抗ＲCOM ″を大きくすることにより、ブロック内
クロストークを時間Ｔ＝１００〜２００nsecにおいてゼ
ロにすることが可能になる。具体的には時間Ｔ＝１８０
nsecの時、ブロック内クロストークはほぼゼロであり、
その時の転送効率αは約９３％に達する。
作を説明する。図１２は図２３及び図８，９と同様の図
であり、読み出し用コンデンサＣT は１０ｐＦ、転送用
スイッチＵSWのＯＮ抵抗は４ｋΩであり、図２３及び図
８，９と同じである。ここで、共通抵抗ＲCOM ″は１ｋ
Ω、負荷容量ＣL は７５ｐＦであり、その構成は共通信
号配線における浮遊容量が２０ｐＦ、共通コンデンサ部
が１５ｐＦ、ＴＦＴ部におけるＣgsが４０ｐＦである。
図１２から判るように、負荷容量ＣL を小さくしても、
共通抵抗ＲCOM ″を大きくすることにより、ブロック内
クロストークを時間Ｔ＝１００〜２００nsecにおいてゼ
ロにすることが可能になる。具体的には時間Ｔ＝１８０
nsecの時、ブロック内クロストークはほぼゼロであり、
その時の転送効率αは約９３％に達する。
【０１６５】このように、回路形成上負荷容量ＣＬを低
減することで、数式７からも明らかなように、少ない入
力電荷量でも大きな出力電圧を得ることができるように
なる。このことは、光センサにより生じる電荷量を少な
くすることが可能であることを示し、低感度の光センサ
が使用できる、あるいは、入射光量の少ない状態、すな
わち原稿照明用の光源が低輝度の状態でも使用できるこ
とになり、光電変換装置の低廉価を図ることが可能とな
る。
減することで、数式７からも明らかなように、少ない入
力電荷量でも大きな出力電圧を得ることができるように
なる。このことは、光センサにより生じる電荷量を少な
くすることが可能であることを示し、低感度の光センサ
が使用できる、あるいは、入射光量の少ない状態、すな
わち原稿照明用の光源が低輝度の状態でも使用できるこ
とになり、光電変換装置の低廉価を図ることが可能とな
る。
【０１６６】その他は第１実施例と同様である。
【０１６７】次に、本発明の第３の光電変換装置につい
て説明する。
て説明する。
【０１６８】図１３は本発明による第１の実施例であ
り、光電変換装置の等価回路図を示す。本第１の実施例
では、同一基板上に形成された光電変換素子部、蓄積コ
ンデンサ部、ＴＦＴ部、マトリクス信号配線部、ゲート
駆動配線部等光電変換部の構成は、図２０に示される従
来の光電変換装置の等価回路図と基本的に同様なので詳
細な構成説明は省略する。
り、光電変換装置の等価回路図を示す。本第１の実施例
では、同一基板上に形成された光電変換素子部、蓄積コ
ンデンサ部、ＴＦＴ部、マトリクス信号配線部、ゲート
駆動配線部等光電変換部の構成は、図２０に示される従
来の光電変換装置の等価回路図と基本的に同様なので詳
細な構成説明は省略する。
【０１６９】本第１の実施例の光電変換装置が従来の光
電変換装置と等価回路的に異なる点は、負荷容量ＣL1〜
ＣL48 の一方の共通一定電位電極（以下接地電極と称
す）が共通抵抗ＲCOM ″（ここで、共通抵抗ＲCOM ″は
寄生的に生じる共通抵抗ＲCOM と新たに付加された共通
抵抗ＲCOM ′との合成抵抗を意味する）を通して接地さ
れること、及び負荷容量ＣL1〜ＣL48 から読み出しコン
デンサＣT1〜ＣT48 へ電荷転送を行う転送パルス幅を光
電変換装置毎に調節する為のマルチバイブレータ回路を
設けたことである。
電変換装置と等価回路的に異なる点は、負荷容量ＣL1〜
ＣL48 の一方の共通一定電位電極（以下接地電極と称
す）が共通抵抗ＲCOM ″（ここで、共通抵抗ＲCOM ″は
寄生的に生じる共通抵抗ＲCOM と新たに付加された共通
抵抗ＲCOM ′との合成抵抗を意味する）を通して接地さ
れること、及び負荷容量ＣL1〜ＣL48 から読み出しコン
デンサＣT1〜ＣT48 へ電荷転送を行う転送パルス幅を光
電変換装置毎に調節する為のマルチバイブレータ回路を
設けたことである。
【０１７０】以下、本第１の実施例の光電変換装置の動
作を説明するが、従来例と同様の動作を行う素子及びタ
イミングについては説明を省く。
作を説明するが、従来例と同様の動作を行う素子及びタ
イミングについては説明を省く。
【０１７１】第１ブロックの光電変換素子Ｓ1-1 〜Ｓ
1-48に入射した光情報は光電流に変換され、蓄積コンデ
ンサＣS1-1〜ＣS1-48 に電荷として蓄えられる。一定時
間後、ゲート駆動線Ｇ1 に転送用の第１の電圧パルスを
ｔ1 時間加え、転送用ＴＦＴのＴ1-1 〜Ｔ1-48をオン状
態に切り替える。これで蓄積コンデンサＣS1-1〜Ｃ
S1-48 の電荷がマトリクス信号配線Ｌ1 〜Ｌ48を通っ
て、負荷容量ＣL1〜ＣL48 に転送され、各負荷容量の電
位ＶL1〜ＶL48 は高くなる。
1-48に入射した光情報は光電流に変換され、蓄積コンデ
ンサＣS1-1〜ＣS1-48 に電荷として蓄えられる。一定時
間後、ゲート駆動線Ｇ1 に転送用の第１の電圧パルスを
ｔ1 時間加え、転送用ＴＦＴのＴ1-1 〜Ｔ1-48をオン状
態に切り替える。これで蓄積コンデンサＣS1-1〜Ｃ
S1-48 の電荷がマトリクス信号配線Ｌ1 〜Ｌ48を通っ
て、負荷容量ＣL1〜ＣL48 に転送され、各負荷容量の電
位ＶL1〜ＶL48 は高くなる。
【０１７２】この時、マトリクス信号配線Ｌ1 〜Ｌ48の
クロス部容量ＣＰにより、ブロック内クロストークがお
こる。
クロス部容量ＣＰにより、ブロック内クロストークがお
こる。
【０１７３】続いてゲート駆動信号Ｇt の印加により、
転送用スイッチＵSW1 〜ＵSW48は同時にＯＮ状態とな
り、負荷容量ＣL1〜ＣL48 に蓄えられた信号電荷は読み
出し用コンデンサＣT1〜ＣT48 に同時に転送される。こ
の時マルチバイブレータ回路中の可変抵抗ＲX 及び可変
容量ＣX を調節することにより、ゲート駆動信号Ｇt の
長さを変えることができるが、詳細は後述する。
転送用スイッチＵSW1 〜ＵSW48は同時にＯＮ状態とな
り、負荷容量ＣL1〜ＣL48 に蓄えられた信号電荷は読み
出し用コンデンサＣT1〜ＣT48 に同時に転送される。こ
の時マルチバイブレータ回路中の可変抵抗ＲX 及び可変
容量ＣX を調節することにより、ゲート駆動信号Ｇt の
長さを変えることができるが、詳細は後述する。
【０１７４】又この時、負荷容量ＣL1〜ＣL48 の接地電
極がすべて接続されている為、入力電荷量が０であるビ
ットの接地電極電位ＶCOM は、入力電荷量がＱ０のビッ
トの接地電極電位と同じである。接地電極電位Ｖ
COM は、入力電荷量がゼロでないビットの総入力電荷が
転送用スイッチＵSWを通って読み出し用コンデンサＣT
へ転送される瞬間に大きくさがる。
極がすべて接続されている為、入力電荷量が０であるビ
ットの接地電極電位ＶCOM は、入力電荷量がＱ０のビッ
トの接地電極電位と同じである。接地電極電位Ｖ
COM は、入力電荷量がゼロでないビットの総入力電荷が
転送用スイッチＵSWを通って読み出し用コンデンサＣT
へ転送される瞬間に大きくさがる。
【０１７５】同時に、入力電荷量がゼロのビットの負荷
容量ＣL の電位ＶL も大きく下降するが、共通抵抗Ｒ
COM ″の為に接地電位へ戻るまでに時間がかかる。その
為、入力電荷量がゼロのビットの読み出しコンデンサＣ
T から負荷容量ＣL へ電荷が転送され、入力電荷量がゼ
ロビットの読み出しコンデンサＣT の電位ＶCTは低下し
極小値をとる。接地電極電位ＶCOM が接地電位にもどる
につれて、ＶCTは上昇しある値に飽和する。この時の時
定数は負荷容量ＣL と読み出し用コンデンサＣT の容量
値の小さい方の値と転送用スイッチＴSWのＯＮ抵抗によ
り決まる。
容量ＣL の電位ＶL も大きく下降するが、共通抵抗Ｒ
COM ″の為に接地電位へ戻るまでに時間がかかる。その
為、入力電荷量がゼロのビットの読み出しコンデンサＣ
T から負荷容量ＣL へ電荷が転送され、入力電荷量がゼ
ロビットの読み出しコンデンサＣT の電位ＶCTは低下し
極小値をとる。接地電極電位ＶCOM が接地電位にもどる
につれて、ＶCTは上昇しある値に飽和する。この時の時
定数は負荷容量ＣL と読み出し用コンデンサＣT の容量
値の小さい方の値と転送用スイッチＴSWのＯＮ抵抗によ
り決まる。
【０１７６】やがて、数式４のＶＷ０と、負荷容量ＣL
及び読み出しコンデンサＣT によって決まる前述した数
式８の電位になる。
及び読み出しコンデンサＣT によって決まる前述した数
式８の電位になる。
【０１７７】以上の動作を、図８を用いて説明する。図
８は、図２３と同様の図であり、読み出し用コンデンサ
ＣT は１０ｐＦ、負荷容量ＣL は２００ｐＦ、転送用ス
イッチＵSWのＯＮ抵抗は４ｋΩであり、図２３と同じで
ある。又共通抵抗ＲCOM ″は２５Ωとしてシミュレーシ
ョンしている。
８は、図２３と同様の図であり、読み出し用コンデンサ
ＣT は１０ｐＦ、負荷容量ＣL は２００ｐＦ、転送用ス
イッチＵSWのＯＮ抵抗は４ｋΩであり、図２３と同じで
ある。又共通抵抗ＲCOM ″は２５Ωとしてシミュレーシ
ョンしている。
【０１７８】図８によると、入力電荷量ゼロである１ビ
ットの読み出しコンデンサＣT1の電位ＶCT1 が、ＶR か
ら減少し、やがて上昇し、ＶR となりさらに上昇してい
る。ここでＴ＝χ″（Ｔ≒１１０ｎｓｅｃ）はＸＣＴ＝
０となる時間であるが、このタイミングでは負荷容量Ｃ
L から読み出しコンデンサＣT への電荷転送効率αは約
８０％程度である事がわかる。χ″の値はＣL ・Ｒ
COM ″に依存するので、電荷転送効率αを８０％以上と
するには、ＣL ・ＲCOM ″≧２００ｐＦ×２５Ω＝５．
０×１０-9Ｆ・Ωとすればよい。
ットの読み出しコンデンサＣT1の電位ＶCT1 が、ＶR か
ら減少し、やがて上昇し、ＶR となりさらに上昇してい
る。ここでＴ＝χ″（Ｔ≒１１０ｎｓｅｃ）はＸＣＴ＝
０となる時間であるが、このタイミングでは負荷容量Ｃ
L から読み出しコンデンサＣT への電荷転送効率αは約
８０％程度である事がわかる。χ″の値はＣL ・Ｒ
COM ″に依存するので、電荷転送効率αを８０％以上と
するには、ＣL ・ＲCOM ″≧２００ｐＦ×２５Ω＝５．
０×１０-9Ｆ・Ωとすればよい。
【０１７９】図８において、Ｔ＝０からＴ＝χ″までの
間、転送用スイッチＴSWをＯＮすることにより、黒信号
が白信号により増大されるブロック内クロストークをゼ
ロにすることができる。
間、転送用スイッチＴSWをＯＮすることにより、黒信号
が白信号により増大されるブロック内クロストークをゼ
ロにすることができる。
【０１８０】しかしながら、共通抵抗ＲCOM ″及び負荷
容量ＣL は光電変換装置によって多少のばらつきが生じ
る。共通抵抗ＲCOM ″のばらつきは、部品のばらつきが
主であり、他に寄生的に生じる配線抵抗のばらつきが含
まれる。又負荷容量ＣL のばらつきは図２，３に示した
共通コンデンサ部７を形成する第１の絶縁層２５、光導
電性半導体層２６及びオーミックコンタクト層２７の膜
厚のばらつきが主原因と思われる。
容量ＣL は光電変換装置によって多少のばらつきが生じ
る。共通抵抗ＲCOM ″のばらつきは、部品のばらつきが
主であり、他に寄生的に生じる配線抵抗のばらつきが含
まれる。又負荷容量ＣL のばらつきは図２，３に示した
共通コンデンサ部７を形成する第１の絶縁層２５、光導
電性半導体層２６及びオーミックコンタクト層２７の膜
厚のばらつきが主原因と思われる。
【０１８１】このように、共通抵抗ＲCOM ″と負荷容量
ＣL のばらつきにより光電変換装置によっては、ブロッ
ク内クロストークがゼロとなる時間Ｔが±１０％ほど異
なる場合も生じる。
ＣL のばらつきにより光電変換装置によっては、ブロッ
ク内クロストークがゼロとなる時間Ｔが±１０％ほど異
なる場合も生じる。
【０１８２】よって、このような場合には、共通コンデ
ンサ部の接地配線部に新たに共通の抵抗素子ＲCOM ′を
挿入することで共通抵抗の抵抗を調整するとともに、図
１３に示したモノマルチバイブレータ回路の可変抵抗Ｒ
X ９１及び可変容量ＣX ９２を調節することにより、す
べての光電変換素子のブロック内クロストークをゼロで
使用することができる。
ンサ部の接地配線部に新たに共通の抵抗素子ＲCOM ′を
挿入することで共通抵抗の抵抗を調整するとともに、図
１３に示したモノマルチバイブレータ回路の可変抵抗Ｒ
X ９１及び可変容量ＣX ９２を調節することにより、す
べての光電変換素子のブロック内クロストークをゼロで
使用することができる。
【０１８３】他のシミュレーション結果を、図９を用い
て説明する。図９は、図２３と同様の図であり、各ビッ
トの入力電荷量及び、各素子の抵抗値、容量値は図２３
と同じである。又共通抵抗ＲCOM ″は７０Ωとしてシミ
ュレーションしている。すなわち、ＣL ・ＲCOM ″＝２
００ｐＦ×７０Ω＝１．４×１０-8Ｆ・Ωの場合であ
る。クロストーク量ＸＣＴ＝０となるＴ＝χのタイミン
グにおいて図２３と同様の転送効率αは約８５％であ
る。
て説明する。図９は、図２３と同様の図であり、各ビッ
トの入力電荷量及び、各素子の抵抗値、容量値は図２３
と同じである。又共通抵抗ＲCOM ″は７０Ωとしてシミ
ュレーションしている。すなわち、ＣL ・ＲCOM ″＝２
００ｐＦ×７０Ω＝１．４×１０-8Ｆ・Ωの場合であ
る。クロストーク量ＸＣＴ＝０となるＴ＝χのタイミン
グにおいて図２３と同様の転送効率αは約８５％であ
る。
【０１８４】よって図９において、Ｔ＝０からＴ＝χま
での間、転送用スイッチＴSWをＯＮさせ、更に共通抵抗
ＲCOM ″の抵抗を調整し、光電変換素子毎に可変抵抗Ｒ
X 及び可変容量ＣX を調節することにより、黒信号が白
信号により増大されるブロック内クロストークをゼロに
することができる。
での間、転送用スイッチＴSWをＯＮさせ、更に共通抵抗
ＲCOM ″の抵抗を調整し、光電変換素子毎に可変抵抗Ｒ
X 及び可変容量ＣX を調節することにより、黒信号が白
信号により増大されるブロック内クロストークをゼロに
することができる。
【０１８５】以上の説明で明らかなように、本発明によ
ると、黒信号が白信号により増大されるブロック内クロ
ストークの全くない本来の出力電圧を簡便な回路構成で
得ることができる。更に光電変換装置毎におこる抵抗値
や容量値のばらつきに対しても、電荷転送時間を調節す
ることにより全ての光電変換装置においてブロック内ク
ロストークをゼロにすることができる。
ると、黒信号が白信号により増大されるブロック内クロ
ストークの全くない本来の出力電圧を簡便な回路構成で
得ることができる。更に光電変換装置毎におこる抵抗値
や容量値のばらつきに対しても、電荷転送時間を調節す
ることにより全ての光電変換装置においてブロック内ク
ロストークをゼロにすることができる。
【０１８６】そのため、従来から行われてきたブロック
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくするといった対策
方法は不要になる。よって、これらの対策方法にともな
う問題点、すなわちシールド層を別に設けなければなら
なかったり、配線幅を狭くしてクロス部容量ＣＰを低減
化するために作製上の歩留りが低下する、あるいは負荷
容量ＣＬを大きくしたために信号出力電圧が低下する、
などが生じることもない。
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくするといった対策
方法は不要になる。よって、これらの対策方法にともな
う問題点、すなわちシールド層を別に設けなければなら
なかったり、配線幅を狭くしてクロス部容量ＣＰを低減
化するために作製上の歩留りが低下する、あるいは負荷
容量ＣＬを大きくしたために信号出力電圧が低下する、
などが生じることもない。
【０１８７】さらに、本発明によると、負荷容量ＣＬを
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、数式７からも明らかなように、少ない入力電荷量
でも大きな出力電圧が得ることができるようになる。
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、数式７からも明らかなように、少ない入力電荷量
でも大きな出力電圧が得ることができるようになる。
【０１８８】このことは、光センサにより生じる電荷量
を少なくすることが可能であることを示し、低感度の光
センサが使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉価を図ることが可能
となる。
を少なくすることが可能であることを示し、低感度の光
センサが使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉価を図ることが可能
となる。
【０１８９】なお、本実施例の光電変換装置に係る光電
変換部の構成は図２及び図３を用いて既に説明した本発
明の第１の光電変換装置の実施例の構成と同じなのでこ
こでは説明を省略する。
変換部の構成は図２及び図３を用いて既に説明した本発
明の第１の光電変換装置の実施例の構成と同じなのでこ
こでは説明を省略する。
【０１９０】本第１の実施例の構成において、図１３の
負荷容量ＣL1〜ＣL48 は厳密には、静電気対策層１５と
共通信号配線３７との間に形成される浮遊容量及び共通
コンデンサ部７及びＴＦＴ部３におけるゲート電極たる
下層電極配線３４と個別信号配線２２に接続される上層
電極配線３５との間に形成される容量（以下Ｃgsと称す
る）の３つの部分から構成されている。
負荷容量ＣL1〜ＣL48 は厳密には、静電気対策層１５と
共通信号配線３７との間に形成される浮遊容量及び共通
コンデンサ部７及びＴＦＴ部３におけるゲート電極たる
下層電極配線３４と個別信号配線２２に接続される上層
電極配線３５との間に形成される容量（以下Ｃgsと称す
る）の３つの部分から構成されている。
【０１９１】実際に製品となって世に出ているＡ４サイ
ズの光電変換装置において、１７２８個の光電変換素子
をマトリクス接続を用いて４８ビットずつ３６ブロック
に分割した場合の前記負荷容量の構成例は、共通信号配
線における浮遊容量が約１０〜２０ｐＦ、共通コンデン
サ部が１００〜３００ｐＦ、ＴＦＴ部におけるＣGSが約
２０〜４０ｐＦである。
ズの光電変換装置において、１７２８個の光電変換素子
をマトリクス接続を用いて４８ビットずつ３６ブロック
に分割した場合の前記負荷容量の構成例は、共通信号配
線における浮遊容量が約１０〜２０ｐＦ、共通コンデン
サ部が１００〜３００ｐＦ、ＴＦＴ部におけるＣGSが約
２０〜４０ｐＦである。
【０１９２】このような光電変換装置例においては、共
通コンデンサ部の接地配線部に約２０〜１００Ωの共通
抵抗の素子ＲCOM ′を挿入することにより、共通抵抗Ｒ
COM″の値を調整することができる。前述したように、
共通抵抗ＲCOM ″の調整と、モノバイブレレータ回路の
可変抵抗ＲX 及び可変容量ＣX の調整とを加えれば、十
分な転送効率で、且つブロック内クロストークをゼロと
して駆動することが可能となる。
通コンデンサ部の接地配線部に約２０〜１００Ωの共通
抵抗の素子ＲCOM ′を挿入することにより、共通抵抗Ｒ
COM″の値を調整することができる。前述したように、
共通抵抗ＲCOM ″の調整と、モノバイブレレータ回路の
可変抵抗ＲX 及び可変容量ＣX の調整とを加えれば、十
分な転送効率で、且つブロック内クロストークをゼロと
して駆動することが可能となる。
【０１９３】図１４は本第１の実施例に係る光電変換装
置と原稿照明用の光源を搭載した回路パターン基板及び
該光電変換装置と該回路パターン基板を接続するフレキ
シブルケーブルにより構成されるセンサユニットの一例
を、光電変換装置と回路パターン基板を対向しない状態
で示す概略的構成図である。
置と原稿照明用の光源を搭載した回路パターン基板及び
該光電変換装置と該回路パターン基板を接続するフレキ
シブルケーブルにより構成されるセンサユニットの一例
を、光電変換装置と回路パターン基板を対向しない状態
で示す概略的構成図である。
【０１９４】ここで、１０は光電変換部を構成するセン
サ基板であり、７２，８２は各々駆動用スイッチＩＣと
読み出し用スイッチＩＣである。
サ基板であり、７２，８２は各々駆動用スイッチＩＣと
読み出し用スイッチＩＣである。
【０１９５】光電変換部により得られる出力信号はセン
サ基板１０よりボンディングワイヤー７１、読み出し用
スイッチＩＣ８２、フレキシブルケーブル８０、信号入
力コネクター７８、回路パターン基板７５及び信号出力
コネクター７９を通り外部へ取り出される。またＧＮＤ
電源を含む各電源は出力信号とは逆の経路を通り、セン
サ基板１０、各ＩＣ及び回路パターン７５へ供給され
る。
サ基板１０よりボンディングワイヤー７１、読み出し用
スイッチＩＣ８２、フレキシブルケーブル８０、信号入
力コネクター７８、回路パターン基板７５及び信号出力
コネクター７９を通り外部へ取り出される。またＧＮＤ
電源を含む各電源は出力信号とは逆の経路を通り、セン
サ基板１０、各ＩＣ及び回路パターン７５へ供給され
る。
【０１９６】又負荷容量ＣL1〜ＣL48 から読み出しコン
デンサＣT1〜ＣT48 へ電荷転送を行う転送パルス幅を光
電変換装置毎に調節する為のマルチバイブレータ回路に
必要な５Ｖ電源及びＧＮＤ電源も同様に信号出力コネク
ター７９より供給している。本第１の実施例において、
付加される共通抵抗ＲCOM ′は共通コンデンサ部７の接
地配線のどこに配置されてもよいが、図１４においては
共通抵抗ＲCOM ′は回路パターン基板７５上配線部にセ
ラミック等により構成されるチップ抵抗等を配置してい
る。また図１４のように、接地配線が読み出し用スイッ
チ８２内を通っている場合は、ＩＣ内部に抵抗素子を作
り込むことも可能である。更に図１４の様に接地配線が
フレキシブルケーブル８０等内を通っている場合は、フ
レキシブルケーブル上に抵抗素子を配置することも可能
である。又本第１の実施例において、マルチバイブレー
タ回路を形成する可変抵抗ＲX ９１と可変容量ＣX ９２
は、読み出し用スイッチＩＣ９２と信号出力コネクター
７９の間のどこに配置されてもよいが、図１４において
は回路パターン基板７５上の配線部に配置している。
デンサＣT1〜ＣT48 へ電荷転送を行う転送パルス幅を光
電変換装置毎に調節する為のマルチバイブレータ回路に
必要な５Ｖ電源及びＧＮＤ電源も同様に信号出力コネク
ター７９より供給している。本第１の実施例において、
付加される共通抵抗ＲCOM ′は共通コンデンサ部７の接
地配線のどこに配置されてもよいが、図１４においては
共通抵抗ＲCOM ′は回路パターン基板７５上配線部にセ
ラミック等により構成されるチップ抵抗等を配置してい
る。また図１４のように、接地配線が読み出し用スイッ
チ８２内を通っている場合は、ＩＣ内部に抵抗素子を作
り込むことも可能である。更に図１４の様に接地配線が
フレキシブルケーブル８０等内を通っている場合は、フ
レキシブルケーブル上に抵抗素子を配置することも可能
である。又本第１の実施例において、マルチバイブレー
タ回路を形成する可変抵抗ＲX ９１と可変容量ＣX ９２
は、読み出し用スイッチＩＣ９２と信号出力コネクター
７９の間のどこに配置されてもよいが、図１４において
は回路パターン基板７５上の配線部に配置している。
【０１９７】なお、付加される共通抵抗ＲCOM ′を可変
抵抗とすることにより、各センサユニットにおける配線
抵抗等のばらつきが調整可能となり、ブロック内クロス
トークを各センサユニット毎に完全にゼロにすることを
更に容易に行うことが可能となる。
抵抗とすることにより、各センサユニットにおける配線
抵抗等のばらつきが調整可能となり、ブロック内クロス
トークを各センサユニット毎に完全にゼロにすることを
更に容易に行うことが可能となる。
【０１９８】図１５は図１４をＡ−Ａ′で切断した時の
Ｂからみた断面図である。図１４と異なる点は光電変換
装置と回路パターン基板７５が対向して配置されてお
り、実駆動時に形態となっていることである。
Ｂからみた断面図である。図１４と異なる点は光電変換
装置と回路パターン基板７５が対向して配置されてお
り、実駆動時に形態となっていることである。
【０１９９】本第１の実施例では原稿からの反射光を等
倍ファイバーレンズアレイ等を用いずに、直接検知する
光電変換装置、いわゆる完全密着型の構造をとることに
より、ファクシミリ等のシステムを非常にコンパクトに
することが可能となり、またシステムを構成する上での
機構設計の自由度が増している。
倍ファイバーレンズアレイ等を用いずに、直接検知する
光電変換装置、いわゆる完全密着型の構造をとることに
より、ファクシミリ等のシステムを非常にコンパクトに
することが可能となり、またシステムを構成する上での
機構設計の自由度が増している。
【０２００】なお、等倍ファイバーレンズ等を用いた密
着読み取り型画像読み取り装置にも使用できることは言
うまでもない。
着読み取り型画像読み取り装置にも使用できることは言
うまでもない。
【０２０１】本第１の実施例に係るセンサユニットを用
いて構成した画像情報処理装置として通信機能を有する
ファクシミリの一例としては図６に示した構成と同様な
構成がある。ファクシミリの構成については、既に説明
したのでここでは説明を省略する。
いて構成した画像情報処理装置として通信機能を有する
ファクシミリの一例としては図６に示した構成と同様な
構成がある。ファクシミリの構成については、既に説明
したのでここでは説明を省略する。
【０２０２】本発明の第３の光電変換装置の第２の実施
例を説明する。なお、本第２の実施例は図１３に示され
る第１実施例の光電変換装置の等価回路図と同様なので
詳細な構成説明は省略する。
例を説明する。なお、本第２の実施例は図１３に示され
る第１実施例の光電変換装置の等価回路図と同様なので
詳細な構成説明は省略する。
【０２０３】本第２の実施例の光電変換装置が第１の実
施例の光電変換装置と異なる点は負荷容量ＣL が小さ
く、共通抵抗ＲCOM ″が大きい点である。
施例の光電変換装置と異なる点は負荷容量ＣL が小さ
く、共通抵抗ＲCOM ″が大きい点である。
【０２０４】図１２を用いて、第２の実施例における動
作を説明する。図１２は図２３及び図８，９と同様の図
であり、読み出し用コンデンサＣT は１０ｐＦ、転送用
スイッチＵSWのＯＮ抵抗は４ｋΩであり、図２３及び図
８，９と同じである。ここで、共通抵抗ＲCOM ″は１ｋ
Ω、負荷容量ＣL は７５ｐＦであり、その構成は共通信
号配線における浮遊容量が２０ｐＦ、共通コンデンサ部
が１５ｐＦ、ＴＦＴ部におけるＣgsが４０ｐＦである。
図１２から判るように、負荷容量ＣL を小さくしても、
共通抵抗ＲCOM ″を大きくすることにより、ブロック内
クロストークを時間Ｔ＝１００〜２００nsecにおいてゼ
ロにすることが可能になる。具体的には時間Ｔ＝１８０
nsecの時、ブロック内クロストークはほぼゼロであり、
その時の転送効率αは約９３％に達する。
作を説明する。図１２は図２３及び図８，９と同様の図
であり、読み出し用コンデンサＣT は１０ｐＦ、転送用
スイッチＵSWのＯＮ抵抗は４ｋΩであり、図２３及び図
８，９と同じである。ここで、共通抵抗ＲCOM ″は１ｋ
Ω、負荷容量ＣL は７５ｐＦであり、その構成は共通信
号配線における浮遊容量が２０ｐＦ、共通コンデンサ部
が１５ｐＦ、ＴＦＴ部におけるＣgsが４０ｐＦである。
図１２から判るように、負荷容量ＣL を小さくしても、
共通抵抗ＲCOM ″を大きくすることにより、ブロック内
クロストークを時間Ｔ＝１００〜２００nsecにおいてゼ
ロにすることが可能になる。具体的には時間Ｔ＝１８０
nsecの時、ブロック内クロストークはほぼゼロであり、
その時の転送効率αは約９３％に達する。
【０２０５】このように、回路形成上負荷容量ＣL を低
減することで、数式７からも明らかなように、少ない入
力電荷量でも大きな出力電圧を得ることができるように
なる。このことは、光センサにより生じる電荷量を少な
くすることが可能であることを示し、低感度の光センサ
が使用できる、あるいは、入射光量の少ない状態、すな
わち原稿照明用の光源が低輝度の状態でも使用できるこ
とになり、光電変換装置の低廉価を図ることが可能とな
る。
減することで、数式７からも明らかなように、少ない入
力電荷量でも大きな出力電圧を得ることができるように
なる。このことは、光センサにより生じる電荷量を少な
くすることが可能であることを示し、低感度の光センサ
が使用できる、あるいは、入射光量の少ない状態、すな
わち原稿照明用の光源が低輝度の状態でも使用できるこ
とになり、光電変換装置の低廉価を図ることが可能とな
る。
【０２０６】その他は第１実施例と同様である。
【０２０７】次に本発明の第４の光電変換装置について
説明する。
説明する。
【０２０８】まず、本発明の原理について説明する。
【０２０９】前述した数式１をもとに、１ブロック内ビ
ット数がＮの場合の端子ｉの出力電圧Ｖｉは、前述した
数式３のように記述できる。
ット数がＮの場合の端子ｉの出力電圧Ｖｉは、前述した
数式３のように記述できる。
【０２１０】ブロック内クロストークによる出力電圧の
変化が最も大きい場合は、Ｎビットの内１ビットのみが
入力電荷量Ｑ０で、他の（Ｎ−１）ビットの入力電荷量
が０の場合である（あるいは、この逆の場合）。この入
力電荷量がＱ０に対応するビットの出力電圧をＶＷＣＴ
とすると、
変化が最も大きい場合は、Ｎビットの内１ビットのみが
入力電荷量Ｑ０で、他の（Ｎ−１）ビットの入力電荷量
が０の場合である（あるいは、この逆の場合）。この入
力電荷量がＱ０に対応するビットの出力電圧をＶＷＣＴ
とすると、
【０２１１】
【数９】 さらにこのＶＷＣＴの値を用いてブロック内クロストー
ク量ηＣＴを次のように定義する。
ク量ηＣＴを次のように定義する。
【０２１２】
【数１０】 ここで、ＶＷはブロック内クロストークがない場合の本
来の出力電圧、ＶＷＡＶＥはブロック内の１ビットのみ
が入力電荷量Ｑ０で他のビットの入力電荷量が０の場合
のブロック内の平均出力電圧である。
来の出力電圧、ＶＷＡＶＥはブロック内の１ビットのみ
が入力電荷量Ｑ０で他のビットの入力電荷量が０の場合
のブロック内の平均出力電圧である。
【０２１３】
【数１１】
【０２１４】
【数１２】 数式１０はブロック内クロストーク量ηＣＴが小さくな
るほど、得られる出力は本来の出力電圧値に近づき、ブ
ロック内クロストークによる変化が小さいことを示す。
るほど、得られる出力は本来の出力電圧値に近づき、ブ
ロック内クロストークによる変化が小さいことを示す。
【０２１５】数式９、数式１１、数式１２を数式１０に
代入すると、
代入すると、
【０２１６】
【数１３】 となり、ブロック内クロストーク量ηＣＴは、１ブロッ
ク内のビット数Ｎ、クロス部容量ＣＰ、および負荷容量
ＣＬのみで決まる回路定数であることがわかる。そこ
で、数式１０を変形し、
ク内のビット数Ｎ、クロス部容量ＣＰ、および負荷容量
ＣＬのみで決まる回路定数であることがわかる。そこ
で、数式１０を変形し、
【０２１７】
【数１４】 とすると、本来の出力値ＶＷは、ブロック内クロストー
クにより変化したＶＷＣＴおよびブロック内の平均値Ｖ
ＷＡＶＥを検出し、回路定数であるηＣＴを用いて求め
ることが可能であることがわかる。
クにより変化したＶＷＣＴおよびブロック内の平均値Ｖ
ＷＡＶＥを検出し、回路定数であるηＣＴを用いて求め
ることが可能であることがわかる。
【０２１８】以上は１ブロック内の１ビットのみに入力
電荷量Ｑ０があった場合について考察しているが、これ
を一般化しても、数式１４と同様に
電荷量Ｑ０があった場合について考察しているが、これ
を一般化しても、数式１４と同様に
【０２１９】
【数１５】 となり、本来の出力電圧値を得ることができる。
【０２２０】ここで、Ｖｉはｉ端子の本来の出力電圧
値、ＶｉＣＴはブロック内クロストークにより変化した
ｉ端子の出力電圧値、ＶＡＶＥはブロックの平均出力電
圧値である。
値、ＶｉＣＴはブロック内クロストークにより変化した
ｉ端子の出力電圧値、ＶＡＶＥはブロックの平均出力電
圧値である。
【０２２１】以下本発明の第４の光電変換装置の具体的
な実施例を図面を参照して説明する。 （第１の実施例）図１６は本発明の一実施例を示す。パ
ラレル−シリアル変換部Ａ以外は、図２４に示されてい
る従来の回路と同様であるため、図１６にはパラレル−
シリアル変換部Ａの回路構成を示している。
な実施例を図面を参照して説明する。 （第１の実施例）図１６は本発明の一実施例を示す。パ
ラレル−シリアル変換部Ａ以外は、図２４に示されてい
る従来の回路と同様であるため、図１６にはパラレル−
シリアル変換部Ａの回路構成を示している。
【０２２２】Ａで示されるパラレル−シリアル変換部に
おいて、３０１はマトリクス信号線１０１〜１０３に接
続されている負荷容量ＣＬ１〜ＣＬ３の電圧を検出し、
平均化する平均化回路であり、３０２はこの平均化出力
に定数ηＣＴを乗じる乗算回路、３０３はスイッチＴＳ
１〜ＴＳ３により順次読みだされる負荷容量ＣＬ１〜Ｃ
Ｌ３の電位と、乗算回路３０２の乗算出力との差を出力
する差動ＡＭＰ、３０４は差動ＡＭＰの出力に定数１／
（１−ηＣＴ）を乗じる乗算回路である。
おいて、３０１はマトリクス信号線１０１〜１０３に接
続されている負荷容量ＣＬ１〜ＣＬ３の電圧を検出し、
平均化する平均化回路であり、３０２はこの平均化出力
に定数ηＣＴを乗じる乗算回路、３０３はスイッチＴＳ
１〜ＴＳ３により順次読みだされる負荷容量ＣＬ１〜Ｃ
Ｌ３の電位と、乗算回路３０２の乗算出力との差を出力
する差動ＡＭＰ、３０４は差動ＡＭＰの出力に定数１／
（１−ηＣＴ）を乗じる乗算回路である。
【０２２３】乗算回路３０２および３０４に入力する定
数ηＣＴおよび１／（１−ηＣＴ）は、前述のように回
路構成により一義的に決まる回路定数であるため一度設
定すれば、その後変更する必要はない。
数ηＣＴおよび１／（１−ηＣＴ）は、前述のように回
路構成により一義的に決まる回路定数であるため一度設
定すれば、その後変更する必要はない。
【０２２４】図１６は、本発明の数式１５をブロック図
に示したものである。数式１５の分子の第２項（ηＣＴ
・ＶＡＶＥ）は、平均化回路３０１および乗算回路３０
２により得られ、数式１５の分子の減算は差動ＡＭＰ３
０３で行う。さらに、数式１５の（１−ηＣＴ）による
除算は、その逆数である１／（１−ηＣＴ）を乗じる乗
算回路３０４により実現される。
に示したものである。数式１５の分子の第２項（ηＣＴ
・ＶＡＶＥ）は、平均化回路３０１および乗算回路３０
２により得られ、数式１５の分子の減算は差動ＡＭＰ３
０３で行う。さらに、数式１５の（１−ηＣＴ）による
除算は、その逆数である１／（１−ηＣＴ）を乗じる乗
算回路３０４により実現される。
【０２２５】また、数式１５から、１／（１−ηＣＴ）
を乗じなくても、本来の出力電圧値Ｖｉに比例した出力
電圧を得ることができることは明かであるため、乗算回
路３０４を省略して、より構成を簡略化することもでき
る。
を乗じなくても、本来の出力電圧値Ｖｉに比例した出力
電圧を得ることができることは明かであるため、乗算回
路３０４を省略して、より構成を簡略化することもでき
る。
【０２２６】以上の説明で明らかなように、本発明によ
ると、ブロック内クロストークにより変化した出力電圧
から、ブロック内クロストークの全くない本来の出力電
圧を簡便な回路構成で得ることができる。
ると、ブロック内クロストークにより変化した出力電圧
から、ブロック内クロストークの全くない本来の出力電
圧を簡便な回路構成で得ることができる。
【０２２７】そのため、従来から行われてきたブロック
内クロストークをなくすか、あるいは小さくするため
に、クロス部容量ＣＰをなくすか、あるいはクロス部容
量ＣＰと負荷容量ＣＬとの比を大きくするといった対策
方法は不要になる。よって、これらの対策方法にともな
う問題点、すなわちシールド層を別に設けなければなら
なかったり、配線幅を狭くしてクロス部容量ＣＰを低減
化するために作製上の歩留りが低下する、あるいは負荷
容量ＣＬを大きくしたために信号出力電圧が低下するな
ど、が生じることもない。
内クロストークをなくすか、あるいは小さくするため
に、クロス部容量ＣＰをなくすか、あるいはクロス部容
量ＣＰと負荷容量ＣＬとの比を大きくするといった対策
方法は不要になる。よって、これらの対策方法にともな
う問題点、すなわちシールド層を別に設けなければなら
なかったり、配線幅を狭くしてクロス部容量ＣＰを低減
化するために作製上の歩留りが低下する、あるいは負荷
容量ＣＬを大きくしたために信号出力電圧が低下するな
ど、が生じることもない。
【０２２８】さらに、本発明によると、負荷容量ＣＬを
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、数式１１からも明らかなように、少ない入力電荷
量でも大きな出力電圧が得ることができるようになる。
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、数式１１からも明らかなように、少ない入力電荷
量でも大きな出力電圧が得ることができるようになる。
【０２２９】このことは、光センサにより生じる電荷量
を少なくすることが可能であることを示し、低感度の光
センサを使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉価を図ることが可能
となる。 （第２の実施例）次に、本発明の第２の実施例として、
より簡便な方法でブロック内の平均出力電圧を得て、こ
の平均出力を用いて本来の出力電圧を得る方法を示す。
を少なくすることが可能であることを示し、低感度の光
センサを使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉価を図ることが可能
となる。 （第２の実施例）次に、本発明の第２の実施例として、
より簡便な方法でブロック内の平均出力電圧を得て、こ
の平均出力を用いて本来の出力電圧を得る方法を示す。
【０２３０】数式１５において、本来の出力電圧Ｖｉが
０であるビットがあった場合、そのビットのブロック内
クロストークにより変化した出力電圧ＶｄＣＴは
０であるビットがあった場合、そのビットのブロック内
クロストークにより変化した出力電圧ＶｄＣＴは
【０２３１】
【数１６】ＶｄＣＴ＝ηＣＴ・ＶＡＶＥ となる。
【０２３２】数式１６は、言い換えると、本来出力電圧
が０のビットのブロック内クロストーク後の出力電圧
は、そのブロックの平均出力電圧ηＣＴを乗じた値とな
る、といえる。
が０のビットのブロック内クロストーク後の出力電圧
は、そのブロックの平均出力電圧ηＣＴを乗じた値とな
る、といえる。
【０２３３】すなわち、ηＣＴ・ＶＡＶＥの値はＶｉ＝
０のビットの出力電圧値ＶｄＣＴより得られる。この関
係を数式１５に代入し
０のビットの出力電圧値ＶｄＣＴより得られる。この関
係を数式１５に代入し
【０２３４】
【数１７】 よって、常にＶｉ＝０になるビット（以後ダミービット
という）をマトリクス部に設けて他のビットと同様にブ
ロック内クロストークの影響を受けるようし、このビッ
トのブロック内クロストーク後の出力電圧ＶｄＣＴを、
通常のブロック内の各ビットの出力電圧値ＶｉＣＴから
差し引くことで、本来の出力電圧が得られることにな
る。
という）をマトリクス部に設けて他のビットと同様にブ
ロック内クロストークの影響を受けるようし、このビッ
トのブロック内クロストーク後の出力電圧ＶｄＣＴを、
通常のブロック内の各ビットの出力電圧値ＶｉＣＴから
差し引くことで、本来の出力電圧が得られることにな
る。
【０２３５】図１７に上述の方法による本発明の第２の
実施例を示す。
実施例を示す。
【０２３６】但し図１７では、６個の光センサと３個の
ダミービットを３×３のマトリクス接続した光センサア
レイの場合を一例として取り上げる。同図において図２
４の従来例と同一符号は同一または相当部分を示す。
ダミービットを３×３のマトリクス接続した光センサア
レイの場合を一例として取り上げる。同図において図２
４の従来例と同一符号は同一または相当部分を示す。
【０２３７】図１７において、光センサが接続された蓄
積容量２ビットと光センサが接続されない蓄積容量１ビ
ット（ダミービット）の３ビットで１ブロックを構成
し、３ブロックで光センサアレイを構成している。蓄積
容量ＣＳ１１〜ＣＳ３２は各々光センサＳ１１〜Ｓ３２
に対応している。さらに光センサの対応しないダミービ
ットの蓄積容量ＣＳ１ｄ，ＣＳ２ｄ、ＣＳ３ｄが各ブロ
ックごとに配置される。スイッチングトランジスタＴ１
１〜Ｔ３２およびＴ１ｄ〜Ｔ３ｄも同様である。
積容量２ビットと光センサが接続されない蓄積容量１ビ
ット（ダミービット）の３ビットで１ブロックを構成
し、３ブロックで光センサアレイを構成している。蓄積
容量ＣＳ１１〜ＣＳ３２は各々光センサＳ１１〜Ｓ３２
に対応している。さらに光センサの対応しないダミービ
ットの蓄積容量ＣＳ１ｄ，ＣＳ２ｄ、ＣＳ３ｄが各ブロ
ックごとに配置される。スイッチングトランジスタＴ１
１〜Ｔ３２およびＴ１ｄ〜Ｔ３ｄも同様である。
【０２３８】また、蓄積容量Ｃ１２〜Ｃ３２およびＣ１
ｄ〜Ｃ３ｄの各ブロック内で同一順番を有する個別電極
は、各々スイッチングトランジスタＴ１２〜Ｔ３２およ
びＴ１ｄ〜Ｔ３ｄを介して、共通線１０１〜１０３の一
つに接続されている。
ｄ〜Ｃ３ｄの各ブロック内で同一順番を有する個別電極
は、各々スイッチングトランジスタＴ１２〜Ｔ３２およ
びＴ１ｄ〜Ｔ３ｄを介して、共通線１０１〜１０３の一
つに接続されている。
【０２３９】詳細にいえば、各ブロックの第１のスイッ
チングトランジスタＴ１１、Ｔ２１、Ｔ３１が共通線１
０１に各ブロックの第２のスイッチングトランジスタＴ
１２、Ｔ２２、Ｔ３２が共通線１０２に、そして各ブロ
ックの第３のスイッチングトランジスタＴ１ｄ、Ｔ２
ｄ、Ｔ３ｄが共通線１０３に、それぞれ接続されてい
る。
チングトランジスタＴ１１、Ｔ２１、Ｔ３１が共通線１
０１に各ブロックの第２のスイッチングトランジスタＴ
１２、Ｔ２２、Ｔ３２が共通線１０２に、そして各ブロ
ックの第３のスイッチングトランジスタＴ１ｄ、Ｔ２
ｄ、Ｔ３ｄが共通線１０３に、それぞれ接続されてい
る。
【０２４０】スイッチングトランジスタＴ１１〜Ｔ３２
およびＴ１ｄ〜Ｔ３ｄのゲート電極は、ブロック毎に共
通接続され、ブロックごとにシフトレジスタ２０１の並
列出力端子に接続されている。したがって、シフトレジ
スタ２０１のシフトタイミングによってスイッチングト
ランジスタＴ１１〜Ｔ３２およびＴ１ｄ〜Ｔ３ｄはブロ
ック毎に順次ＯＮ状態となる。共通線１０１〜１０３
は、各々スイッチングトランジスタＴＳ１〜ＴＳｄを介
して、アンプ２０４に接続されている。
およびＴ１ｄ〜Ｔ３ｄのゲート電極は、ブロック毎に共
通接続され、ブロックごとにシフトレジスタ２０１の並
列出力端子に接続されている。したがって、シフトレジ
スタ２０１のシフトタイミングによってスイッチングト
ランジスタＴ１１〜Ｔ３２およびＴ１ｄ〜Ｔ３ｄはブロ
ック毎に順次ＯＮ状態となる。共通線１０１〜１０３
は、各々スイッチングトランジスタＴＳ１〜ＴＳｄを介
して、アンプ２０４に接続されている。
【０２４１】スイッチングトランジスタＲ１１〜Ｒ３２
およびＲ１ｄ〜Ｒ３ｄのゲート電極は、スイッチングト
ランジスタＴ１１〜Ｔ３２およびＴ１ｄ〜Ｔ３ｄのゲー
ト電極と同様に、ブロック毎に共通接続され、ブロック
ごとにシフトレジスタ２０２の並列出力端子に接続され
ている。したがってシフトレジスタ２０２のシフトタイ
ミングによってスイッチングトランジスタＲ１１〜Ｒ３
２およびＲ１ｄ〜Ｒ３ｄはブロック毎に順次ＯＮ状態と
なる。
およびＲ１ｄ〜Ｒ３ｄのゲート電極は、スイッチングト
ランジスタＴ１１〜Ｔ３２およびＴ１ｄ〜Ｔ３ｄのゲー
ト電極と同様に、ブロック毎に共通接続され、ブロック
ごとにシフトレジスタ２０２の並列出力端子に接続され
ている。したがってシフトレジスタ２０２のシフトタイ
ミングによってスイッチングトランジスタＲ１１〜Ｒ３
２およびＲ１ｄ〜Ｒ３ｄはブロック毎に順次ＯＮ状態と
なる。
【０２４２】また図１７において、共通線１０１〜１０
３は、それぞれ負荷容量ＣＬ１、ＣＬ２、ＣＬｄを介し
て設置され、且つスイッチングトランジスタＲＳ１、Ｒ
Ｓ２、ＲＳｄを介して接地されている。
３は、それぞれ負荷容量ＣＬ１、ＣＬ２、ＣＬｄを介し
て設置され、且つスイッチングトランジスタＲＳ１、Ｒ
Ｓ２、ＲＳｄを介して接地されている。
【０２４３】負荷容量ＣＬ１、ＣＬ２、ＣＬｄの容量は
蓄積容量ＣＳ１１〜ＣＳ３２およびＣ１ｄ〜Ｃ３ｄのそ
れよりも十分大きくとっておく。スイッチングトランジ
スタＲＳ１、ＲＳ２、ＲＳｄの各ゲート電極は共通に接
続され、端子１０４に接続されている。すなわち、端子
１０４にハイレベルが印加されることで、スイッチング
トランジスタＲＳ１〜ＲＳ３は同時にオン状態となり共
通線１０１〜１０３が接地されることになる。
蓄積容量ＣＳ１１〜ＣＳ３２およびＣ１ｄ〜Ｃ３ｄのそ
れよりも十分大きくとっておく。スイッチングトランジ
スタＲＳ１、ＲＳ２、ＲＳｄの各ゲート電極は共通に接
続され、端子１０４に接続されている。すなわち、端子
１０４にハイレベルが印加されることで、スイッチング
トランジスタＲＳ１〜ＲＳ３は同時にオン状態となり共
通線１０１〜１０３が接地されることになる。
【０２４４】このようにダミービットを配置しても光セ
ンサＳ１１〜Ｓ３２は等間隔に配置することは可能であ
るため画像読み取りの品位を損なうことはない。
ンサＳ１１〜Ｓ３２は等間隔に配置することは可能であ
るため画像読み取りの品位を損なうことはない。
【０２４５】次にこのような構成を有する実施例の動作
を図１８に示すスイッチングトランジスタＲＳ１、ＲＳ
２、ＲＳｄ及びＲ１１〜Ｒ３２およびＲ１ｄ〜Ｒ３ｄの
タイミングチャートを用いて説明する。ただし図１８で
は、各スイッチングトランジスタがオン状態となるタイ
ミングを示しているが、むろんこのタイミングはシフト
レジスタ２０１、２０２および２０３から出力されるハ
イレベルのタイミングでもある。
を図１８に示すスイッチングトランジスタＲＳ１、ＲＳ
２、ＲＳｄ及びＲ１１〜Ｒ３２およびＲ１ｄ〜Ｒ３ｄの
タイミングチャートを用いて説明する。ただし図１８で
は、各スイッチングトランジスタがオン状態となるタイ
ミングを示しているが、むろんこのタイミングはシフト
レジスタ２０１、２０２および２０３から出力されるハ
イレベルのタイミングでもある。
【０２４６】まず光センサＳ１１〜Ｓ３２に光が入射す
ると、その強度に応じて電源１０５からコンデンサＣＳ
１１〜ＣＳ３２に電荷が蓄積される。一方、光センサが
接続されていない蓄積容量ＣＳ１ｄ〜ＣＳ３ｄには電荷
は蓄積されない。シフトレジスタ２０１の第１の並列端
子からハイレベルが出力され、スイッチングトランジス
タＴ１１、Ｔ１２、Ｔ１ｄがオン状態になる（図１８−
ａ）。
ると、その強度に応じて電源１０５からコンデンサＣＳ
１１〜ＣＳ３２に電荷が蓄積される。一方、光センサが
接続されていない蓄積容量ＣＳ１ｄ〜ＣＳ３ｄには電荷
は蓄積されない。シフトレジスタ２０１の第１の並列端
子からハイレベルが出力され、スイッチングトランジス
タＴ１１、Ｔ１２、Ｔ１ｄがオン状態になる（図１８−
ａ）。
【０２４７】スイッチングトランジスタＴ１１、Ｔ１
２、Ｔ１ｄがオン状態となることで、コンデンサＣＳ１
１、ＣＳ１２、ＣＳ１ｄに蓄積されていた電荷が、それ
ぞれコンデンサＣＬ１、ＣＬ２、ＣＬｄへ転送される。
本来ならば、蓄積容量ＣＳ１ｄには電荷が蓄積されてい
ないので、コンデンサＣＬｄに電荷は転送されない。し
かしながら、ブロック内クロストークが生じることによ
り、コンデンサＣＬｄにも他のビットの電荷がまわりこ
む。
２、Ｔ１ｄがオン状態となることで、コンデンサＣＳ１
１、ＣＳ１２、ＣＳ１ｄに蓄積されていた電荷が、それ
ぞれコンデンサＣＬ１、ＣＬ２、ＣＬｄへ転送される。
本来ならば、蓄積容量ＣＳ１ｄには電荷が蓄積されてい
ないので、コンデンサＣＬｄに電荷は転送されない。し
かしながら、ブロック内クロストークが生じることによ
り、コンデンサＣＬｄにも他のビットの電荷がまわりこ
む。
【０２４８】続いて、端子１０６がハイレベルとなり、
スイッチングトランジスタＴＳｄがオン状態となる（図
１８−ｄ）。さらに、シフトレジスタ２０３から出力さ
れるハイレベルがシフトして、スイッチングトランジス
タＴＳ１、ＴＳ２が順次オン状態となる（図１８−ｅ〜
図１８−ｆ）。
スイッチングトランジスタＴＳｄがオン状態となる（図
１８−ｄ）。さらに、シフトレジスタ２０３から出力さ
れるハイレベルがシフトして、スイッチングトランジス
タＴＳ１、ＴＳ２が順次オン状態となる（図１８−ｅ〜
図１８−ｆ）。
【０２４９】これによって、コンデンサＣＬ１、ＣＬ
２、ＣＬｄに転送され蓄積されている第１ブロックのブ
ロック内クロストーク後の光情報およびダミービットの
情報が差動アンプ３０３に送られ、ブロック内クロスト
ーク後の光情報からブロック内クロストーク後のダミー
ビットの情報を差し引いた出力が順次読み出される。こ
の差分の出力に乗算器３０４で回路定数である１／（１
−ηＣＴ）を乗じて本来のクロストークのない場合の出
力を得る。第１ブロックの情報が読み出されると、端子
１０４にハイレベルが印加され、スイッチングトランジ
スタＲＳ１、ＲＳ２、ＲＳｄは同時にオン状態となる
（図１８−ｇ）。
２、ＣＬｄに転送され蓄積されている第１ブロックのブ
ロック内クロストーク後の光情報およびダミービットの
情報が差動アンプ３０３に送られ、ブロック内クロスト
ーク後の光情報からブロック内クロストーク後のダミー
ビットの情報を差し引いた出力が順次読み出される。こ
の差分の出力に乗算器３０４で回路定数である１／（１
−ηＣＴ）を乗じて本来のクロストークのない場合の出
力を得る。第１ブロックの情報が読み出されると、端子
１０４にハイレベルが印加され、スイッチングトランジ
スタＲＳ１、ＲＳ２、ＲＳｄは同時にオン状態となる
（図１８−ｇ）。
【０２５０】これによって、コンデンサＣＬ１、ＣＬ
２、ＣＬｄの残留電荷が完全に放電される。コンデンサ
ＣＬ１、ＣＬ２、ＣＬｄの残留電荷が完全に放電された
時点で、シフトレジスタ２０１がシフトし、第２の並列
端子からハイレベルが出力される。これによってスイッ
チングトランジスタＴ２１、Ｔ２２、Ｔ２ｄがオン状態
になり（図１８−ｂ）、第２ブロックのコンデンサＣＳ
２１、ＣＳ２２、ＣＳ２ｄに蓄積されている電荷がコン
デンサＣＬ１、ＣＬ２、ＣＬｄへ転送される。同時点に
おいてシフトレジスタ２０２の第１の並列端子からハイ
レベルが出力され、スイッチングトランジスタＲ１１、
Ｒ１２、Ｒ１ｄがオン状態となり（図１８−ｈ）、コン
デンサＣＳ１１、ＣＳ１２、ＣＳ１ｄの残留電荷が完全
に放電される。 そして第１ブロックの場合と同様に、
端子１０６がハイレベルになり、さらにシフトレジスタ
２０３のシフトのより、スイッチングトランジスタＴＳ
１、ＴＳ２、ＴＳｄがオン状態となり、コンデンサＣＬ
１、ＣＬ２、ＣＬｄに蓄積されている第２ブロックのブ
ロック内クロストーク後の光情報とダミービットの情報
の差分が順次読み出され、回路定数である１／（１−η
ＣＴ）を乗じて本来のクロストークのない場合の出力を
得る（図１８−ｄ〜図１８−ｆ）。
２、ＣＬｄの残留電荷が完全に放電される。コンデンサ
ＣＬ１、ＣＬ２、ＣＬｄの残留電荷が完全に放電された
時点で、シフトレジスタ２０１がシフトし、第２の並列
端子からハイレベルが出力される。これによってスイッ
チングトランジスタＴ２１、Ｔ２２、Ｔ２ｄがオン状態
になり（図１８−ｂ）、第２ブロックのコンデンサＣＳ
２１、ＣＳ２２、ＣＳ２ｄに蓄積されている電荷がコン
デンサＣＬ１、ＣＬ２、ＣＬｄへ転送される。同時点に
おいてシフトレジスタ２０２の第１の並列端子からハイ
レベルが出力され、スイッチングトランジスタＲ１１、
Ｒ１２、Ｒ１ｄがオン状態となり（図１８−ｈ）、コン
デンサＣＳ１１、ＣＳ１２、ＣＳ１ｄの残留電荷が完全
に放電される。 そして第１ブロックの場合と同様に、
端子１０６がハイレベルになり、さらにシフトレジスタ
２０３のシフトのより、スイッチングトランジスタＴＳ
１、ＴＳ２、ＴＳｄがオン状態となり、コンデンサＣＬ
１、ＣＬ２、ＣＬｄに蓄積されている第２ブロックのブ
ロック内クロストーク後の光情報とダミービットの情報
の差分が順次読み出され、回路定数である１／（１−η
ＣＴ）を乗じて本来のクロストークのない場合の出力を
得る（図１８−ｄ〜図１８−ｆ）。
【０２５１】第３ブロックの場合も同様に、転送動作
（図１８−ｃ）と並行して、第２ブロックのコンデンサ
ＣＳ２１、ＣＳ２２、ＣＳ２ｄの放電動作が行なわれ
（図１８−ｉ）、以下同様に、上記動作がブロックごと
に繰り返される。
（図１８−ｃ）と並行して、第２ブロックのコンデンサ
ＣＳ２１、ＣＳ２２、ＣＳ２ｄの放電動作が行なわれ
（図１８−ｉ）、以下同様に、上記動作がブロックごと
に繰り返される。
【０２５２】図１９に本発明の他の実施例を示す。図１
９は図１７に示した実施例のダミービットに常に暗状態
である暗ダミーセンサＳ１ｄ〜Ｓ３ｄを設けている。一
般的な光センサにおいては温度の上昇とともに暗出力が
増加し読取り信号の品位が低下する場合もある。この場
合信号電荷Ｑ０は本来の信号電荷Ｑｓと暗出力電荷Ｑｄ
の和の形（Ｑ０＝Ｑｓ＋Ｑｄ）となる。このように暗出
力が増加してきた場合においても、ブロック内の各光セ
ンサの暗出力が等しいときは、図１９の方式のように暗
ダミーセンサを設けて図１７の実施例と同様の読みだし
を行うことで、ブロック内クロストークの補正に加え
て、ブロック単位で暗出力を差し引くことができること
が、数式３、数式９〜数式１５において信号電荷量Ｑ０
をＱ０＝Ｑｓ＋Ｑｄとおくことにより得られることは明
かである。これにより、暗出力が増加した場合でも読取
り信号の品位を著しく向上させることが可能となる。
９は図１７に示した実施例のダミービットに常に暗状態
である暗ダミーセンサＳ１ｄ〜Ｓ３ｄを設けている。一
般的な光センサにおいては温度の上昇とともに暗出力が
増加し読取り信号の品位が低下する場合もある。この場
合信号電荷Ｑ０は本来の信号電荷Ｑｓと暗出力電荷Ｑｄ
の和の形（Ｑ０＝Ｑｓ＋Ｑｄ）となる。このように暗出
力が増加してきた場合においても、ブロック内の各光セ
ンサの暗出力が等しいときは、図１９の方式のように暗
ダミーセンサを設けて図１７の実施例と同様の読みだし
を行うことで、ブロック内クロストークの補正に加え
て、ブロック単位で暗出力を差し引くことができること
が、数式３、数式９〜数式１５において信号電荷量Ｑ０
をＱ０＝Ｑｓ＋Ｑｄとおくことにより得られることは明
かである。これにより、暗出力が増加した場合でも読取
り信号の品位を著しく向上させることが可能となる。
【０２５３】以上の実施例は光センサが光導電型の場合
について示したが、これに限るものでなくフォトダイオ
ード、フォトトランジスタ等の種々の光センサの場合に
も適用できることは言うまでもない。
について示したが、これに限るものでなくフォトダイオ
ード、フォトトランジスタ等の種々の光センサの場合に
も適用できることは言うまでもない。
【０２５４】さらに、本実施例においては一次元のライ
ンセンサの場合について示したが、光センサを複数列配
置したカラーラインセンサや二次元のエリアセンサ等に
おいても、マトリクス接続して複数の信号を並列に読出
す場合は本発明が適用できることは明白である。
ンセンサの場合について示したが、光センサを複数列配
置したカラーラインセンサや二次元のエリアセンサ等に
おいても、マトリクス接続して複数の信号を並列に読出
す場合は本発明が適用できることは明白である。
【０２５５】本発明に係る光電変換を用いて構成した画
像情報処理装置として通信機能を有するファクシミリの
一例は図６に示したものと同様な構成が考えられる。
像情報処理装置として通信機能を有するファクシミリの
一例は図６に示したものと同様な構成が考えられる。
【０２５６】
【発明の効果】以上の説明で明らかなように、本発明の
第１の光電変換装置によれば、光電変換装置毎におこる
容量値及び抵抗値のばらつきに対し、電荷転送時間を調
節することにより、各々の光電変換装置において、ブロ
ック内クロストークの全くない本来の出力電圧を簡便な
回路構成で得ることができる。
第１の光電変換装置によれば、光電変換装置毎におこる
容量値及び抵抗値のばらつきに対し、電荷転送時間を調
節することにより、各々の光電変換装置において、ブロ
ック内クロストークの全くない本来の出力電圧を簡便な
回路構成で得ることができる。
【０２５７】そのため、従来から行われてきたブロック
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくする、といった対
策方法は不要になる。よって、これらの対策方法にとも
なう問題点、すなわちシールド層を別に設けなければな
らなかったり、配線幅を狭くしてクロス部容量ＣＰを低
減化するために作製上の歩留りが低下する、あるいは負
荷容量ＣＬを大きくしたために信号出力電圧が低下す
る、などが生じることもない。
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくする、といった対
策方法は不要になる。よって、これらの対策方法にとも
なう問題点、すなわちシールド層を別に設けなければな
らなかったり、配線幅を狭くしてクロス部容量ＣＰを低
減化するために作製上の歩留りが低下する、あるいは負
荷容量ＣＬを大きくしたために信号出力電圧が低下す
る、などが生じることもない。
【０２５８】さらに、本発明によると、転送効率さえ確
保できれば負荷容量ＣＬを小さくした場合でも本来の出
力電圧を得ることができるため、回路形成上可能な限り
負荷容量ＣＬを低減することで、数式７からも明らかな
ように、少ない入力電荷量でも大きな出力電圧が得るこ
とができるようになる。
保できれば負荷容量ＣＬを小さくした場合でも本来の出
力電圧を得ることができるため、回路形成上可能な限り
負荷容量ＣＬを低減することで、数式７からも明らかな
ように、少ない入力電荷量でも大きな出力電圧が得るこ
とができるようになる。
【０２５９】このことは、光センサにより生じる電荷量
を少なくすることが可能であることを示し、低感度の光
センサを使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉化を図ることが可能
となる。
を少なくすることが可能であることを示し、低感度の光
センサを使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉化を図ることが可能
となる。
【０２６０】また、本発明の第２の光電変換装置によれ
ば、黒信号が白信号により増大されるブロック内クロス
トークの全くない本来の出力電圧を簡便な回路構成で得
ることができる。
ば、黒信号が白信号により増大されるブロック内クロス
トークの全くない本来の出力電圧を簡便な回路構成で得
ることができる。
【０２６１】そのため、従来から行われてきたブロック
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくする、といった対
策方法は不要になる。よって、これらの対策方法にとも
なう問題点、すなわちシールド層を別に設けなければな
らなかったり、配線幅を狭くしてクロス部容量ＣＰを低
減化するために作製上の歩留りが低下する、あるいは負
荷容量ＣＬを大きくしたために信号出力電圧が低下す
る、などが生じることもない。
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくする、といった対
策方法は不要になる。よって、これらの対策方法にとも
なう問題点、すなわちシールド層を別に設けなければな
らなかったり、配線幅を狭くしてクロス部容量ＣＰを低
減化するために作製上の歩留りが低下する、あるいは負
荷容量ＣＬを大きくしたために信号出力電圧が低下す
る、などが生じることもない。
【０２６２】さらに、本発明によると、負荷容量ＣＬを
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、数式７からも明らかなように、少ない入力電荷量
でも大きな出力電圧が得ることができるようになる。
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、数式７からも明らかなように、少ない入力電荷量
でも大きな出力電圧が得ることができるようになる。
【０２６３】このことは、光センサにより生じる電荷量
を少なくすることが可能であることを示し、低感度の光
センサを使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉化を図ることが可能
となる。
を少なくすることが可能であることを示し、低感度の光
センサを使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉化を図ることが可能
となる。
【０２６４】また、本発明の第３の光電変換装置によれ
ば、黒信号が白信号により増大されるブロック内クロス
トークの全くない本来の出力電圧を簡便な回路構成で得
ることができる。
ば、黒信号が白信号により増大されるブロック内クロス
トークの全くない本来の出力電圧を簡便な回路構成で得
ることができる。
【０２６５】そのため、従来から行われてきたブロック
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくする、といった対
策方法は不要になる。よって、これらの対策方法にとも
なう問題点、すなわちシールド層を別に設けなければな
らなかったり、配線幅を狭くしてクロス部容量ＣＰを低
減化するために作製上の歩留りが低下する、あるいは負
荷容量ＣＬを大きくしたために信号出力電圧が低下す
る、などが生じることもない。
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくする、といった対
策方法は不要になる。よって、これらの対策方法にとも
なう問題点、すなわちシールド層を別に設けなければな
らなかったり、配線幅を狭くしてクロス部容量ＣＰを低
減化するために作製上の歩留りが低下する、あるいは負
荷容量ＣＬを大きくしたために信号出力電圧が低下す
る、などが生じることもない。
【０２６６】また本発明によると寄生的に生ずる共通抵
抗ＲCOM 及び負荷容量ＣL のばらつきによる、光電変換
装置毎のブロック内クロストークも、新たに共通抵抗を
付加して共通抵抗を調整し、モノマルチバイブレータ回
路の可変抵抗ＲX 及び可変容量ＣX 等の手段を調節する
ことにより完全になくすことが可能となる。
抗ＲCOM 及び負荷容量ＣL のばらつきによる、光電変換
装置毎のブロック内クロストークも、新たに共通抵抗を
付加して共通抵抗を調整し、モノマルチバイブレータ回
路の可変抵抗ＲX 及び可変容量ＣX 等の手段を調節する
ことにより完全になくすことが可能となる。
【０２６７】さらに、本発明によると、負荷容量ＣＬを
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、数式７からも明らかなように、少ない入力電荷量
でも大きな出力電圧が得ることができるようになる。
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、数式７からも明らかなように、少ない入力電荷量
でも大きな出力電圧が得ることができるようになる。
【０２６８】このことは、光センサにより生じる電荷量
を少なくすることが可能であることを示し、低感度の光
センサを使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉化を図ることが可能
となる。
を少なくすることが可能であることを示し、低感度の光
センサを使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉化を図ることが可能
となる。
【０２６９】また、本発明の第４の光電変換装置によれ
ば、マトリクス接続された光電変換装置のブロック内ク
ロストークを簡易な構成で補正できるため、信号の品位
の優れた光電変換装置を廉価に提供することができる。
ば、マトリクス接続された光電変換装置のブロック内ク
ロストークを簡易な構成で補正できるため、信号の品位
の優れた光電変換装置を廉価に提供することができる。
【図１】本発明の第１の光電変換装置の一実施例による
光電変換装置の等価回路図である。
光電変換装置の等価回路図である。
【図２】図１の光電変換装置に係る光電変換部の模式的
な断面図である。
な断面図である。
【図３】図１の光電変換装置に係る光電変換部の模式的
な平面図である。
な平面図である。
【図４】本実施例に係るセンサユニットの模式的な平面
図である。
図である。
【図５】図４のセンサユニットをＡ−Ａ′線で切断した
模式的な断面図である。
模式的な断面図である。
【図６】本実施例に係るセンサユニットを用いて構成し
た画像情報処理装置として通信機能を有するファクシミ
リの一例を示す概略的構成図である。
た画像情報処理装置として通信機能を有するファクシミ
リの一例を示す概略的構成図である。
【図７】本発明の第２の光電変換装置の第１の実施例に
よる光電変換装置の等価回路図である。
よる光電変換装置の等価回路図である。
【図８】図７の光電変換装置のブロック内クロストーク
を説明するシミュレーションの図である。
を説明するシミュレーションの図である。
【図９】図７の光電変換装置のブロック内クロストーク
を説明するシミュレーションの図である。
を説明するシミュレーションの図である。
【図１０】本実施例に係るセンサユニットの模式的な平
面図である。
面図である。
【図１１】図１０のセンサユニットをＡ−Ａ′線で切断
した模式的な断面図である。
した模式的な断面図である。
【図１２】本発明の第２の光電変換装置の第２の実施例
による光電変換装置のブロック内クロストークを説明す
るシミュレーションの図である。
による光電変換装置のブロック内クロストークを説明す
るシミュレーションの図である。
【図１３】本発明の第３の光電変換装置の第１の実施例
による光電変換装置の等価回路図である。
による光電変換装置の等価回路図である。
【図１４】本実施例に係るセンサユニットの模式的な平
面図である。
面図である。
【図１５】図１４のセンサユニットをＡ−Ａ′線で切断
した模式的な断面図である。
した模式的な断面図である。
【図１６】本発明の第４の光電変換装置の第１の実施例
のパラレル−シリアル変換部のブロック図である。
のパラレル−シリアル変換部のブロック図である。
【図１７】本発明の第４の光電変換装置の第２の実施例
の光電変換装置の等価回路である。
の光電変換装置の等価回路である。
【図１８】上記第２の実施例の光電変換装置の動作を説
明するためのタイミングチャートである。
明するためのタイミングチャートである。
【図１９】本発明の第４の光電変換装置の他の実施例の
光電変換装置の等価回路である。
光電変換装置の等価回路である。
【図２０】従来の光電変換装置の等価回路図である。
【図２１】図１及び図２０の光電変換装置の動作を説明
するためのタイミングチャート図である。
するためのタイミングチャート図である。
【図２２】ブロック内クロストークを考察するための概
念図である。
念図である。
【図２３】従来の光電変換装置のブロック内クロストー
クを説明するシミュレーションの図である。
クを説明するシミュレーションの図である。
【図２４】従来の光電変換装置の等価回路である。
【図２５】図２４の従来の光電変換装置の動作を説明す
るためのタイミングチャートである。
るためのタイミングチャートである。
Ｓ1-1 〜Ｓ36-48 光電変換素子 ＣS1-1〜ＣS36-48 蓄積コンデンサ Ｔ1-1 〜Ｔ36-48 転送用ＴＦＴ Ｌ1 〜Ｌ48 マトリクス信号配線 Ｒ1-1 〜Ｒ36-48 リセット用ＴＦＴ ＣL1〜ＣL48 負荷容量 ＴSW1 〜ＴSW48 読み出し用スイッチ ＵSW1 〜ＵSW48 転送用スイッチ ＣT1〜ＣT48 読み出し用コンデンサ ＶSW リセットスイッチ ＳＲ１ シフトレジスタ ＳＲ２ シフトレジスタ ＲSW1 〜ＲSW48 リセット用スイッチ １０１〜１０３ マトリクス信号線 ２０３ シフトレジスタ ３０１ 平均化回路 ３０２ 乗算回路 ３０３ 差動ＡＭＰ ３０４ 乗算回路 ＣＳ１１〜ＣＳ３２ 蓄積容量 Ｓ１１〜Ｓ３２ 光センサ ＣＳ１ｄ，ＣＳ２ｄ、ＣＳ３ｄ 蓄積容量
Claims (7)
- 【請求項１】 少なくとも、複数の光センサと、該光セ
ンサの出力信号を一定数ずつ１ブロックとして順次とり
出す第１のスイッチ手段と、該第１のスイッチ手段によ
って取り出された１ブロック分の信号を蓄積する第１の
蓄積手段と、該第１の蓄積手段と前記複数の光センサと
を接続するマトリクス接続部と、前記第１の蓄積手段に
蓄積された１ブロック分の信号を取り出す第２のスイッ
チ手段と、該第２のスイッチ手段によって取り出された
１ブロック分の信号を蓄積する第２の蓄積手段と、を有
する光電変換装置において、 前記第２のスイッチ手段のオン時間を調節する手段を具
備することを特徴とする光電変換装置。 - 【請求項２】 少なくとも、複数の光センサと、該光セ
ンサの出力信号を一定数ずつ１ブロックとして順次とり
出す第１のスイッチ手段と、該第１のスイッチ手段によ
って取り出された１ブロック分の信号を蓄積する第１の
蓄積手段と、該第１の蓄積手段と前記複数の光センサと
を接続するマトリクス接続部と、前記第１の蓄積手段に
蓄積された１ブロック分の信号を取り出す第２のスイッ
チ手段と、該第２のスイッチ手段によって取り出された
１ブロック分の信号を蓄積する第２の蓄積手段と、を有
する光電変換装置において、 少なくとも前記第１の蓄積手段の一方の電極を１ブロッ
ク分接続し、かつ該電極の寄生的に発生する接地配線抵
抗に比べ十分に大きな共通抵抗を通して一定電位に接続
したことを特徴とする光電変換装置。 - 【請求項３】 少なくとも、複数の光センサと、該光セ
ンサの出力信号を一定数ずつ１ブロックとして順次とり
出す第１のスイッチ手段と、該第１のスイッチ手段によ
って取り出された１ブロック分の信号を蓄積する第１の
蓄積手段と、該第１の蓄積手段と前記複数の光センサと
を接続するマトリクス接続部と、前記第１の蓄積手段に
蓄積された１ブロック分の信号を取り出す第２のスイッ
チ手段と、該第２のスイッチ手段によって取り出された
１ブロック分の信号を蓄積する第２の蓄積手段と、を有
する光電変換装置において、 少なくとも前記第１の蓄積手段の一方の電極を１ブロッ
ク分接続し、かつ共通抵抗を通して一定電位に接続し、
該共通抵抗の抵抗値を調節する手段と、前記第２のスイ
ッチ手段のオン時間を調節する手段とを設けたことを特
徴とする光電変換装置。 - 【請求項４】 複数の光センサと、各光センサの出力信
号の一定数ずつを１ブロックとして順次取り出すスイッ
チ手段と、該スイッチ手段によって取り出された１ブロ
ックの信号を蓄積する蓄積手段と、該蓄積手段と前記光
センサとを接続するマトリクス接続部と、前記蓄積手段
に蓄積された１ブロック分の信号を順次取り出す信号読
出し部を有する光電変換装置において、 前記蓄積手段に蓄積された１ブロックの信号の平均値を
求め、該平均値に光電変換装置の構成で決まる定数を乗
じた演算値を得る演算手段と、 前記演算手段で得られた演算値を前記１ブロックの各信
号から差し引く差動手段と、 を具備することを特徴とする光電変換装置。 - 【請求項５】 前記１ブロック分の信号を順次取り出す
信号読出し部が、パラレル−シリアル変換手段を備えて
いることを特徴とする請求項４記載の光電変換装置。 - 【請求項６】 前記１ブロック分の光センサの出力信号
を蓄積する蓄積手段に加えて、該蓄積手段と同じ構成の
ダミービット用の蓄積手段を有し、前記ダミービットの
信号出力を前記演算値として用いることを特徴とする請
求項４記載の光電変換装置。 - 【請求項７】 前記光センサの１ブロックごとに常に１
ビットの暗出力を出力する暗ダミーセンサと、該暗ダミ
ーセンサの出力を蓄積する前記ダミービット用の蓄積手
段とを備えことを特徴とする請求項６記載の光電変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154189A JPH05183694A (ja) | 1991-05-22 | 1992-05-22 | 光電変換装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14528891 | 1991-05-22 | ||
| JP3-145288 | 1991-05-22 | ||
| JP4154189A JPH05183694A (ja) | 1991-05-22 | 1992-05-22 | 光電変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05183694A true JPH05183694A (ja) | 1993-07-23 |
Family
ID=26476450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154189A Pending JPH05183694A (ja) | 1991-05-22 | 1992-05-22 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05183694A (ja) |
-
1992
- 1992-05-22 JP JP4154189A patent/JPH05183694A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009816B1 (ko) | 광전변환장치 | |
| JP5085566B2 (ja) | イメージセンサおよびディスプレイ | |
| JP2991354B2 (ja) | 画像読取装置およびそれを備えた画像情報処理装置 | |
| EP0977268B1 (en) | Photoelectric conversion apparatus, driving method thereof and information processing apparatus using the same | |
| JP3021971B2 (ja) | イメージセンサ | |
| EP0260824B1 (en) | Circuit for a photosensitive pixel with exposed blocking element | |
| KR101535308B1 (ko) | 터치스크린 기능을 갖는 일체형 액정표시장치 및 이 장치에서 수행되는 외부 조도량 검출방법 | |
| JP2910485B2 (ja) | 画像読取装置及び画像読取方法 | |
| JPH05183694A (ja) | 光電変換装置 | |
| US5065171A (en) | Image sensor with uniformly dispersed storage capacitors | |
| WO1997021209A1 (en) | Multiplexer circuit | |
| KR940006933B1 (ko) | 콘택 영상 센서 | |
| JPH0590557A (ja) | 光電変換装置及び情報処理装置 | |
| US5539458A (en) | TFT-drive image sensor capable of producing an offset-free image signal | |
| US5041913A (en) | Image sensor crosstalk cancelling method | |
| Tomiyama et al. | Amorphous silicon thin film transistors and application to image sensors | |
| JP2967953B2 (ja) | 光電変換装置 | |
| JPH0628310B2 (ja) | 光電変換装置 | |
| JPH0537715A (ja) | 光電変換装置 | |
| JPS63161666A (ja) | 光電変換装置 | |
| JP3117171B2 (ja) | 光電変換装置 | |
| JPH07212522A (ja) | イメージセンサ | |
| JPH04168870A (ja) | 画像読取装置 | |
| JPH08125156A (ja) | イメージセンサ | |
| JPH0337743B2 (ja) |