JPH05196681A - 連続移動する電気回路の相互接続試験方法及び装置 - Google Patents

連続移動する電気回路の相互接続試験方法及び装置

Info

Publication number
JPH05196681A
JPH05196681A JP4166282A JP16628292A JPH05196681A JP H05196681 A JPH05196681 A JP H05196681A JP 4166282 A JP4166282 A JP 4166282A JP 16628292 A JP16628292 A JP 16628292A JP H05196681 A JPH05196681 A JP H05196681A
Authority
JP
Japan
Prior art keywords
probe
test
measuring
pwb
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4166282A
Other languages
English (en)
Inventor
Richard I Mellitz
アイ メリッツ リチャード
Michael V Dowd
ヴィー ダウド マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPH05196681A publication Critical patent/JPH05196681A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】電気試験法及びこの方法を達成する装置の提
供。 【構成】プリント配線板(PWB)の様な基板の表面上
に設置されたノード2の電気特性を決める様に作動す
る。この方法は、プローブ1とPWBの表面との間に相
対移動を与える第1の工程を含む。第2の工程は、プロ
ーブ1とPWBの表面との間に相対移動が存在する間に
電気的特性を測定する。本発明の一つの実施例において
は、この測定する工程が、静電容量を測定し、本発明の
他の実施例においては、上記測定する工程が電荷量を測
定する。本発明の或る実施例において、相対移動を与え
る工程は、プローブ1を表面上でリニアに並進する間、
PWBを静止状態に維持する工程を含む。本発明の他の
実施例において、相対移動を与える工程は、PWBを移
動する間プローブ1を静止状態に維持する工程を含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電気的試験法及び装置に
一般的に関係し、特に、プリント配線板(PWB)の様
な基板上に設置されたノードと関連する電気特性を測定
するための試験プローブを採用する電気試験方法及び装
置に関係する。
【0002】
【従来の技術】現在、PWB上の電気相互接続の完全性
及び性能を試験するための2つの方法が存在する。第1
の方法はベッド・オブ・ネイル(BON)試験機に基づ
いている。BON試験機は、試験中PWAに同時に接続
する多数の試験ピンを採用し、大容量製造環境に特に好
適な急速試験を提供する。しかしながら、BON試験機
は、開発時間及び費用の大きな投資が必要となる、製品
依存のカスタム製造型試験装置に依存している。また、
回路の特徴サイズがより小さくなってきているので、B
ON施設及び試験がますまず困難になって来ている。現
在、BON法によって信頼性よく試験することができる
回路の特徴スペースの下限は約0.025インチ(0.06
4センチ)である。試験中の製品の部分が小さい場合、
0.025インチ(0.064センチ)以下の回路特徴スペ
ースでもある場合BON法によっても可能であるが、費
用がかかることになる。更に、回路製造技術が発展する
につれて、基板試験の要求とBONの能力との間のギャ
ップが疑いなくより広くなろう。
【0003】BON試験機の欠点に応答して、飛行プロ
ーブ試験機が開発された。図1に示される様に、飛行プ
ローブ試験機は、少なくとも1つの試験プローブ1を試
験中のPWB3上のノード2に移動する移動システムを
採用する。矢印(A)によって示される様に、試験サイ
クルは、プローブ1を引き上げてPWBから離し、プロ
ーブ1を試験されるべき次の回路ノード上の位置に移動
し、プローブ1を下方に移動してノード2に接触し、電
気的測定をなすことからなる。
【0004】飛行プローブ試験機の一つの利点は、カウ
タム製造の製品依存型の装置が必要とされないことにあ
る。プローブ1を駆動する制御プログラムは典型的に
は、PWB CADデータベースから通常自動的に得ら
れる。飛行プローブ試験機の他の利点は、0.004イン
チ(0.010センチ)以下の小さい回路特徴サイズが信
頼性良く試験されることにある。
【0005】しかしながら、飛行プローブ試験の主な欠
点は、複雑なPWBを試験するのに長時間が必要とされ
ることにある。各測定サイクル中、飛行プローブ試験機
は、移動システムが、移動、停止、及び設置するのに長
い待ち時間を費やしている。各測定サイクル中移動−停
止−設置の3つの遅延が存在すると、飛行プローブ試験
機は、BON試験機で数分しか要しないPWBを試験す
るのに数10分必要とする場合がある。
【0006】「Method and Apparatus for Testing of
Electrical Interconnection Networks 」と題される1
986年1月21日に発行されたBurr等の米国特許4,
565,966号には、飛行プローブ形態の試験システ
ムが開示されている。第1プローブが下げられ、ネット
ワークと接続され、ネットワークの静電容量が基準面に
対して測定される。容量測定は、ネットワークの開回路
及び閉回路を検出する。次に、第2のプローブが下げら
れ、ネットワークの他の部分に接触する。抵抗測定は2
プローブ間でなされる。好適な方法は、欠陥のないPW
Bから直接測定によって容量値を知ることであるが、ネ
ットワークに対する容量値を計算することができる。
【0007】Burr等によって採られた方法は、プローブ
がPWBからリフトされ、新たな位置に並進し、下方に
下げ戻され、試験されているネットーワクと接触される
ことを必要とする。この様に、従来のこのシステムは、
飛行プローブをPWB試験に近接するのに固有の上記の
欠点を被っている。従って、本発明の目的は、試験プロ
ーブの連続移動中複数のノードの試験を達成することに
より、従来技術の問題を解決する電気ネットワーク試験
法及び装置を提供することにある。
【0008】本発明の別の目的は、試験プローブがPW
Bに対して連続移動する間、複数の隣接するノードの各
々の静電容量を連続して測定するPWB試験機を提供す
ることにある。本発明の別の目的は、試験プローブがP
WBに対して連続移動する間、複数の隣接するノードの
各々の電荷量を連続して測定するPWB試験機を提供す
ることにある。
【0009】本発明の別の目的は、連続移動接触又は非
接触プローブで、容量、終端抵抗、及び回路内特徴を測
定するPWA試験機を提供することにある。
【0010】
【発明の要約】基板表面上に設置されたノードの電気特
性を決める電気試験法及びこの方法を達成するための装
置によって、以上の及び他の問題点が解決され、本発明
の目的が実現される。本発明に従うと、上記方法は、プ
ローブと基板表面との間に相対移動を与える第1工程、
プローブと基板表面との間に相対移動が存在する間、電
気特性を測定する第2工程を含む。本発明の一つの実施
例においては、測定する工程が、電荷量を測定し、別の
実施例においては、この測定する工程は直接静電容量を
測定する。インピーダンス、抵抗、及び回路内部の電気
特性の測定も、本発明の範囲内にある。
【0011】本発明の一つの実施例においては、相対移
動を与える工程は、プローブを移動する間基板を静止状
態に維持する工程を含む。本発明の別の実施例におい
て、相対移動を与える工程は、基板を移動する間プロー
ブを静止状態に維持する工程を含む。
【0012】
【実施例】図2を参照する。基板3の表面上に設置され
る複数のノード2上にリニアに並進移動される試験プロ
ーブが示されている。基板3は典型的にはPWBであ
る。図2において、プローブ1の移動の経路は矢印Bに
よって示されたものに従うことが分かる。即ち、プロー
ブ1の移動はPWBの表面を横切って連続し、ノード2
の個々のものに順次接触する。この様に、測定サイクル
は、従来技術と同様な一時的に不連続的なものではな
く、ノード2上をプローブ1が通過することによって達
成される。
【0013】図4は、各々複数のノード2を含む複数の
集積回路即ち「チップ」位置4を有する例示PWBの平
面図を示している。理解できる様に、ノードの或るもの
は、ここでネットワーク5と呼ばれる導電性経路によっ
て相互に接続されている。ネットワーク5はまた、PW
Bの他の層上に設置された、ネットワーク5の外部接続
用の一つ以上のビア6を含む場合がある。この点に関し
て、PWBの或るある内部層は、電気的に接続され、且
つネットワーク5に接続されたノードの試験中に基準面
として採用することができる電力層又は面とすることが
できる。図示されたPWBにおいて、チップ位置は空で
あるが、チップを有するPWBを試験し、「内部回路」
の測定を達成することも本発明の範囲内にある。
【0014】図3を参照する。本発明に従って構成さ
れ、且つ動作する試験システム10の簡単化されたブロ
ック図を示す。システム10は、プローブに接続され、
図2に示される手法でプローブを並進するためのリニア
並進移動器12を含む。プローブ1には、位置検出出力
を有する位置センサ14が接続されている。プローブ1
の出力は、本発明の実施例におてい、静電容量メータ1
6に接続されている。位置検出出力は容量メータ16の
トリガー入力に接続されている。プローブ1がノード2
の一つによって占有される位置を決める時、位置検出信
号が発生される。位置検出信号の発生は、容量メータに
静電容量測定をさせる。この容量測定は、ノード2が設
けられたネットーワ5の容量を示している。
【0015】測定された容量は加算接続18の一入力に
加えられる。加算接続18への第2の入力は、前に測定
された又は計算された容量値を、ノード毎に記憶するメ
モリー20から供給される。位置検出出力は、検出され
た位置に位置するノードに対応する位置に近接するため
のメモリー20にも供給される。加算接続18の出力
は、測定値及びメモリー20内に記憶された基準値との
間の容量の差(ΔC)を示す。この差は、比較器22に
加えられ、この差の値が、プローブ1の現在位置に位置
するノードに対する所定の限界値又は許容値と比較され
る。この限界値は一定数とすることができる。好ましく
は、この限界値は、ノードの各々に対する限界値又は許
容値を記憶する第2メモリー24から得られる。この場
合、位置検出出力もメモリーアクセスのためにメモリー
24に加えられる。所望の場合、メモリー20及び24
は共通メモリー内に組み合わせることができる。各アド
レス可能な位置の部分は基準容量値を記憶し、位置の他
の部分は基準容量と関連する許容値を記憶する。所定の
ノードに対する容量の差が許容値を越える場合、エラー
検出信号が比較器22によって発生される。
【0016】ボックス内の部品は、全てデータ処理装置
又は図5に示される測定制御プロセッサー32内に含ま
れる。図5を参照する。本発明の連続移動試験システム
30の実施例を示している。システム30は、システム
の他の部品に接続する測定制御プロセッサー32を含
む。制御プロセッサー32の一つの入力は、回路板特徴
データベース34からである。この入力は、試験されて
いるPWB上のノードの位置を与える。この位置はPW
Bx−y座標システムに関連している。システム30は
3軸移動システム36及び移動制御38を含む。この3
軸移動システム36は、プローブ1がPWB又はこの上
の如何なる点にも位置されることを可能とする。3つの
制御軸の各々は、移動量が増加する毎に所定の数パルス
を発生する位置エンコーダを含む。この位置エンコーダ
は移動制御器38に、関連する軸の各々の方向、速度、
相対位置を決める様にする。移動コマンドが制御プロセ
ッサー32から移動制御器38に与えられる。この移動
制御器38は、制御プロセッサー32からの移動コマン
ドを受信する移動制御器が各軸毎に設けられる様に構成
されている。移動制御器38は移動命令をモータ電流3
8aに変換し、3軸移動システム36の3軸の各々に関
連するモータを駆動する。位置及びエンコーダフィード
バック38bは3軸移動システム36から移動制御器3
8に与えられる。
【0017】本実施例においては、分離軸システムが採
用されている。y軸はテーブルによって支持されてお
り、x軸はテーブル上に設置されたブリッジを横切る。
PWBは、テーブル(y軸)の上に乗っている。プロー
ブ1はz軸に取り付けられており、高架x軸によって搬
送される。従って、この実施例はプローブ1及びPWB
の両方の移動をおこなう。
【0018】移動システムは各々x及びy軸用の2つの
測定点制御器を含む。各測定点制御器40は、対応する
軸を制御するための移動制御器38からの位置エンコー
ダパルスを受信し、これによって、測定点制御器が、関
連する軸に対するプローブの位置を連続的に監視するこ
とが可能にされる。測定点制御器40は、制御プロセッ
サー32から、シリアル入力を介して、コマンドを受信
する。これらのコマンドは、何処でトリガーパルスが発
生され、何処で測定が成されるかの特定のエンコーダ値
を特定する。
【0019】測定点制御器40によって発生されるトリ
ガーパルスは、電荷量測定回路42に与えられる。測定
回路42はPWBからアナログ測定値を得、この測定値
をデジタル値に変換する。図6を参照する。測定回路4
2が詳細に示されている。制御プロセッサー32から得
られたコマンドは、コマンドデコーダ42aに与えられ
る。コマンドは測定範囲を特定し、加えられるべきプロ
ーブ刺激、及びノード試験点毎に成されるべき測定の数
を特定する。特定の測定、又は測定試験サイクルが約1
8ミリ秒で成される場合、プローブ1が単一ノード2上
をスライドする間、相当多数の測定が行われる。プロー
ブ1は、選択されたアナログ刺激をプローブ1に与える
プローブ刺激デジタル−アナログ(D/A)変換器42
bに接続されている。電荷量測定に対して、各刺激パル
スは制御電流である。PWB基準面には、印加刺激の結
果として発生される信号を受信するアナログ回路42c
が接続されている。アナログ回路の出力は、測定値をデ
ジタル信号に変換するアナログ−デジタル(A/D)変
換器42dに加えられる。デジタル信号は、複数の測定
の内の「最適」な測定値を選択するデジタルデータフィ
ルター42eに加えられる。この「最適値」は、制御プ
ロセッサー32に加えられる。現在、最も大きい値が
「最適値」として選択され、断続的、即ち貧弱なプロー
ブ接続のためのエラー読出しを除去する様にされる。
【0020】測定回路42の或る機能、及び制御プロセ
ッサー32は、マイクロプロセッサーの様な局所処理装
置によって達成することができることが理解されるべき
である。局所プロセッサーの使用は、プローブの跳ね返
りによって引き起こされる低い測定値をスクリーン除去
し、残りのデータを平滑してノイズを減少することを含
んでも、「最適値」の選択を実時間で可能にする。局所
プロセッサーはまた測定点制御器40の機能を達成する
様プログラムすることができる。
【0021】一つ以上の状態ビットは、状態ビットブロ
ック42fによってデジタル出力に加えることができ
る。これらの状態ビットは測定の質又はエラー状態の発
生を示すために採用される。例えば、2以上の「同期」
パルスが「データ取得」動作以前に生じる場合、測定回
路42はエラー状態ビットをセットする。この状態は、
一つ以上の測定が測定回路42によって成され、一つ以
上の測定が制御プロセッサ32によっては得られなかっ
たことを示す。この状態を緩和するため、測定値が測定
回路42によってバッファーされ、制御プロセッサー3
2との通信速度を減少する。一連の測定を達成するため
の測定回路42の動作は、測定点制御器40からトリガ
ー入力信号を受信するトリガー入力ブロック42gから
得られる。
【0022】測定回路42の動作は図7のタイミング図
に示されている。各試験点、又はノード2に対して、同
期トリガーパルスが、測定点制御器40によって発生さ
れる。トリガーパルスの発生は、試験サイクルを開始す
る。理解できる様に、各試験サイクルは4つのサブサイ
クルに分けられる。これらは、測定サイクルを含む。こ
のサイクルにおいて、プローブは複数回刺激され、A/
D変換器42dが多数の対応する測定値を含む。次のサ
ブサイクルはデータ取得サブサイクルと呼ばれる。この
サイクルにおいて、最適な測定値がデジタルデータフィ
ルター42eから制御プロセッサー32に転送される。
次のサブサイクルは書込みコマンドサブサイクルであ
る。このサイクルにおいて、制御プロセッサー32は測
定コマンドをコマンドデコーダ42aに送り、次のノー
ドで行われるべき測定を特定する。安全マージンサブサ
イクル(D)が、次の試験サイクルが開始する以前にプ
ローブ1が正しく位置されることを可能とする様に与え
られる。ゼロより大きい安全マージンが維持され、次の
測定が開始される以前、即ち次の「同期」パルス以前に
準備コマンドを受信することができるようにする。
【0023】安全マージンは「補助時間」として考える
こともできる。この補助時間が存在する限り、このプロ
ーブはより高速に移動することができる。書込みコマン
ドサブサイクル(C)の完了の前の測定サブサイクル
(A)が開始される時にエラー状態が発生される。上述
されたマイクロプロセッサーベースの測定回路42に対
して、データ取得(B)及び書込みコマンド(C)のサ
ブサイクルを減少又は除去することができる。制御プロ
セッサー32、測定点制御器40及び測定回路42を機
能をこの実施例においては、一つのユニット内に組み込
むことができが、こうすると試験サイクルが大幅に減少
される。これは、移動速度及び試験することのできる毎
分当たりの点の数を比例的に増大する。
【0024】所定の試験サイクル中、及び連続する複数
の試験サイクル中、プローブ1はPWB表面上で連続移
動することを思い起こすべきである。図5を再び参照す
る。システム30は更にPWAを測定システムに整列す
るための手段を含む。本実施例の好適な実施例におい
て、この整列手段は、カメラ46からのビデオ入力を受
信する視覚システム44内に組み込まれる。視覚システ
ム44はPWB表面上の回路特性の可視モデルの検索の
ために使用される。このモデルは、回路ボード特徴デー
タベース34内に記憶される情報に基づいて、制御プロ
セッサー32によって初めに発生される。可視システム
44は、PWB上のこれらの特徴を自動的に位置決めす
る様に作動し、PWB座標及び移動システム座標システ
ム間の整列変換を計算する。カメラ46は移動システム
36の座標システムと整列する。システム30の現在好
ましい実施例において、カメラ46はCCD素子であ
り、視覚システム44はCongnex 2000 Vision Processo
r (VP)で具現化される。
【0025】可視システム44の動作は、(a)更正、
(b)カメラオフセット、(c)モデル発生、(d)移
動、(e)モデル検索、及び(f)変換を含む種々のカ
テゴリーに分けられる。これらのカテゴリーは以下に更
に議論される。 更正:この手段は、カメラ又は移動軸の置き換えの様な
システムの大きな保守の後のみに達成する必要がある。
カメラ46は可視特徴に焦点が合わされ、視覚システム
44には、この可視特徴に対する幾何形状が供給され
る。この特徴は基板でなく、移動システム自体上で位置
決めされる。カメラ46は次にX方向に先ず自動的に移
動され、次にY方向に移動される。各移動は、カメラ4
6の可視領域(FOV)内の可視特徴を移動する。カメ
ラ46の3つの事象(移動前、X移動後、及びY移動
後)の各々の画素位置及びX及びY移動の長さを解析す
ることにより、画素位置及び移動システムユニットと軸
との間の変換が生じる。カメラ46は移動システム軸に
関して回転できる。 カメラオフセット:現在の実施例は半自動的工程を採用
し、プローブ対カメラオフセットを決定する。システム
のユーザはプローブ1を可視特徴に向け、次に制御プロ
セッサー32が同じ特徴を視覚システム44に位置す
る。X−Yオフセットは、移動システムユニットにおい
て、プローブ1及び対応するカメラ46位置との間の変
換を行うために記憶される。 モデル発生:CADデータベース34は、回路特徴の幾
何形状及び大きさを含む。3つ以上のこれらの特徴が、
CAD座標と共に、制御プロセッサー32に供給される
か、又はこれによって発生された試験ファイル内に含ま
れる。制御プロセッサー32は試験ファイルコマンドを
実行する時、特徴が視覚システム44に転送される。視
覚システム44内のプログラムはこの特徴を解釈し、こ
れから対応する回路特徴のビットマップモデルを構築す
る。このビットマップモデルは最適なサイズ及び向きを
有している。この様なモデルのライブラリーは、頻繁に
使用されるモデルが、回路特徴が発生される後に再発生
される必要がない様に維持される。 移動:制御プロセッサー32は、特徴のCAD座標及び
見積もられたCAD対移動システムオフセットを使用し
て、位置決めされるべき回路特徴の見積もられた位置に
渡って、移動システムがカメラ46を位置する様命令す
る。必要な場合、使用者はカメラ46又は試験中の基板
の位置を直し、回路特性をカメラ46のFOV内にもた
らすことができる。位置直しの量は、制御プロセッサー
32によって記録される。これは、整列のために使用さ
れる回路特徴の各々に対して繰り返されるが、システム
は前の位置から学んだ調整を適用するので、使用者によ
る位置直しは必要とはならない。 モデル検索:モデル検索は、使用者生成モデルを使用し
て、像フレーム内で相関検索を達成する。最小の相関閾
値を越えるFOVの中心に最も近接する相関が選択され
る。 変換:各整列特徴に対するCAD座標データ及び移動シ
ステム座標データのマッチング配列に基づいて2つの変
換が発生する。一つの変換がCADデータをシステム座
標に変換し、プローブ1を回路特徴上に位置するために
使用される。他の変換は、現在の移動システム座標に基
づいて、基板に渡っての、プローブ1のCAD座標位置
を発生する。これらの変換は試験中全基板に渡って適用
でき、又は付加的な整列特徴を採用して、より高い精度
が必要とされる場所に局所的変換を生じることができ
る。これらの変換は、基板歪み、及び非直交X−Y軸、
エンコーダスケーリングエラー等の移動システムの不完
全性を補償する。本発明の現在好適な実施例において、
制御プロセッサー32はMicroVAX(TM Digital Equipmen
t Corporation)で具現化される。試験システム30の動
作の制御に加えて、制御プロセッサー32がオフライン
で採用され、回路基板特徴データベース34から連続移
動試験ファイルを発生する。最適化工程は、各移動シス
テム36軸に対する加速及び速度の規定、及び測定取得
回数を得、ノードを組みに分けし、全試験時間を最小に
する様にプローブ移動及び配置の順序を決める。制御プ
ロセッサー32はまた測定回路42と関連した更正手続
きを達成する。この更正手段は、ネットワーク電荷量を
表す測定回路42から戻されるデジタル値を典型的にピ
コファラッドで表される静電容量値に変換する変換を導
くために採用される。
【0026】電荷量測定に対して、各電気ネットワーク
は容量を有し、特定量の電荷を保持している。この量
は、ネットワークの物理的サイズに略比例する。図4の
ネットワーク5に示される様な各ネットワークは、或る
量の電荷を受容できる物理的構造として、モデル化する
ことができる。構造の容量が予期されたものより小さい
と分かった場合、そのネットワークは、2つ以上のより
小さい構造に、ばらばらになっている可能性がある。こ
れとは逆とに、この構造は予期されるものよりもの大き
いと分かった場合、ネットワークは他のネットワークと
くっつくていてそれらの間で結合して、より大きな構造
を形成している可能性がある。結果として、制御プロセ
ッサー32は、開いた、即ちばらばらになったネットワ
ークが生じたこと、又はネットワークが短絡、即ち他の
ネットワークと結合したことを検出することを可能とす
る。
【0027】これに関して、種々の因子がネットワーク
の電荷量、即ち静電容量値に寄与することが知られてい
る。物理的サイズが最も大きい因子であり得るが、他の
因子はCADデータに基づいて容易に定量化することが
できる場合もあるし、出来ない場合もある。容量測定が
採用される場合、測定回路42は、Hewlett Packard に
よって製造された、Model No. HP 4278Aの様な商用的に
利用可能な素子とすることができる。この場合、戻され
た値は直接静電容量値単位で表される。
【0028】このシステム30の現在好適な実施例にお
いて、移動システム36、移動制御器38及び測定点制
御器40はAnorad Inc. によって製造された部品であ
る。移動制御器38はモデル番号IAC-186 であり、測定
点制御器40は各々モデルFD-186である。測定点制御器
40はリニアモータ及びエンコーダ計数値を発生するガ
ラススケールを含む。プローブ1はレイルに沿ってリニ
ア且つ連続的に並進移動される。エンコーダ計数値はレ
イルの端に対するプローブ1の変位値に変換される。
【0029】使用時、プローブは正確にPWB上のある
位置に設置される。この設置は、データべース34から
得られる位置情報及び視覚システム44の出力によって
駆動される3軸移動システム36及び移動制御器38に
よって自動的に達成される。設置の後、プローブチップ
はPWBの表面と接触する。プローブは次に、PWBの
表面を横切ってリニアに並進移動され、複数のノード2
と連続的に接触する。例として、図4内において、プロ
ーブ1は点Aに先ず設置され、リニアに並進され、Bと
ラベルされたノード群に接触する。このグループの測定
を成した後、プローブ1は点Cに再位置され、リニアに
並進されDとラベルされる群等と接触する。プローブ1
の開始位置座標が既知であると、初期開始位置からのプ
ローブの変位が、ノードのこの既知の位置と比較され
る。プローブ位置がノードの特定のものの位置と一致す
る時、測定点制御器40はトリガー信号を発生する。こ
の測定点制御器40は、毎秒2000の同期トリガーパ
ルスを発生する能力がある。
【0030】図9はプローブ1に対する現在好ましい実
施例を図示している。この現在好適な実施例は、PWB
と接触するチップのロールボール1aを有するプローブ
ボディーを含む。プローブ1はPWBと垂直な方法で垂
直に取り付けられる。プローブボティーホールダー1b
は、可変の予めロードされた調節機構を有するスプリン
グロード機構1cを有する。プローブ1のこの実施例
は、ロールボール1aはPWBの表面上での全方向移動
を可能にすると言う利点である。ボール1aの直径は、
接触している特徴のサイズ及び特徴間のスペースに従っ
て選択され、所定の測定の間、ボール1aが一つのみの
ノードに接触する様にされる。ローリングボール1aは
動作に対して必要とはされず、如何なる平滑な、低摩擦
係数のチップを採用することができる。他の好適なプロ
ーブの実施例は、図10で分かる様に、レコードばりの
構造と同様のカンチレバー試験プローブを含み、このは
りに対応するプローブチップを有している。この実施例
のプローブ1は、ホディー部1dとボディー部分1dの
柔軟な伸張部1f上にカンチレバー手法で取り付けられ
たプローブチップ1eとを含む。本発明の範囲内には、
試験中のノードに導電的に結合するための非接触プロー
ブを採用することが含まれる。
【0031】図8に示される本発明の方法に従うと、以
下の方法が実施される。 A.PWB上で試験されるべき全ノードに対する静電容
量、又電荷量の値を決定、又は知り、 B.PWBとプローブを接触し続け、ノードが試験され
る間、PWB上で試験されるべき全ノードに渡ってプロ
ーブをスライドし、 C.各ノードに渡ってプローブをスライドする間、位置
同期装置を作動して、プローブが試験されるノードの各
々と接触する時に測定装置をトリガーし、 D.各試験ノードの測定値を解析して、PWA相互接続
を確認する。
【0032】ノードの所定の組みの測定が完了する時、
PWB又はプローブ1の何れかが、ノードの別の組みに
再位置し(ステップE)、ステップB−Dが繰り返され
る。ステップAに関して、値は、サイズに対するCAD
データ及び試験されるべき各電気ネットワークの構成を
解析することにより決定することができる。受容可能な
値の範囲も、試験されるべき各ノードに対して決定され
る。
【0033】これらの値は、ネットワーク上の既知の良
好なPWBの幾つか又は全てのノードから測定により知
ることができる。これらのノードに対して、記録は測定
値の現在の合計、及びこの合計に到達するまで測定され
た要素の数を保持する。記憶されるものは所定のネット
ワーク5上の全ノード2の値の合計及びこの和の二乗を
表す値である。これらの二つのパラメータに基づいて、
標準偏差又は他の好適な計算を達成することができる。
各ノードに対する受け入れ可能な値の範囲は、記憶され
た統計値に基づいて計算される。
【0034】更に工程Aに関して、この工程はオフライ
ンで、試験を達成する前又は後の何れかで成されること
が分かる。従って、別の方法は先ず工程B乃至Eを完了
し、次に後の処理のために試験結果を記憶する工程を達
成する。更に、データ解析を制御プロセッサー32又は
試験システムから離れたコンピュータによって達成する
ことができる。
【0035】工程Aで具体化された「学習」シークエン
ス中、各試験点に対する3つの値が累積される。 (a)多数のデータ点(学習シークエンス内のPWBの
数) (b)これらの値の和(電荷強度又は容量) (c)各値の二乗の和 工程Bに関して、測定データ取得に対して十分な時間の
間各試験ノードで電気的接続が維持される。図1に示さ
れる従来のシステムに於ける様に、プローブ1は各試験
ノードで停止しすることも、各ノードで上下することも
できない。この改良は、PWBに対する全試験時間を大
幅に減少し、試験システムが、移動シスムテが移動し且
つ静止するために待機することを必要としないという結
果をもたらす。例えば、このシステム30は、毎秒5イ
ンチ(12.7センチ)の速度でプローブを並進し、毎秒
10から100の測定率で測定値を取得する。これは、
毎秒3乃至5の従来の飛行プローブシステムの測定能力
と際立って対照的である。
【0036】工程Cに関して、同期装置、即ち測定点制
御器40には、試験されるべきノードの移動システム座
標がロードされる。移動システム位置エンコーダは試験
ノード位置と一致する時は常にパルスが発生される。こ
れらのパルスは測定装置をトリガーして、容量測定を達
成する。特定の実施例の内容に記述されるが、本発明の
教えは、これらの実施例に制限さるようになされてはい
ないことに気付くべきである。例えば、プローブ1を静
止状態に保持し、移動システムをPWBを支持するステ
ージと結合することによりプローブチップを横切ってP
WBを並進することが本発明の範囲内入る。また、X軸
及びY軸移動の代わりに、半径方向プローブ並進器と関
係する回転基板支持を採用することも本発明の範囲に入
る。この実施例では、直交座標と異なり、極座標を測定
点制御器に与え、測定同期パルスを発生する。測定点制
御器は、それぞれ回転基板ステージ及びリニア並進プロ
ーブに対応する回転及びリニアエンコーダの計数値と、
極座標で表現される供給ノード位置とを比較する。一致
が生ずる時、プローブ1は関心のあるノード上に位置さ
れ、測定同期パルスが発生される。
【0037】また、容量測定以外の測定を行うことがで
きる。例えば、(ネットワークから基準面への)終端抵
抗、(信号レベル又は周波数の様な)内部回路測定値、
及びインピーダンスを測定することができる。この様
に、本発明のシステムは、試験下のPWBと関連する容
量特性、抵抗特性、及び/又電磁気的、磁気的、及び電
場を測定するために使用可能であることが分かる。
【0038】従って、本発明は、例示的実施例に関して
特定的に示され、且つ記述されたが、当業者にとって、
本発明の精神から離れることなしに形状及び細部の変更
をなすことができることは理解されるであろう。
【図面の簡単な説明】
【図1】従来の飛行プローブ試験器の複数のサイクルを
示す図、
【図2】本発明に従って構成され、作動される連続移動
試験器の複数の試験サイクルを示す図、
【図3】本発明の連続移動する電気試験機の簡単化され
たブロック図、
【図4】複数の空チップ位置を示し、この位置の幾つか
が導電性ネットワークによって相互接続されているPW
Bの正面図、
【図5】本発明の連続移動試験機の構成をより詳細に示
すブロック図、
【図6】図5の測定システムブロックをより詳細に示す
ブロック図、
【図7】図5及び6の測定システムブロックの動作を示
すタイミング図、
【図8】本発明の連続移動試験法を達成るす連続工程を
説明する流れ図、
【図9】図9は全方向移動を行うことができる試験プロ
ーブの一実施例を示す図、
【図10】図10はカンチレバー手法で取り付けられた
プローブを有する試験プローブの別の実施例を示す図
【符号の説明】
1プローブ、 2ノード、 3基板、 10システム、 12リニア並進移動器、 14位置センサ、 16容量メータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ヴィー ダウド アメリカ合衆国 マサチューセッツ州 02115ボストン 31 ザ フェンウェイ 70

Claims (37)

    【特許請求の範囲】
  1. 【請求項1】基板表面上に設置されたノードの電気特性
    を定める手段を含む試験装置であり、前記決める手段
    が、 プローブ手段、 プローブ手段と基板表面との間に相対移動を与える手
    段、及び前記プローブ手段に結合し、前記プローブ手段
    と基板表面との間で相対移動が生じる時間中、電気特性
    を測定する手段を含む試験装置。
  2. 【請求項2】前記測定する手段が、静電容量を測定する
    請求項1記載の装置。
  3. 【請求項3】前記測定する手段が、電荷量を測定する請
    求項1記載の装置。
  4. 【請求項4】前記基板が静止しており、前記相対移動を
    与える手段が、測定中にプローブを並進移動する請求項
    1記載の装置。
  5. 【請求項5】前記プローブ手段が静止しており、前記相
    対移動を与える手段が基板を並進する請求項1記載の装
    置。
  6. 【請求項6】電気特性の基準値を記憶する手段、及び前
    記測定手段の出力に接続された第1の入力及び前記記憶
    する手段に接続された第2の入力を有し、前記特性の測
    定値と基準値とを比較するための手段を更に含む請求項
    1記載の装置。
  7. 【請求項7】基板上の一つの位置から他の位置にプロー
    ブ手段の位置を変えるための手段を更に含む請求項1記
    載の装置。
  8. 【請求項8】基板表面上に設置されたノードの電気特性
    の定める工程を含む電気試験方法であり、この定める工
    程が、 プローブ手段と基板の表面との間で相対移動を与える工
    程、及びプローブ手段と基板表面との間に相対移動が存
    在する時間中、電気特性を測定する工程からなる電気試
    験方法。
  9. 【請求項9】前記測定する手段が静電容量を測定する請
    求項8記載の方法。
  10. 【請求項10】前記測定する手段が電荷量を測定する請
    求項8記載の方法。
  11. 【請求項11】前記相対移動を与える手段が、 前記基板を静止状態に維持し、そして前記プローブ手段
    を移動する工程からなる請求項8記載の方法。
  12. 【請求項12】前記相対移動を与える工程が、 前記プローブ手段を静止状態に維持する工程、及び基板
    を移動する工程を含む請求項8記載の方法。
  13. 【請求項13】電気特性の基準値を記憶する工程からな
    る初期工程を更に含み、 前記測定する工程が、 前記電気特性の測定値を、記憶された基準値と比較する
    工程を含む請求項8記載の方法。
  14. 【請求項14】プリント配線基板(PWB)と関連する
    電気導体を試験する装置であり、この装置が、 PWAの表面上に設置された複数のノードの各々の電気
    特性を順次定める手段を含み、この定める手段が、 試験プローブ手段、 この試験プローブ手段とPWAの表面との間で連続した
    相対移動を与える手段、及び前記試験プローブ手段に接
    続され、測定時間中複数のノードの特定の一つの電気特
    性を測定する手段を含み、(a)試験プローブ手段とP
    WB表面との間に相対移動が存在し、(b)試験プロー
    ブ手段が複数のノード内の特定のものに導電的に接続し
    ている装置。
  15. 【請求項15】前記測定する手段が、複数のノードの内
    の特定のものと基準面との間の静電容量の値を測定する
    手段を含む請求項14記載の装置。
  16. 【請求項16】前記測定する手段が、複数のノード内の
    特定のものに電荷を注入する手段、及びこの注入された
    電荷に応答して、ノードの特定のものの電荷量の値を測
    定する手段を含む請求項14記載の装置。
  17. 【請求項17】前記PWBが静止状態に保持されてお
    り、前記相対移動を与える手段が、PWAの表面に渡っ
    て試験プローブを並進する請求項14記載の装置。
  18. 【請求項18】前記試験プローブ手段が、前記PWAの
    表面に対して静止状態に保持され、前記相対移動を与え
    る手段が前記PWAを並進移動する請求項14記載の装
    置。
  19. 【請求項19】複数の導電性ノードの各々に対して、電
    気特性の基準値を記憶する手段、及び前記測定する手段
    の出力に接続される第1の入力及び前記記憶する手段の
    出力に接続される第2の入力を有し、ノードの特定の一
    つの電気特性の測定値を、対応する記憶された基準値と
    を比較する手段を更に含む請求項14記載の装置。
  20. 【請求項20】前記比較する手段の出力に接続し、測定
    値が、対応する記憶された基準値から所定の量以上異な
    る場合、エラー状態を示す比較する手段を更に含む請求
    項19記載の装置。
  21. 【請求項21】前記移動を与える手段が、 前記試験プローブを前記PWAの表面を横切って並進移
    動させるリニア並進手段、及び試験プローブ手段の移動
    を表現する信号を出力するためのエンコーダ手段を含む
    請求項14記載の装置。
  22. 【請求項22】前記エンコーダ手段の出力が、試験プロ
    ーブ手段の位置を導電性ノードの各々の所定の位置と比
    較する手段に接続されており、この位置比較手段は、試
    験プローブ手段がノードの一つによって占有される位置
    に定められる時、前記測定手段に測定を生じさせるため
    の前記測定手段に接続した出力を有する請求項21記載
    の装置。
  23. 【請求項23】複数のノードの各々に対する電気特性の
    基準値を記憶する手段、及び前記測定する手段の出力に
    接続された第1の入力及び前記記憶する手段の出力に接
    続された第2の入力を有し、ノードの電気特性の測定値
    を対応する記憶基準値と比較するための手段を更に含
    み、 前記位置を決める手段の出力が、測定が行われているノ
    ードに対応する記憶基準値にアクセスするために、前記
    位置を決める手段の出力を記憶手段内の位置に変換する
    手段に結合される請求項22記載の装置。
  24. 【請求項24】PWB座標システムと、試験プローブ手
    段とPWA表面との間に連続する相対移動を与えるため
    の手段と関連する座標システムとの間での変換を生じる
    手段を更に含む請求項14記載の装置。
  25. 【請求項25】前記変換を生じる手段が、PWBを撮影
    する手段及びこの映像を処理して関心のある所定の特徴
    を位置決めするための手段を含む請求項24記載の装
    置。
  26. 【請求項26】前記映像を処理する手段が、関心のある
    特徴を有するCAD定義に基づいて、関心のある特徴の
    映像モデルを発生するための手段を含む請求項25記載
    の装置。
  27. 【請求項27】位置決めされた関心のある特徴と、関心
    のある特徴の予想位置との間の前記映像手段に関する位
    置ズレを決めるための手段を含む請求項25記載の装
    置。
  28. 【請求項28】前記試験プローブ手段が、PWB表面に
    接触するローラボールを含む請求項14記載の装置。
  29. 【請求項29】前記試験プローブ手段が、カンチレバー
    手法により取り付けられたプローブを含む請求項14記
    載の装置。
  30. 【請求項30】プリント配線基板(PWB)を作動する
    方法であり、この方法が、 プローブを試験されているノードと電気的に接続した状
    態に維持する間に、試験プローブをPWA上のノードに
    渡ってスライドする工程、 プローブをスライドする間、プローブ位置同期手段を作
    動して、プローブが試験されるべきノードと接触する時
    点に、測定装置をトリガーする工程、及び測定された値
    を記憶値と比較して、各試験ノードの測定値を解析する
    工程からなる方法。
  31. 【請求項31】前記PWA上で試験されるべき全ノード
    に対する静電容量又は電荷量の値を記憶する工程を含む
    請求項30記載の方法。
  32. 【請求項32】前記記憶する工程は、ノードの各々の物
    理的サイズに部分的に基づいて、静電容量又は電荷量を
    計算する初期工程を含む請求項31記載の方法。
  33. 【請求項33】前記記憶する工程は、公知の良好なPW
    Bから静電容量又は電荷量を測定する初期工程を含む請
    求項31記載の方法。
  34. 【請求項34】前記記憶する工程が、各ノードに対し
    て、ノードに対して得られた多数のデータ点の値、この
    値の和、及び各値の二乗の和を定める工程を含む請求項
    31記載の方法。
  35. 【請求項35】PWB上のノードと接触して使用する試
    験プローブであり、このプローブが、 ボディー部、及び導電性球状部材を含むプローブチップ
    部分であり、試験プローブとPWBとの間の相対運動中
    にPWBの表面にこのプローブチップ部分が接触する
    時、PWBの表面に渡ってロールする様に取り付けられ
    たプローブチップ部分からなる試験プローブ。
  36. 【請求項36】前記球状部材をPWBの表面に押しつけ
    るスプリング手段を更に含む請求項35記載の試験プロ
    ーブ。
  37. 【請求項37】PWB上のノードと接触して使用する試
    験プローブであり、このプローブが、ボディー部、及び
    ボディー部分に対してカンチレバー手法で取り付けられ
    たプローブチップ部分からなる試験プローブ。
JP4166282A 1991-06-26 1992-06-24 連続移動する電気回路の相互接続試験方法及び装置 Pending JPH05196681A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72104391A 1991-06-26 1991-06-26
US07/721043 1991-06-26

Publications (1)

Publication Number Publication Date
JPH05196681A true JPH05196681A (ja) 1993-08-06

Family

ID=24896299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4166282A Pending JPH05196681A (ja) 1991-06-26 1992-06-24 連続移動する電気回路の相互接続試験方法及び装置

Country Status (3)

Country Link
US (1) US5596283A (ja)
JP (1) JPH05196681A (ja)
DE (1) DE4221075A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006275859A (ja) * 2005-03-30 2006-10-12 Hioki Ee Corp 回路基板検査方法およびその装置ならびに回路基板検査プローブ
JP2010133821A (ja) * 2008-12-04 2010-06-17 Hioki Ee Corp 検査装置および検査方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
US5469064A (en) * 1992-01-14 1995-11-21 Hewlett-Packard Company Electrical assembly testing using robotic positioning of probes
JP3558434B2 (ja) * 1995-11-30 2004-08-25 富士通オートメーション株式会社 電気的配線検査方法及び装置
JP3821171B2 (ja) * 1995-11-10 2006-09-13 オー・エイチ・ティー株式会社 検査装置及び検査方法
US6118279A (en) * 1997-07-30 2000-09-12 Candescent Technologies Corporation Magnetic detection of short circuit defects in plate structure
US6040705A (en) * 1997-08-20 2000-03-21 Electro Scientific Industries, Inc. Rolling electrical contactor
US6020747A (en) * 1998-01-26 2000-02-01 Bahns; John T. Electrical contact probe
DE19825829C2 (de) * 1998-06-10 2000-07-27 Leica Microsystems Verfahren zur Bestimmung des Abstandes P einer Kante eines Strukturelementes auf einem Substrat
DE19837169A1 (de) * 1998-08-17 2000-02-24 Reinhold Wein Verfahren und Vorrichtung zum Prüfen von bestückten und unbestückten Leiterplatten
AUPQ113799A0 (en) * 1999-06-22 1999-07-15 University Of Queensland, The A method and device for measuring lymphoedema
KR100368075B1 (ko) * 2000-02-07 2003-01-15 마이크로 인스펙션 주식회사 로울링 와이어 프로브를 이용한 스캔방식의 검사장치 및방법
WO2002008773A2 (en) * 2000-07-19 2002-01-31 Orbotech Ltd. Apparatus and method for electrical testing of electrical circuits
US6538461B2 (en) * 2001-05-01 2003-03-25 Sun Microsystems, Inc. System and method for testing integrated passive components in a printed circuit board
US6714028B2 (en) * 2001-11-14 2004-03-30 Electro Scientific Industries, Inc. Roller contact with conductive brushes
DE10159165B4 (de) * 2001-12-03 2007-02-08 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Vorrichtung zum Messen und/oder Kalibrieren eines Testkopfes
US20030149977A1 (en) * 2002-02-04 2003-08-07 Seema Kataria Transferring large bitmap data using analog switching
DE10220343B4 (de) 2002-05-07 2007-04-05 Atg Test Systems Gmbh & Co. Kg Reicholzheim Vorrichtung und Verfahren zum Prüfen von Leiterplatten und Prüfsonde
AU2003258289A1 (en) 2002-08-19 2004-03-03 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
US6998849B2 (en) * 2003-09-27 2006-02-14 Agilent Technologies, Inc. Capacitive sensor measurement method for discrete time sampled system for in-circuit test
JP4017586B2 (ja) * 2003-10-29 2007-12-05 三洋電機株式会社 電池の充電方法
DE102005022884B4 (de) * 2005-05-18 2011-08-18 Siemens AG, 80333 Verfahren zur Inspektion einer Leiterbahnstruktur
CA2625631C (en) 2005-10-11 2016-11-29 Impedance Cardiology Systems, Inc. Hydration status monitoring
US7330025B1 (en) * 2005-11-23 2008-02-12 Altera Corporation Touchdown counter for integrated circuit testers
DE102006005800B4 (de) 2006-02-08 2007-12-06 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Testen von unbestückten Leiterplatten
JP5431147B2 (ja) * 2006-05-30 2014-03-05 インぺディメッド リミテッド インピーダンス測定
EP2091425A4 (en) * 2006-11-30 2012-07-25 Impedimed Ltd Measurement apparatus
FR2912816B1 (fr) * 2007-02-21 2009-04-24 Eads Europ Aeronautic Defence Dispositif de mesure d'une impedance.
AU2008234370B2 (en) * 2007-03-30 2011-06-30 Impedimed Limited Active guarding for reduction of resistive and capactive signal loading with adjustable control of compensation level
JP5419861B2 (ja) * 2007-04-20 2014-02-19 インぺディメッド リミテッド インピーダンス測定装置および方法
AU2008286194B2 (en) * 2007-08-09 2014-05-15 Impedimed Limited Impedance measurement process
US7557594B2 (en) * 2007-08-14 2009-07-07 Electro Scientific Industries, Inc. Automated contact alignment tool
TW200918914A (en) * 2007-10-24 2009-05-01 King Yuan Electronics Co Ltd Testing system module
US8008938B2 (en) * 2007-10-24 2011-08-30 King Yuan Electronics Co., Ltd. Testing system module
DE202008013982U1 (de) * 2008-10-20 2009-01-08 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Messsystem zum Bestimmen von Streuparametern
WO2010060152A1 (en) 2008-11-28 2010-06-03 Impedimed Limited Impedance measurement process
JP5200198B1 (ja) * 2011-10-03 2013-05-15 パナソニック株式会社 動作確認支援装置および動作確認支援方法
US9523729B2 (en) * 2013-09-13 2016-12-20 Infineon Technologies Ag Apparatus and method for testing electric conductors
DE102015113046A1 (de) * 2015-08-07 2017-02-09 Xcerra Corp. Positioniereinrichtung für einen Paralleltester zum Testen von Leiterplatten und Paralleltester zum Testen von Leiterplatten

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US836359A (en) * 1904-07-11 1906-11-20 Bullock Electric Mfg Co Method and apparatus for testing alternators.
US1412051A (en) * 1920-09-20 1922-04-11 Percy A Gaalaas Armature tester
US1537490A (en) * 1921-08-13 1925-05-12 P J Durham Company Inc Testing device for armatures and the like
US1967296A (en) * 1931-03-12 1934-07-24 Western Electric Co Method of and apparatus for testing electrical devices
US2653298A (en) * 1951-04-09 1953-09-22 Brown & Williamson Tobacco Corp Apparatus for measuring moisture content of a traveling layer of material
US2721976A (en) * 1952-09-10 1955-10-25 Western Electric Co Capacitance measuring electrode
US3348313A (en) * 1964-09-16 1967-10-24 Urmenyi Laszlo Device for detecting surface elevations in sheet material
US3393799A (en) * 1966-12-21 1968-07-23 Owens Illinois Inc Apparatus for measuring the thickness of dielectric members
DE2311903A1 (de) * 1973-03-09 1974-09-12 Siemens Ag Verfahren und einrichtung zur ortung von kurzschluessen in mehrlagenverdrahtungen
US3915850A (en) * 1973-11-14 1975-10-28 Gti Corp Component handler and method and apparatus utilizing same
US4046258A (en) * 1976-07-02 1977-09-06 Owens-Illinois, Inc. Method and apparatus for measuring the eccentricity of containers
US4169244A (en) * 1978-02-03 1979-09-25 Plows Graham S Electron probe testing, analysis and fault diagnosis in electronic circuits
US4565966A (en) * 1983-03-07 1986-01-21 Kollmorgen Technologies Corporation Method and apparatus for testing of electrical interconnection networks
GB2143954A (en) * 1983-07-22 1985-02-20 Sharetree Ltd A capacitive method and apparatus for checking connections of a printed circuit board
US4985681A (en) * 1985-01-18 1991-01-15 Siemens Aktiengesellschaft Particle beam measuring method for non-contact testing of interconnect networks
US5057773A (en) * 1989-03-21 1991-10-15 International Business Machines Corporation Method for opens/shorts testing of capacitively coupled networks in substrates using electron beams

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006275859A (ja) * 2005-03-30 2006-10-12 Hioki Ee Corp 回路基板検査方法およびその装置ならびに回路基板検査プローブ
JP2010133821A (ja) * 2008-12-04 2010-06-17 Hioki Ee Corp 検査装置および検査方法

Also Published As

Publication number Publication date
DE4221075A1 (de) 1993-01-07
US5596283A (en) 1997-01-21

Similar Documents

Publication Publication Date Title
JPH05196681A (ja) 連続移動する電気回路の相互接続試験方法及び装置
CA1065062A (en) Non-logic printed wiring board test system
CN100483142C (zh) 用于电机测试和确认探针板的设备和方法
CN101865975B (zh) 主板测试系统及方法
US8466703B2 (en) Probe card analysis system and method
US6708132B1 (en) Microsystems integrated testing and characterization system and method
CN105675043A (zh) 一种触摸屏性能检测设备
CN107270854A (zh) 一种机器人重复定位精度检测装置
US6341259B1 (en) Microsystems integrated testing and characterization system and method
CN107015137A (zh) 一种电路板检测装置、系统及方法
EP1007981B1 (en) Robotic twin probe for measurement on printed circuit boards and electrical and electronic assemblies
CN110531161A (zh) 一种印刷电路板各位置输入阻抗非接触式在线测试装置
US20190187206A1 (en) Wafer inspection method and wafer probing system
JP2986142B2 (ja) プローブ方法
CN114354986B (zh) 飞针测试机及其测试轴极性分配方法
CN113985255B (zh) 一种电路板静态测试系统及测试方法
CN113985113A (zh) 一种电路板电压的检测装置以及检测方法
JPH02201110A (ja) プリント配線回路の検査方法、特にカードの構成部分の検査方法及び該方法を適用する装置
CN217181137U (zh) 一种量子芯片检测系统
EP0309109B1 (en) Testing process for electronic devices
JP2005517153A (ja) 回路ボードをテストする装置および方法
US20020177974A1 (en) Scanning system and method which utilizes continuous motion control and data acquisition triggering
KR19980702065A (ko) 물체 표면에 대한 데이터 생성 방법
TWI441018B (zh) 主機板測試系統及方法
JPH0755885A (ja) 電気回路基板の電気特性検査装置