JPH0519728A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH0519728A JPH0519728A JP3172256A JP17225691A JPH0519728A JP H0519728 A JPH0519728 A JP H0519728A JP 3172256 A JP3172256 A JP 3172256A JP 17225691 A JP17225691 A JP 17225691A JP H0519728 A JPH0519728 A JP H0519728A
- Authority
- JP
- Japan
- Prior art keywords
- display
- horizontal
- crt
- dots
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は異種のディスプレイ装置を共用
する方式の表示制御装置において、一方の水平解像度に
適用される水平表示ドット数が設定された場合でも、他
方の水平解像度のディスプレイ装置の正常なデータ表示
を実現し、各ディスプレイ装置の互換性を確保すること
にある。 【構成】第１の水平表示終了値レジスタ１０ｂには、水
平解像度の高い方の水平表示ドット数がセットされる。
第２の水平表示終了値レジスタ１０ｃには、水平解像度
の低い方の水平表示ドット数がセットされる。水平タイ
ミングカウンタ１０ａのカウント値と各水平表示ドット
数とが比較される。この比較結果が一致の場合に、画面
の１ライン期間分の表示動作を終了させる水平表示終了
信号ＨＥが出力される。
する方式の表示制御装置において、一方の水平解像度に
適用される水平表示ドット数が設定された場合でも、他
方の水平解像度のディスプレイ装置の正常なデータ表示
を実現し、各ディスプレイ装置の互換性を確保すること
にある。 【構成】第１の水平表示終了値レジスタ１０ｂには、水
平解像度の高い方の水平表示ドット数がセットされる。
第２の水平表示終了値レジスタ１０ｃには、水平解像度
の低い方の水平表示ドット数がセットされる。水平タイ
ミングカウンタ１０ａのカウント値と各水平表示ドット
数とが比較される。この比較結果が一致の場合に、画面
の１ライン期間分の表示動作を終了させる水平表示終了
信号ＨＥが出力される。
Description
【０００１】
【産業上の利用分野】本発明は、特にＣＲＴディスプレ
イ装置とフラットパネルディスプレイ装置の共用表示コ
ントローラとして機能する表示制御装置に関する。
イ装置とフラットパネルディスプレイ装置の共用表示コ
ントローラとして機能する表示制御装置に関する。
【０００２】
【従来の技術】従来、パーソナルコンピュータには、デ
ィスプレイ装置として、ＣＲＴディスプレイ装置（以下
単にＣＲＴ）とフラットパネルディスプレイ装置（ＦＰ
Ｄ）の一方を交換可能に使用する方式のものがある。こ
の方式では、各ディスプレイ装置を制御する表示制御装
置として、例えばＶＧＡ（ＶｉｄｅｏＧｒａｐｈｉｃｓ
Ａｒｒａｙ）のような共用表示コントローラが開発さ
れている。
ィスプレイ装置として、ＣＲＴディスプレイ装置（以下
単にＣＲＴ）とフラットパネルディスプレイ装置（ＦＰ
Ｄ）の一方を交換可能に使用する方式のものがある。こ
の方式では、各ディスプレイ装置を制御する表示制御装
置として、例えばＶＧＡ（ＶｉｄｅｏＧｒａｐｈｉｃｓ
Ａｒｒａｙ）のような共用表示コントローラが開発さ
れている。
【０００３】ところで、ＣＲＴまたはＦＰＤの画面に文
字を表示する場合に、１ラスタあたりの表示文字サイズ
（画面の水平方向のドット数）と画面の水平解像度によ
り、１ラインの表示文字数が決定される。具体的には、
１ラスタあたりの表示文字サイズが例えば８ドットの場
合に、水平解像度６４０ドットのＣＲＴの画面には、１
ラインあたり８０文字が表示される。
字を表示する場合に、１ラスタあたりの表示文字サイズ
（画面の水平方向のドット数）と画面の水平解像度によ
り、１ラインの表示文字数が決定される。具体的には、
１ラスタあたりの表示文字サイズが例えば８ドットの場
合に、水平解像度６４０ドットのＣＲＴの画面には、１
ラインあたり８０文字が表示される。
【０００４】表示コントローラは、図３に示すような水
平表示タイミングにより、ＣＲＴの画面の水平方向にド
ット単位のデータ表示を実行する。水平同期信号の発生
タイミングである１ライン走査時間は、表示データをド
ット単位で水平方向にシフトするタイミングに対応する
クロックをカウントする水平タイミングカウンタにより
決定される。この水平タイミングカウンタの初期設定に
より表示期間がスタートし（水平表示開始信号の発生タ
イミング）、水平表示終了信号により表示期間が終了す
る。
平表示タイミングにより、ＣＲＴの画面の水平方向にド
ット単位のデータ表示を実行する。水平同期信号の発生
タイミングである１ライン走査時間は、表示データをド
ット単位で水平方向にシフトするタイミングに対応する
クロックをカウントする水平タイミングカウンタにより
決定される。この水平タイミングカウンタの初期設定に
より表示期間がスタートし（水平表示開始信号の発生タ
イミング）、水平表示終了信号により表示期間が終了す
る。
【０００５】即ち、図３に示すように、画面の水平方向
である１ライン表示期間が決定される。この１ライン表
示期間は、水平タイミングカウンタのカウント値と予め
セットされる水平表示終了値（水平表示ドット数）とが
一致したときに出力される水平表示終了信号により決定
される。ここで、水平表示終了信号から次の水平表示開
始信号までの期間は、ブランキング時間と称し、１ライ
ン走査の戻り時間、表示用メモリのリフレッシュ、水平
同期信号の発生等に利用される。
である１ライン表示期間が決定される。この１ライン表
示期間は、水平タイミングカウンタのカウント値と予め
セットされる水平表示終了値（水平表示ドット数）とが
一致したときに出力される水平表示終了信号により決定
される。ここで、水平表示終了信号から次の水平表示開
始信号までの期間は、ブランキング時間と称し、１ライ
ン走査の戻り時間、表示用メモリのリフレッシュ、水平
同期信号の発生等に利用される。
【０００６】ところで、水平表示終了値、即ち１ライン
分の水平表示ドット数は、コンピュータが実行するアプ
リケーション・プログラムにより設定される。水平解像
度６４０ドットのＣＲＴの場合には、１ラインあたり最
大８０文字に相当する水平表示ドット数が設定される。
分の水平表示ドット数は、コンピュータが実行するアプ
リケーション・プログラムにより設定される。水平解像
度６４０ドットのＣＲＴの場合には、１ラインあたり最
大８０文字に相当する水平表示ドット数が設定される。
【０００７】ＣＲＴとＦＰＤの共用方式の場合に、通常
ではＦＰＤの水平解像度は、ＣＲＴの水平解像度より小
さい。このため、ＣＲＴ用に作成されたアプリケーショ
ン・プログラムにより、ＦＰＤの水平解像度に適用され
る水平表示ドット数より大きい水平表示ドット数が設定
されると、ＦＰＤの画面には正常なデータ表示が不可能
となる。
ではＦＰＤの水平解像度は、ＣＲＴの水平解像度より小
さい。このため、ＣＲＴ用に作成されたアプリケーショ
ン・プログラムにより、ＦＰＤの水平解像度に適用され
る水平表示ドット数より大きい水平表示ドット数が設定
されると、ＦＰＤの画面には正常なデータ表示が不可能
となる。
【０００８】
【発明が解決しようとする課題】ＣＲＴとＦＰＤを共用
する方式において、通常では両者の画面の水平解像度が
異なるため、水平解像度の大きい方に適用される水平表
示ドット数（１ライン分の表示文字数）が設定される
と、水平解像度の小さい方の画面には正常なデータ表示
が不可能となる。このため、アプリケーション・プログ
ラムの内容によっては、ＣＲＴとＦＰＤの各ディスプレ
イ装置の互換性を確保できない場合がある。
する方式において、通常では両者の画面の水平解像度が
異なるため、水平解像度の大きい方に適用される水平表
示ドット数（１ライン分の表示文字数）が設定される
と、水平解像度の小さい方の画面には正常なデータ表示
が不可能となる。このため、アプリケーション・プログ
ラムの内容によっては、ＣＲＴとＦＰＤの各ディスプレ
イ装置の互換性を確保できない場合がある。
【０００９】本発明の目的は、異種のディスプレイ装置
を共用する方式の表示制御装置において、一方の水平解
像度に適用される水平表示ドット数が設定された場合で
も、他方の水平解像度のディスプレイ装置の正常なデー
タ表示を実現し、各ディスプレイ装置の互換性を確保す
ることにある。
を共用する方式の表示制御装置において、一方の水平解
像度に適用される水平表示ドット数が設定された場合で
も、他方の水平解像度のディスプレイ装置の正常なデー
タ表示を実現し、各ディスプレイ装置の互換性を確保す
ることにある。
【００１０】
【課題を解決するための手段】本発明は、ＣＲＴとＦＰ
Ｄを共用する方式の表示制御装置において、表示データ
を画面の水平方向に１ドット単位で表示するときのドッ
ト数を、画面の１ライン期間分だけカウントする水平タ
イミングカウンタ手段、表示装置の水平解像度に対応す
る各水平表示ドット数をそれぞれ記憶するレジスタ手段
および画面の１ライン期間分の表示動作を終了させる水
平表示制御手段とを備えた装置である。
Ｄを共用する方式の表示制御装置において、表示データ
を画面の水平方向に１ドット単位で表示するときのドッ
ト数を、画面の１ライン期間分だけカウントする水平タ
イミングカウンタ手段、表示装置の水平解像度に対応す
る各水平表示ドット数をそれぞれ記憶するレジスタ手段
および画面の１ライン期間分の表示動作を終了させる水
平表示制御手段とを備えた装置である。
【００１１】
【作用】本発明では、水平表示制御手段は、レジスタ手
段に記憶された水平解像度に対応する各水平表示ドット
数と水平タイミングカウンタ手段から出力されるカウン
ト値とを比較する。この比較結果に応じてカウント値と
各水平表示ドット数の一方とが一致したときに、画面の
１ライン期間分の表示動作を終了させる。
段に記憶された水平解像度に対応する各水平表示ドット
数と水平タイミングカウンタ手段から出力されるカウン
ト値とを比較する。この比較結果に応じてカウント値と
各水平表示ドット数の一方とが一致したときに、画面の
１ライン期間分の表示動作を終了させる。
【００１２】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１３】図１は同実施例に係わる表示制御装置の要
部である水平表示制御回路の構成を示すブロック図であ
る。図２は同実施例に係わる表示制御装置の構成を示す
ブロック図である。
部である水平表示制御回路の構成を示すブロック図であ
る。図２は同実施例に係わる表示制御装置の構成を示す
ブロック図である。
【００１４】表示制御装置１は、例えばパーソナルコン
ピュータに搭載されたディスプレイ装置を制御する装置
であり、ホストコンピュータ（ＣＰＵ）の制御により動
作する。本発明では、ディスプレイ装置は、ＣＲＴディ
スプレイ装置（以下単にＣＲＴ）および液晶表示器等の
フラットディスプレイ装置（ＦＰＤ）である。
ピュータに搭載されたディスプレイ装置を制御する装置
であり、ホストコンピュータ（ＣＰＵ）の制御により動
作する。本発明では、ディスプレイ装置は、ＣＲＴディ
スプレイ装置（以下単にＣＲＴ）および液晶表示器等の
フラットディスプレイ装置（ＦＰＤ）である。
【００１５】本装置１は、図２に示すように、水平表示
制御回路１０、パラメータレジスタ１１、グラフィック
ス・ビデオデータ発生回路１２、テキスト・ビデオデー
タ発生回路１３、モード設定回路１４および透過制御回
路１５を備えている。
制御回路１０、パラメータレジスタ１１、グラフィック
ス・ビデオデータ発生回路１２、テキスト・ビデオデー
タ発生回路１３、モード設定回路１４および透過制御回
路１５を備えている。
【００１６】パラメータレジスタ１１は、ＣＰＵ２から
転送される各種パラメータを保持するメモリである。各
種パラメータには、アドレスＡ、Ｉ／Ｏライト制御信号
および表示データＣＤが含まれる。グラフィックス・ビ
デオデータ発生回路１２は、グラフィックス・メモリ３
に格納されたグラフィックス・データをビデオデータＧ
Ｄに変換する回路である。テキスト・ビデオデータ発生
回路１３は、ＣＰＵ２からの文字コードデータＣＣに対
応するテキスト（フォントデータ）・ビデオデータＴＤ
を出力する回路である。モード設定回路１４は、パラメ
ータレジスタ１１からのパラメータ（グラフィックスの
表示モード）に応じて、グラフィックスとテキスト（文
字データ）との重ね合わせ表示を行なう場合の透過モー
ドを設定するための回路である。透過モードでは、グラ
フィックスを背景としたテキストの表示を行なうモード
である。透過制御回路１５は、モード設定回路１４から
の透過モードとＣＰＵ２からのアトリビュートデータ
（表示属性データ）ＡＤに基づいて、透過制御信号を出
力する回路である。
転送される各種パラメータを保持するメモリである。各
種パラメータには、アドレスＡ、Ｉ／Ｏライト制御信号
および表示データＣＤが含まれる。グラフィックス・ビ
デオデータ発生回路１２は、グラフィックス・メモリ３
に格納されたグラフィックス・データをビデオデータＧ
Ｄに変換する回路である。テキスト・ビデオデータ発生
回路１３は、ＣＰＵ２からの文字コードデータＣＣに対
応するテキスト（フォントデータ）・ビデオデータＴＤ
を出力する回路である。モード設定回路１４は、パラメ
ータレジスタ１１からのパラメータ（グラフィックスの
表示モード）に応じて、グラフィックスとテキスト（文
字データ）との重ね合わせ表示を行なう場合の透過モー
ドを設定するための回路である。透過モードでは、グラ
フィックスを背景としたテキストの表示を行なうモード
である。透過制御回路１５は、モード設定回路１４から
の透過モードとＣＰＵ２からのアトリビュートデータ
（表示属性データ）ＡＤに基づいて、透過制御信号を出
力する回路である。
【００１７】ここで、ＣＰＵ２は、アトリビュートデー
タＡＤと文字コードデータＣＣをテキストメモリ２０に
格納する。ＣＰＵ２は、ＣＲＴ５またはＦＰＤ６の画面
に表示するときの画面表示制御信号に同期して、テキス
トメモリ２０からアトリビュートデータＡＤと文字コー
ドデータＣＣを読出す制御を行なう。
タＡＤと文字コードデータＣＣをテキストメモリ２０に
格納する。ＣＰＵ２は、ＣＲＴ５またはＦＰＤ６の画面
に表示するときの画面表示制御信号に同期して、テキス
トメモリ２０からアトリビュートデータＡＤと文字コー
ドデータＣＣを読出す制御を行なう。
【００１８】さらに、本装置は、選択制御回路１６、ク
ロック発生回路１７およびＣＲＴ出力回路１８を備えて
いる。クロック発生回路１７は、表示動作に必要な各種
クロック信号ＣＬ，ＣＲを生成する。クロック信号ＣＲ
は、ディスプレイ装置の画面の水平方向にドット単位に
表示するタイミングを決定するクロックパルスであり、
水平表示制御回路１０に供給される。ＣＲＴ出力回路１
８は、選択制御回路１６からの選択信号に基づいて、ビ
デオデータ発生回路１２，１３から出力されるグラフィ
ックス・ビデオデータＧＤまたはテキスト・ビデオデー
タＴＤであるＣＲＴ出力データをＤ／Ａ変換回路（ＤＡ
Ｃ）４に出力する。ＤＡＣ４は、ＣＰＵ２からの表示デ
ータＣＤおよびＣＲＴ出力データに基づいて、ＣＲＴ５
の画面にカラー表示を行なうためのＲＧＢ信号を出力す
る。
ロック発生回路１７およびＣＲＴ出力回路１８を備えて
いる。クロック発生回路１７は、表示動作に必要な各種
クロック信号ＣＬ，ＣＲを生成する。クロック信号ＣＲ
は、ディスプレイ装置の画面の水平方向にドット単位に
表示するタイミングを決定するクロックパルスであり、
水平表示制御回路１０に供給される。ＣＲＴ出力回路１
８は、選択制御回路１６からの選択信号に基づいて、ビ
デオデータ発生回路１２，１３から出力されるグラフィ
ックス・ビデオデータＧＤまたはテキスト・ビデオデー
タＴＤであるＣＲＴ出力データをＤ／Ａ変換回路（ＤＡ
Ｃ）４に出力する。ＤＡＣ４は、ＣＰＵ２からの表示デ
ータＣＤおよびＣＲＴ出力データに基づいて、ＣＲＴ５
の画面にカラー表示を行なうためのＲＧＢ信号を出力す
る。
【００１９】ＦＰＤ６は、ＦＰＤ用変換回路２１から出
力されるＦＰＤ用表示信号により画面に表示動作を行な
う。ＦＰＤ用変換回路２１は、ＤＡＣ４からのＲＧＢ信
号（カラー２５６色）およびＣＲＴ出力回路１８からの
ＣＲＴ出力データを入力とする回路であり、アナログ信
号であるＲＧＢ信号をディジタル信号に変換するＡ／Ｄ
変換回路を有する。
力されるＦＰＤ用表示信号により画面に表示動作を行な
う。ＦＰＤ用変換回路２１は、ＤＡＣ４からのＲＧＢ信
号（カラー２５６色）およびＣＲＴ出力回路１８からの
ＣＲＴ出力データを入力とする回路であり、アナログ信
号であるＲＧＢ信号をディジタル信号に変換するＡ／Ｄ
変換回路を有する。
【００２０】水平表示制御回路１０は、本発明の要旨に
係わる回路であり、図１に示すように、水平タイミング
カウンタ１０ａ、第１の水平表示終了値レジスタ１０
ｂ、第２の水平表示終了値レジスタ１０ｃ、第１の比較
回路１０ｄ、第２の比較回路１０ｅおよびオアゲート回
路１０ｆを備えている。
係わる回路であり、図１に示すように、水平タイミング
カウンタ１０ａ、第１の水平表示終了値レジスタ１０
ｂ、第２の水平表示終了値レジスタ１０ｃ、第１の比較
回路１０ｄ、第２の比較回路１０ｅおよびオアゲート回
路１０ｆを備えている。
【００２１】水平タイミングカウンタ１０ａは、クロッ
ク発生回路１７からのクロック信号ＣＲをカウントし、
画面の水平方向である１ラインの期間分に相当するカウ
ント値までカウント動作を行なう。第１の水平表示終了
値レジスタ１０ｂには、ＣＰＵ２からパラメータレジス
タ１１を通じて、ＣＲＴ５の水平解像度に応じた水平表
示ドット数がセットされる。このＣＲＴ５の水平表示ド
ット数は、１ライン分の表示終了値であり、ドット単位
で表示される１ライン分の最大表示ドット数である。
ク発生回路１７からのクロック信号ＣＲをカウントし、
画面の水平方向である１ラインの期間分に相当するカウ
ント値までカウント動作を行なう。第１の水平表示終了
値レジスタ１０ｂには、ＣＰＵ２からパラメータレジス
タ１１を通じて、ＣＲＴ５の水平解像度に応じた水平表
示ドット数がセットされる。このＣＲＴ５の水平表示ド
ット数は、１ライン分の表示終了値であり、ドット単位
で表示される１ライン分の最大表示ドット数である。
【００２２】第２の水平表示終了値レジスタ１０ｃに
は、ＦＰＤ６の水平解像度に応じた水平表示ドット数が
セットされる。このＦＰＤ６の水平表示ドット数は、Ｆ
ＰＤ６の１ライン分の表示終了値であり、通常ではＣＲ
Ｔ５の水平表示ドット数より少ない値である。即ち、Ｆ
ＰＤ６の水平解像度は通常ではＣＲＴ５の水平解像度よ
り小さい。
は、ＦＰＤ６の水平解像度に応じた水平表示ドット数が
セットされる。このＦＰＤ６の水平表示ドット数は、Ｆ
ＰＤ６の１ライン分の表示終了値であり、通常ではＣＲ
Ｔ５の水平表示ドット数より少ない値である。即ち、Ｆ
ＰＤ６の水平解像度は通常ではＣＲＴ５の水平解像度よ
り小さい。
【００２３】第１の比較回路１０ｄは、水平タイミング
カウンタ１０ａのカウント値と第１の水平表示終了値レ
ジスタ１０ｂの水平表示ドット数とを比較し、一致した
場合に水平表示終了信号ＨＥをオアゲート回路１０ｆに
出力する。一方、第２の比較回路１０ｅは、水平タイミ
ングカウンタ１０ａのカウント値と第２の水平表示終了
値レジスタ１０ｃの水平表示ドット数とを比較し、一致
した場合に水平表示終了信号ＨＥをオアゲート回路１０
ｆに出力する。オアゲート回路１０ｆは、水平表示終了
信号ＨＥをディスプレイ・イネーブル信号として、グラ
フィックス・ビデオデータ発生回路１２およびテキスト
・ビデオデータ発生回路１３に出力する。次に、同実施
例の動作を説明する。
カウンタ１０ａのカウント値と第１の水平表示終了値レ
ジスタ１０ｂの水平表示ドット数とを比較し、一致した
場合に水平表示終了信号ＨＥをオアゲート回路１０ｆに
出力する。一方、第２の比較回路１０ｅは、水平タイミ
ングカウンタ１０ａのカウント値と第２の水平表示終了
値レジスタ１０ｃの水平表示ドット数とを比較し、一致
した場合に水平表示終了信号ＨＥをオアゲート回路１０
ｆに出力する。オアゲート回路１０ｆは、水平表示終了
信号ＨＥをディスプレイ・イネーブル信号として、グラ
フィックス・ビデオデータ発生回路１２およびテキスト
・ビデオデータ発生回路１３に出力する。次に、同実施
例の動作を説明する。
【００２４】先ず、パーソナルコンピュータのＣＰＵ２
は、アプリケーション・プログラムの実行に応じて、例
えばテキストとグラフィックスの重ね合わせ表示を開始
する（図４のステップＳ１）。ここで、ディスプレイ装
置としては、ＣＲＴ５が使用される（図４のステップＳ
２のＮＯ）。
は、アプリケーション・プログラムの実行に応じて、例
えばテキストとグラフィックスの重ね合わせ表示を開始
する（図４のステップＳ１）。ここで、ディスプレイ装
置としては、ＣＲＴ５が使用される（図４のステップＳ
２のＮＯ）。
【００２５】表示制御装置１では、ビデオデータ発生回
路１２，１３から出力されるグラフィックス・ビデオデ
ータＧＤまたはテキスト・ビデオデータＴＤであるＣＲ
Ｔ出力データがＤ／Ａ変換回路（ＤＡＣ）４に出力され
る。ＤＡＣ４は、ＣＰＵ２からの表示データＣＤおよび
ＣＲＴ出力データに基づいて、ＣＲＴ５の画面にカラー
表示を行なうためのＲＧＢ信号を出力する。ＣＲＴ５の
画面には、クロック発生回路１７からのクロック信号Ｃ
Ｒに同期して、１ライン分のデータ表示がドット単位に
実行される。
路１２，１３から出力されるグラフィックス・ビデオデ
ータＧＤまたはテキスト・ビデオデータＴＤであるＣＲ
Ｔ出力データがＤ／Ａ変換回路（ＤＡＣ）４に出力され
る。ＤＡＣ４は、ＣＰＵ２からの表示データＣＤおよび
ＣＲＴ出力データに基づいて、ＣＲＴ５の画面にカラー
表示を行なうためのＲＧＢ信号を出力する。ＣＲＴ５の
画面には、クロック発生回路１７からのクロック信号Ｃ
Ｒに同期して、１ライン分のデータ表示がドット単位に
実行される。
【００２６】アプリケーション・プログラムにより、第
１の水平表示終了値レジスタ１０ｂには、パラメータレ
ジスタ１１を通じて、ＣＲＴ５の水平解像度の範囲内
で、所定の水平表示ドット数がセットされる（ステップ
Ｓ８）。水平タイミングカウンタ１０ａは、クロック信
号ＣＲをカウントし、アプリケーション・プログラムに
より設定される水平表示ドット数に相当するカウント値
までカウントする。水平タイミングカウンタ１０ａはカ
ウント毎に、カウント値を出力する（ステップＳ９）。
即ち、ＣＲＴ５の画面の１ライン分のドット数が表示さ
れたときに、水平タイミングカウンタ１０ａはカウント
値を出力する。
１の水平表示終了値レジスタ１０ｂには、パラメータレ
ジスタ１１を通じて、ＣＲＴ５の水平解像度の範囲内
で、所定の水平表示ドット数がセットされる（ステップ
Ｓ８）。水平タイミングカウンタ１０ａは、クロック信
号ＣＲをカウントし、アプリケーション・プログラムに
より設定される水平表示ドット数に相当するカウント値
までカウントする。水平タイミングカウンタ１０ａはカ
ウント毎に、カウント値を出力する（ステップＳ９）。
即ち、ＣＲＴ５の画面の１ライン分のドット数が表示さ
れたときに、水平タイミングカウンタ１０ａはカウント
値を出力する。
【００２７】第１の比較回路１０ｄは、水平タイミング
カウンタ１０ａのカウント値と第１の水平表示終了値レ
ジスタ１０ｂの水平表示ドット数とを比較している（ス
テップＳ１０）。比較結果が一致すると（ステップＳ１
１のＹＥＳ）、第１の比較回路１０ｄは水平表示終了信
号ＨＥをオアゲート回路１０ｆに出力する。オアゲート
回路１０ｆは、水平表示終了信号ＨＥをグラフィックス
・ビデオデータ発生回路１２およびテキスト・ビデオデ
ータ発生回路１３に出力する。これにより、図３に示す
ように、水平表示が開始してから、水平表示終了信号Ｈ
Ｅの発生時までの１ライン分の表示動作が実行されるこ
とになる。
カウンタ１０ａのカウント値と第１の水平表示終了値レ
ジスタ１０ｂの水平表示ドット数とを比較している（ス
テップＳ１０）。比較結果が一致すると（ステップＳ１
１のＹＥＳ）、第１の比較回路１０ｄは水平表示終了信
号ＨＥをオアゲート回路１０ｆに出力する。オアゲート
回路１０ｆは、水平表示終了信号ＨＥをグラフィックス
・ビデオデータ発生回路１２およびテキスト・ビデオデ
ータ発生回路１３に出力する。これにより、図３に示す
ように、水平表示が開始してから、水平表示終了信号Ｈ
Ｅの発生時までの１ライン分の表示動作が実行されるこ
とになる。
【００２８】一方、ディスプレイ装置としては、ＦＰＤ
６が使用される場合には（ステップＳ２のＹＥＳ）、第
２の水平表示終了値レジスタ１０ｃには、パラメータレ
ジスタ１１を通じて、ＦＰＤ６の水平解像度に応じた水
平表示ドット数がセットされる（ステップＳ３）。この
水平表示ドット数は、ＦＰＤ６の水平解像度により決定
される固定値である。
６が使用される場合には（ステップＳ２のＹＥＳ）、第
２の水平表示終了値レジスタ１０ｃには、パラメータレ
ジスタ１１を通じて、ＦＰＤ６の水平解像度に応じた水
平表示ドット数がセットされる（ステップＳ３）。この
水平表示ドット数は、ＦＰＤ６の水平解像度により決定
される固定値である。
【００２９】水平タイミングカウンタ１０ａは、クロッ
ク信号ＣＲをカウントし、アプリケーション・プログラ
ムにより設定される水平表示ドット数に相当するカウン
ト値までカウントする。第２の比較回路１０ｅは、水平
タイミングカウンタ１０ａのカウント値と第２の水平表
示終了値レジスタ１０ｃの水平表示ドット数とを比較し
ている（ステップＳ５）。ここで、第２の水平表示終了
値レジスタ１０ｃの水平表示ドット数は、アプリケーシ
ョン・プログラムにより設定される水平表示ドット数よ
り少ない値である。
ク信号ＣＲをカウントし、アプリケーション・プログラ
ムにより設定される水平表示ドット数に相当するカウン
ト値までカウントする。第２の比較回路１０ｅは、水平
タイミングカウンタ１０ａのカウント値と第２の水平表
示終了値レジスタ１０ｃの水平表示ドット数とを比較し
ている（ステップＳ５）。ここで、第２の水平表示終了
値レジスタ１０ｃの水平表示ドット数は、アプリケーシ
ョン・プログラムにより設定される水平表示ドット数よ
り少ない値である。
【００３０】比較結果が一致すると（ステップＳ６のＹ
ＥＳ）、第２の比較回路１０ｅは水平表示終了信号ＨＥ
をオアゲート回路１０ｆに出力する。オアゲート回路１
０ｆは、水平表示終了信号ＨＥをグラフィックス・ビデ
オデータ発生回路１２およびテキスト・ビデオデータ発
生回路１３に出力する。
ＥＳ）、第２の比較回路１０ｅは水平表示終了信号ＨＥ
をオアゲート回路１０ｆに出力する。オアゲート回路１
０ｆは、水平表示終了信号ＨＥをグラフィックス・ビデ
オデータ発生回路１２およびテキスト・ビデオデータ発
生回路１３に出力する。
【００３１】これにより、ＦＰＤ６の画面の１ライン分
の表示が終了となるが、アプリケーション・プログラム
により設定された水平表示ドット数の後半は削除された
状態となる。即ち、ＣＲＴ５の画面に表示されるデータ
の中で、画面の右端側のデータは、ＦＰＤ６の画面には
表示されないことになる。
の表示が終了となるが、アプリケーション・プログラム
により設定された水平表示ドット数の後半は削除された
状態となる。即ち、ＣＲＴ５の画面に表示されるデータ
の中で、画面の右端側のデータは、ＦＰＤ６の画面には
表示されないことになる。
【００３２】一方、図３に示すように、水平表示終了信
号ＨＥを発生させることにより、ブランキング時間を確
保することができるため、１ライン走査の戻り、表示用
メモリのリフレッシュ、水平同期信号の発生等を確実に
行なうことができる。したがって、アプリケーション・
プログラムにより設定される表示の一部は削除される
が、ＦＰＤ６の水平解像度に応じた範囲の表示は正常で
ある。
号ＨＥを発生させることにより、ブランキング時間を確
保することができるため、１ライン走査の戻り、表示用
メモリのリフレッシュ、水平同期信号の発生等を確実に
行なうことができる。したがって、アプリケーション・
プログラムにより設定される表示の一部は削除される
が、ＦＰＤ６の水平解像度に応じた範囲の表示は正常で
ある。
【００３３】
【発明の効果】以上詳述したように本発明によれば、異
種のディスプレイ装置を共用する方式の表示制御装置に
おいて、例えばアプリケーション・プログラムにより、
水平解像度の大きい方に適用される水平表示ドット数が
設定された場合に、水平解像度の小さい方のディスプレ
イ装置の画面に正常なデータ表示を実現することができ
る。したがって、各ディスプレイ装置の互換性を確保す
ることができる。
種のディスプレイ装置を共用する方式の表示制御装置に
おいて、例えばアプリケーション・プログラムにより、
水平解像度の大きい方に適用される水平表示ドット数が
設定された場合に、水平解像度の小さい方のディスプレ
イ装置の画面に正常なデータ表示を実現することができ
る。したがって、各ディスプレイ装置の互換性を確保す
ることができる。
【図１】本発明の実施例に係わる水平表示制御回路の構
成を示すブロック図。
成を示すブロック図。
【図２】同実施例に係わる表示制御装置の要部を示すブ
ロック図。
ロック図。
【図３】従来の方式を説明するためのタイミングチャー
ト。
ト。
【図４】同実施例の動作を説明するためのフローチャー
ト。
ト。
１…表示制御装置、２…ＣＰＵ、１０ａ…水平タイミン
グカウンタ、１０ｂ…第１の水平表示終了値レジスタ、
１０ｃ…第２の水平表示終了値レジスタ、１０ｄ…第１
の比較回路、１０ｅ…第２の比較回路。
グカウンタ、１０ｂ…第１の水平表示終了値レジスタ、
１０ｃ…第２の水平表示終了値レジスタ、１０ｄ…第１
の比較回路、１０ｅ…第２の比較回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/18 8121−5Ｇ
Claims (1)
- 【特許請求の範囲】 【請求項１】 ＣＲＴ表示装置とフラットパネル表示装
置を共用できるような表示制御を行なう表示制御装置に
おいて、 前記ＣＲＴ表示装置または前記フラットパネル表示装置
の表示画面に表示するための表示データを発生する表示
データ発生手段と、 この表示データ発生手段から出力される前記表示データ
を前記表示画面の水平方向に表示するときに、前記表示
画面の１ライン表示期間分をカウントする水平タイミン
グカウンタ手段と、 前記ＣＲＴ表示装置および前記フラットパネル表示装置
の各水平解像度に応じて前記表示画面の１ライン表示期
間分に相当する第１の水平表示ドット数及び第２の水平
表示ドット数を記憶するレジスタ手段と、 このレジスタ手段に記憶された前記第１および第２の各
水平表示ドット数と前記水平タイミングカウンタ手段か
ら出力されるカウント値とを比較する比較手段と、 この比較手段による比較結果に基づいて、前記カウント
値と前記各水平表示ドット数の一方とが一致したとき
に、前記表示画面の１ライン表示期間分の表示動作を終
了させる水平表示制御手段とを具備したことを特徴とす
る表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172256A JPH0519728A (ja) | 1991-07-12 | 1991-07-12 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172256A JPH0519728A (ja) | 1991-07-12 | 1991-07-12 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0519728A true JPH0519728A (ja) | 1993-01-29 |
Family
ID=15938524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3172256A Pending JPH0519728A (ja) | 1991-07-12 | 1991-07-12 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0519728A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9734791B2 (en) | 2013-10-16 | 2017-08-15 | Seiko Epson Corporation | Display control device and method, semiconductor integrated circuit device, and display device |
-
1991
- 1991-07-12 JP JP3172256A patent/JPH0519728A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9734791B2 (en) | 2013-10-16 | 2017-08-15 | Seiko Epson Corporation | Display control device and method, semiconductor integrated circuit device, and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0422298A1 (en) | Display system | |
| US5285192A (en) | Compensation method and circuitry for flat panel display | |
| JPS6261277B2 (ja) | ||
| JPS6049391A (ja) | ラスタ走査表示システム | |
| US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
| US4642626A (en) | Graphic display scan line blanking capability | |
| KR960003396B1 (ko) | 모니터 제어회로 | |
| JPH05188922A (ja) | 画面表示装置の制御方式 | |
| JPH051949B2 (ja) | ||
| US5376949A (en) | Display system with graphics cursor | |
| JPH077252B2 (ja) | カーソル発生装置 | |
| DE69125419T2 (de) | Bildinformationssteuergerät und Anzeigesystem | |
| JP3354725B2 (ja) | 表示装置 | |
| WO1989006396A1 (en) | Bit-mapped graphic printer with direct screen raster uptake | |
| JP3109906B2 (ja) | 表示制御方法及び表示制御装置 | |
| CN100357877C (zh) | 荧屏显示的控制方法 | |
| JP2000081867A (ja) | 映像出力装置および映像出力制御方法 | |
| JP3694622B2 (ja) | 画像表示データの生成方法 | |
| JP2002258827A (ja) | 画像表示装置 | |
| JP2642350B2 (ja) | 表示制御装置 | |
| JP2591064B2 (ja) | 文字多重放送受信装置 | |
| JP2800247B2 (ja) | 画像表示装置 | |
| EP0805428A1 (en) | Vehicular navigation display system with clock selection depending on the display format | |
| JPS60159789A (ja) | 表示メモリ制御方式 | |
| JP2002525684A (ja) | 複数のディスプレイを制御する装置、該装置を有するシステム、ならびにそのための方法 |