JPH05197678A - データ転送方法とデータ転送装置 - Google Patents

データ転送方法とデータ転送装置

Info

Publication number
JPH05197678A
JPH05197678A JP4030155A JP3015592A JPH05197678A JP H05197678 A JPH05197678 A JP H05197678A JP 4030155 A JP4030155 A JP 4030155A JP 3015592 A JP3015592 A JP 3015592A JP H05197678 A JPH05197678 A JP H05197678A
Authority
JP
Japan
Prior art keywords
terminal
clock
data
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4030155A
Other languages
English (en)
Inventor
Takuya Nishimura
拓也 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4030155A priority Critical patent/JPH05197678A/ja
Publication of JPH05197678A publication Critical patent/JPH05197678A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【目的】 クロック入出力の最中にハンドシェイクに関
わる信号線の操作を行なっても正常なデータ転送が可能
なデータ転送装置を提供することを目的とする。 【構成】 データ転送時にはチップセレクト命令によっ
て端子制御手段303のDラッチ305を介してチップ
セレクト信号を受信マイコンに出力する。そしてクロッ
ク供給手段111からのクロックに基づいて送信バッフ
ァ107のデータをデータライン103を介してシリア
ル伝送する。伝送中にチップセレクトの停止命令があっ
てもこの出力を受信マイコン102には伝えず、一単位
のデータ伝送終了後にチップセレクトを停止するように
している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マイクロプロセッサ,
LSIなどの装置において、シリアルデータ転送中に端
子の出力状態を操作しようとした際に、シリアルデータ
転送が終了するまで待ってから実際の端子の出力状態の
操作を行なうことが可能なデータ転送方法及びデータ転
送装置に関するものである。
【0002】
【従来の技術】データ転送の手法はパラレルデータバス
を用いたパラレル転送とシリアルデータバスを用いたシ
リアル転送に大別される。パラレル転送は高速のデータ
転送に向いているが、マイクロプロセッサやIC等のピ
ン数の増大につながる。オーディオビデオ機器や家電機
器で使用される1チップのマイクロプロセッサ(以下、
マイコンと称す)は転送速度の面からシリアル転送で十
分なため、ピン数の削減につながるシリアル転送を用い
ている。近年、機器の高機能化にともない、ビデオテー
プレコーダやカメラ一体型ビデオの様に、1つの製品の
中に複数のマイコンが内蔵されるようになっている。こ
れらのマイコンは独立して動作するのではなく、互いに
シリアルデータバスを用いてデータ転送を行ないながら
動作している。また、マイコンだけでなく、各種ICや
LSIもこのシリアルデータバスに接続可能である。
【0003】以下、従来のデータ転送装置の一例として
マイコンを取り上げ、上述したマイコン間通信の動作に
ついて説明する。図5は上述した従来の、マイコンを用
いたデータ転送装置及びシリアルデータ通信を行なうシ
ステムのブロック図である。図5において、送信側マイ
コン101,受信側マイコン102は上述した従来のデ
ータ転送装置の一例である。これらのデータ転送装置間
はデータライン103,クロックライン104及びコン
トロールラインの1種であるチップセレクト線105に
よって接続される。データライン103,クロックライ
ン104はシリアルバス106を構成しており、図示し
ない他のマイコンも接続されている。送信バッファ手段
107はデータ出力命令114を受け取り、データバス
110から一転送単位(本例においては、一転送単位を
8ビットと規定する)のパラレルデータを内部に取り込
む。送信バッファ手段107はクロック供給手段111
から供給されるクロックを入力し、内部に取り込んだ一
転送単位のデータをデータ出力端子112にシリアル出
力し、出力完了通知135を図示しない内部の中央処理
装置(CPU)に出力するものである。クロック供給手
段111はデータ出力命令114が入力されると、一転
送単位分の単位クロックを送信バッファ手段107及び
クロック出力端子128に出力するものである。端子出
力手段116は例えばチップセレクト命令118とチッ
プセレクト停止命令119とが入力されるRSFFであ
って、端子制御信号120をチップセレクト信号出力端
子129に出力するものである。
【0004】一方受信側マイコン102には受信バッフ
ァ手段122が設けられる。受信バッファ手段122は
チップセレクト信号がチップセレクト信号入力端子13
0から入力されたときにクロック入力端子から入力され
たクロックに基づいてデータ入力端子132からのシリ
アルデータを取り込み、一転送単位分のデータをデータ
バス134に書込むものである。
【0005】以上のように構成されたデータ転送装置の
動作について説明する。図6は図5のマイコン間通信の
タイミング図を示すものである。送信側マイコン101
が受信側マイコン102にシリアルデータを転送するに
は、まずなんらかの調停手段(図示せず)によりシリア
ルバス106の使用権を獲得する。次に、端子出力手段
116に対してチップセレクト命令118を出力する
(時刻t1)。このチップセレクト命令を受けた端子出力
手段116は、その出力120をチップセレクト信号と
して出力端子129をLレベルを出力する(時刻t1)。
一方受信バッファ手段122は、チップセレクト信号入
力端子130からLレベルの信号が入力されると、シリ
アルバス106からシリアルデータを受信できる状態に
なる。
【0006】次に送信側マイコン101内のCPUはデ
ータ出力命令114を出力する。データ出力命令114
を受けた送信バッファ手段107は、データバス110
から一転送単位分のデータを取り込んで内部に蓄える。
クロック供給手段111はデータ出力命令114を受け
て、図6(b)に示すように一転送単位分の単位クロッ
ク202を送信バッファ手段107及びクロック出力端
子128に対して出力する。そうすれば送信バッファ手
段107は図6(a),(b)の時刻t2〜t3に示すよう
に、内部に蓄えている一転送単位分のデータ201を単
位クロック202に同期してデータ出力端子112に出
力する。送信バッファ手段107は一転送単位分の単位
データ201の出力を終えると、時刻t3に出力完了通知
135を出力する。
【0007】一方受信側マイコン102の受信バッファ
手段122は、クロック入力端子131から入力される
単位クロック202に同期して、データ入力端子132
から単位データ201を入力する。出力完了通知135
を受けた送信側マイコン101の図示しないCPUは、
受信側マイコン102に対して送信するデータがまだあ
る場合は続けて同様にデータの出力を行なう。また、送
信するデータがそれ以上ない場合には、図6(e)に示
すように端子出力手段116に対してチップセレクト停
止命令119を出力する(時刻t4)。チップセレクト停
止命令119を受けた端子出力手段116は、図6
(f)に示すようにチップセレクト信号出力端子129
をHレベルとする。チップセレクト信号入力端子130
からHレベルを入力した受信バッファ手段122はそれ
以降、再びチップセレクト入力端子130からLレベル
を入力するまでシリアルバス106を無視する。以上の
ようにして受信側マイコン102は、送信側マイコン1
01からデータを受信するとき以外はシリアルバス10
6から干渉を受けることなく、データを受信することが
できる。
【0008】
【発明が解決しようとする課題】しかしながら上記の従
来のデータ転送装置では、送信側マイコン101のCP
Uがチップセレクト停止命令を出力するタイミングが自
由ではない。つまり、データ出力命令が発行されてから
一転送単位のデータ出力が終了するまでの間に、チップ
セレクト停止命令を発行してしまった場合を考える。こ
の場合、受信バッファ手段は一転送単位のデータを受信
している最中にシリアルバスからの入力を停止してしま
うことになり、正常な受信が行えない。すなわち、デー
タ転送におけるハンドシェイクに必要なコントロールラ
インの操作は、クロック入出力中には行うことができな
いという問題点を有していた。そのためデータ転送装置
内部のCPUの負荷が大きくなるという欠点があった。
【0009】本発明は上記従来の課題を解決するもので
ある。つまり、シリアル入出力を行なっている最中にハ
ンドシェイクに関する信号線の操作を行なっても正常に
データ転送を行なうことが可能なデータ転送装置を実現
することを目的としている。
【0010】
【課題を解決するための手段】本願の請求項1の発明
は、データラインとクロックライン及びコントロールラ
インにより接続された複数のデータ転送装置間でデータ
を一転送単位ずつ間欠的にシリアル転送するデータ転送
方法であって、データを送信するデータ転送装置は、ク
ロックライン又は内部のクロック発生手段から供給され
る一転送単位のクロックに同期して一転送単位のデータ
をデータラインに出力し、一転送単位のデータを出力し
ている最中にコントロールラインの出力端子の出力状態
を変更しようとした場合には、一転送単位のデータの出
力が終了した後に出力端子の出力状態を変化させ、デー
タを受信するデータ転送装置は、クロックライン又は内
部クロック発生手段から供給される一転送単位のクロッ
クに同期して一転送単位のデータを入力するものである
ことを特徴とするものである。
【0011】本願の請求項2の発明は、データラインと
クロックライン及びコントロールラインにより接続され
た複数のデータ転送装置間でデータを一転送単位ずつ間
欠的にシリアル転送するデータ転送装置であって、転送
すべきデータを保持し、一転送単位分供給されるクロッ
クに同期して一転送単位のデータをシリアル出力する送
信バッファ手段と、データ転送時に一転送単位のクロッ
クを送信バッファ手段に供給するクロック供給手段と、
送信バッファ手段にクロックの入力が開始されたことを
検出して端子操作禁止命令を出力するクロック開始検出
手段と、送信バッファ手段に一転送単位のクロックの入
力が完了したことを検出して端子操作許可命令を出力す
るクロック完了検出手段と、コントロールラインの端子
制御信号が入力され、クロック完了検出手段より端子操
作許可命令を入力してからクロック開始検出手段より端
子操作禁止命令を入力するまでの間は端子制御信号を出
力すると共に、端子操作禁止命令の入力後、端子操作許
可命令を入力するまでの間は端子操作禁止命令を入力す
る直前の端子制御信号を出力し、その間に端子制御信号
が変化した場合には、端子操作許可命令の入力後に出力
状態を変化させコントロールラインの出力端子を制御す
る端子制御手段と、を具備することを特徴とするもので
ある。
【0012】本願の請求項3の発明は、データラインと
クロックライン及びコントロールラインにより接続され
た複数のデータ転送装置間でデータを一転送単位ずつ間
欠的にシリアル転送するデータ転送装置であって、転送
すべきデータを保持し、一転送単位分供給されるクロッ
クに同期して一転送単位のデータをシリアル出力する送
信バッファ手段と、データ転送時に一転送単位のクロッ
クを送信バッファ手段に供給するクロック供給手段と、
送信バッファ手段にクロックの入力が開始されたことを
検出して端子操作禁止命令を出力するクロック開始検出
手段と、送信バッファ手段に一転送単位のクロックの入
力が完了したことを検出して端子操作許可命令を出力す
るクロック完了検出手段と、コントロールラインの端子
制御信号が入力され、クロック完了検出手段より端子操
作許可命令を入力してからクロック開始検出手段より端
子操作禁止命令を入力するまでの間は端子制御信号を出
力すると共に、端子操作禁止命令の入力後、端子操作許
可命令を入力するまでの間は端子操作禁止命令を入力す
る直前の端子制御信号を出力し、その間に端子制御信号
が変化した場合には、端子操作許可命令の入力後に出力
状態を変化させコントロールラインの出力端子を制御す
る端子制御手段と、端子機能信号が入力され、端子制御
信号又は端子制御手段の出力を端子機能信号に従って切
り換えて出力端子に出力する選択手段と、を具備するこ
とを特徴とするものである。
【0013】本願の請求項4の発明は、データラインと
クロックライン及びコントロールラインにより接続され
た複数のデータ転送装置間でデータを一転送単位ずつ間
欠的にシリアル転送するデータ転送装置であって、転送
すべきデータを保持し、一転送単位分供給されるクロッ
クに同期して一転送単位のデータをシリアル出力する送
信バッファ手段と、データ転送時に一転送単位のクロッ
クを送信バッファ手段に供給するクロック供給手段と、
送信バッファ手段にクロックの入力が開始されたことを
検出して端子操作禁止命令を出力するクロック開始検出
手段と、送信バッファ手段に一転送単位のクロックの入
力が完了したことを検出して端子操作許可命令を出力す
るクロック完了検出手段と、コントロールラインの端子
制御信号が入力され、クロック完了検出手段より端子操
作許可命令を入力してからクロック開始検出手段より端
子操作禁止命令を入力するまでの間は端子制御信号を出
力すると共に、端子操作禁止命令の入力後、端子操作許
可命令を入力するまでの間は端子操作禁止命令を入力す
る直前の端子制御信号を出力し、その間に端子制御信号
が変化した場合には、端子操作許可命令の入力後に出力
状態を変化させコントロールラインの出力端子を制御す
る端子制御手段と、端子制御信号、及び端子制御手段の
出力状態を読出す読出手段と、を具備することを特徴と
するものである。
【0014】
【作用】本発明は上記した構成により、以下に述べる手
順で実現される。本発明のデータ転送装置においてシリ
アル送受信が開始されると、端子制御手段はシリアル送
受信が開始される直前の端子制御信号の出力状態を維持
する。シリアル送受信中に端子の出力状態を操作しよう
とした場合、端子制御手段が端子の出力状態を維持して
いるので、その時点では端子の出力状態は変わらない。
この場合、端子制御手段は、シリアル送受信が終了した
時初めて実際の端子の出力状態を変化させる。又本願の
請求項3の発明では、選択手段は端子制御信号を直接又
は端子制御手段を介して得られる出力を出力端子に選択
的に出力するようにしている。更に湾願の請求項4の発
明では、端子制御信号と端子制御手段の出力とを切換え
て読出す読出手段を設けている。
【0015】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図1は本発明の第1の実施例におけ
る、送信側マイコン,シリアルバスの通信処理部のブロ
ック図である。なお、図1に示す本実施例の送信側マイ
コン,シリアルバスは、基本的には図5に示した従来の
送信側マイコン,シリアルバスと同じ構成であるので、
同一構成部分には同一番号を付して詳細な説明を省略す
る。又受信側マイコン102については図5に示した従
来例と同一であるのでその説明を省略する。本実施例に
おいては一転送単位は8ビットと定義する。
【0016】図1において、送信側マイコン300はデ
ータ転送装置の一例であり、チップセレクト信号出力端
子129は出力端子の一例である。また、送信バッファ
手段107はバッファ手段の一例である。クロック供給
手段111の出力は送信バッファ手段107に加えてク
ロック開始検出手段301,クロック完了検出手段30
2にも与えられる。クロック開始検出手段301は例え
ば立下り検知器によって構成され、一定の時間幅のクロ
ック信号の開始点を検出するものであって、その出力は
端子制御手段303に与えられる。又クロック完了検出
手段302は例えば一転送単位のクロック数を計数する
カウンタから成り、一定数のクロックを計数しカウント
が終了すると端子制御手段303に検知信号を与える。
端子制御手段303は端子操作許可信号出力手段304
及びD型フリップフロップ305を含んで構成される。
端子操作許可信号出力手段304は例えばクロック開始
信号によってセットされ、クロック完了信号によってリ
セットされるRSフリップフロップから成り、その出力
はD型フリップフロップの制御端子Gに与えられる。D
フリップフロップのD入力端には前述した従来例と同様
に端子出力手段116の出力が与えられ、そのQ出力は
チップセレクト信号出力端子129に与えられている。
【0017】以上のように構成された本実施例のデータ
転送装置の動作について説明する。図2は本実施例にお
けるタイミング図である。送信側マイコン300にシリ
アルデータの送信要求が発生すると、まずなんらかの調
停手段(図示せず)によってシリアルバス106の使用
権を獲得する。次に送信側マイコン300の図示しない
CPUは図2(c)に示すように時刻t1においてチップ
セレクト命令118を出力する。このチップセレクト命
令118により、図2(e)に示すように端子出力手段
116はDラッチ305にLレベルを出力する(時刻
t1)。この時点ではシリアル転送は行なわれていないの
で、図2(f)に示す端子操作許可信号出力手段304
の出力はHレベルである。よって、図2(g)に示すよ
うに、Dラッチ305の出力であるチップセレクト信号
306は時刻t1においてLレベルに遷移する。
【0018】次に送信側マイコン300のCPUはデー
タ出力命令114を出力し、一転送単位のデータを送信
バッファ手段107に書込む。データ出力命令114を
受け取ったクロック供給手段111は、ただちに一転送
単位分の単位クロック202の供給を開始する。送信バ
ッファ手段107は図2(a),(b)の時刻t2〜t4
示すように、クロック供給手段111から単位クロック
202の供給が開始されると、その単位クロック202
に同期して単位データ201をデータ出力端子112に
出力する。クロック開始検出手段301はクロック供給
手段111の出力の立下りエッジをモニタしており、こ
の立下りエッジを検出する時刻t2において単位クロック
202の供給が開始されたことを検出し、ただちに端子
操作禁止命令307を出力する。端子操作禁止命令30
7を受け取った端子操作許可信号出力手段304は、た
だちにDラッチ305に対してLレベルを出力する。D
ラッチ305はこの信号を受けると、端子操作許可信号
がHレベルに遷移するまでの間は端子出力手段116の
端子制御信号120の状態に関係なくチップセレクト信
号306をLレベルに維持する。ここでチップセレクト
信号306がLレベルに維持されるのは、端子操作許可
信号がLレベルに遷移する直前に図2(e)に示すよう
に端子制御信号120がLレベルであったためである。
【0019】ここで時刻t3、すなわち単位データ201
の出力が開始されてから終了するまでの間に、送信側マ
イコン300のCPUがチップセレクト停止命令119
を出力した場合を考える。時刻t3において端子制御信号
120はHレベルに遷移するが、端子操作許可信号がL
レベルであるのでこの時点ではチップセレクト信号30
6は変化しない。クロック完了検出手段302は内部の
カウンタ(図示せず)によってクロックをカウントして
おり、一転送単位分のクロックをカウントし終えると、
内部のカウンタをクリアするとともに端子操作許可命令
308を出力する。この場合は時刻t4において単位デー
タ201の出力が終了すると、クロック完了検出手段3
02がこれを検出して端子操作許可命令308を出力す
る。端子操作許可信号出力手段304は端子操作許可命
令308を受け取ると、図2(f)に示すようにただち
に端子操作許可信号をHレベルにする。時刻t4において
は端子操作信号120はHレベルであるので、端子操作
許可信号がHレベルになるとチップセレクト信号306
はHレベルに遷移する。
【0020】以上のように本実施例によれば、シリアル
データ転送中にチップセレクト信号を変化させようとし
た場合に、実際のチップセレクト信号出力端子の出力状
態を変化させるのをシリアルデータ転送終了後まで遅ら
せる端子制御手段303を設けることにより、CPUに
負担の少ないデータ転送装置を実現することができる。
すなわち、データ転送を開始した後にチップセレクト停
止命令を出力する際に、データ転送の終了を待つことな
くチップセレクト停止命令を出力しても正常にデータ転
送が行えるデータ転送装置を実現することができる。
【0021】次に本願の請求項2の発明を具体化した第
2の実施例について図面を参照しながら説明する。図3
は第2実施例における、送信側マイコン及びシリアルバ
スの通信処理部のブロック図である。なお、図3に示す
本実施例の送信側マイコン,シリアルバス及び図示しな
い受信側マイコンは、基本的には図1に示した第1の実
施例の送信側マイコン,シリアルバス及び受信側マイコ
ンと同じ構成であるので、同一構成部分には同一番号を
付して詳細な説明を省略する。図3において、送信側マ
イコン400はデータ転送装置の一例であり、チップセ
レクト信号出力端子129は出力端子の一例である。本
実施例においては端子出力手段116及び端子制御手段
303の出力は選択手段401の選択スイッチ402に
与えられる。選択手段401にはスイッチ制御手段40
3が接続される。スイッチ制御手段403は外部からの
機能選択信号404に基づいて、このスイッチを択一的
に切換えてチップセレクト信号として端子129に与え
るものである。
【0022】以上のように構成された本実施例のデータ
転送装置の動作について説明する。スイッチ制御手段4
03は、機能選択信号404に従って選択スイッチ40
2を制御し、次の2種類の状態を切換える。まず第1の
状態は、端子出力手段116の出力を端子制御手段30
3を介してチップセレクト信号出力端子129に接続す
る状態である。この第1の状態においては本実施例の送
信側マイコン400は本発明第1の実施例における送信
側マイコン300と同じ構成となり、また、同じ動作を
する。よって、この第1の状態における動作の説明は省
略する。次の第2の状態は、端子出力手段116の出力
を、直接チップセレクト信号出力端子129に接続する
状態である。この第2の状態に選択スイッチ402を切
り換えると、端子出力手段116の出力が直接チップセ
レクト信号出力端子129に出力されるようになる。
【0023】以上のように本実施例によれば、端子出力
手段116の出力を端子制御手段303を介してチップ
セレクト信号出力端子129に接続するか、又は端子制
御手段303を介さずに直接チップセレクト信号出力端
子129に接続するのかを選択できる選択手段401を
設けることにより、チップセレクト信号出力端子129
を次の2種類の出力端子として使い分けることのできる
データ転送装置を実現できる。まず第1の種類の出力端
子は、本発明第1の実施例に述べた、シリアル入出力の
最中に端子出力状態の操作を行なった場合に実際の端子
出力状態の変化をシリアル入出力終了時まで遅らせる出
力端子である。次に第2の種類の出力端子は、シリアル
入出力に関係なく、端子出力状態の操作を行なった時点
で実際の端子出力状態の変化が起こる出力端子である。
この2種類の使い分けを行うことにより、汎用性の高い
データ転送装置を実現することができる。
【0024】次に本願の請求項4の発明を具体化した第
3の実施例について図面を参照しながら説明する。図4
は第3実施例における、送信側マイコン及びシリアルバ
スの通信処理部のブロック図である。なお、図4に示す
本実施例の送信側マイコン,シリアルバス及び図示しな
い受信側マイコンは、基本的には図1に示した第1の実
施例の送信側マイコン,シリアルバス及び従来例に示し
た受信側マイコンと同じ構成であるので、同一構成部分
には同一番号を付して詳細な説明を省略する。図4にお
いて、送信側マイコン500はデータ転送装置の一例で
あり、チップセレクト信号出力端子129は出力端子の
一例である。また、読出手段501は本発明請求項4に
示すところの端子制御信号、又は出力端子の状態を読出
す読出手段の一例である。即ち端子出力手段116の出
力及び端子制御手段303の出力は読出手段501に与
えられる。読出手段501はこれらの入力を外部の読出
命令502によって切換える切換スイッチによって構成
され、その出力は読出信号503として図示しない送信
側マイコン500内のCPUに与えられる。
【0025】以上のように構成された本実施例のデータ
転送装置の動作について説明する。本実施例におけるデ
ータ転送装置のデータ転送の動作については、本発明の
第1実施例に示したデータ転送装置の動作と同じである
ので省略する。読出手段501は読出命令502に従っ
て、端子制御信号120又はチップセレクト信号306
を端子出力状態信号503として図示しないCPUに出
力する。端子制御信号120とチップセレクト信号30
6の状態を比べた場合、次の2種類の状態に分けられ
る。ひとつの状態は、端子制御信号120がそのままチ
ップセレクト信号306として出力されている場合、す
なわち端子制御信号120のレベルとチップセレクト信
号306が一致している状態である。もう一つの状態
は、端子制御信号120とチップセレクト信号306の
レベルが一致していない状態、すなわちシリアル転送の
最中であって、シリアル転送が終了するまでは両信号は
一致しないが、シリアル転送が終了すると両信号のレベ
ルが一致するという状態である。これらの状態のうちど
ちらの状態にあるかを調べるには、まず端子出力状態信
号503の状態を調べ、次に読出命令502によって読
出手段501を切り替え、再び端子出力状態信号503
の状態を調べればよい。
【0026】以上のように本実施例によれば、読出命令
502によって端子制御信号120又はチップセレクト
信号306の状態を読出す読出手段501を設けること
により、チップセレクト信号出力端子129の出力状態
が端子制御信号120又はチップセレクト信号306の
いずれと一致している状態なのかを判別することができ
る。この2つの状態の判断が可能になることにより、次
のような利点が生ずる。すなわち、故障箇所や、マイコ
ンのプログラミングにおけるデバッグの際のバグの存在
箇所の範囲を限定することが可能になる。例えば、チッ
プセレクト命令118を発行してもチップセレクト信号
306がHレベルにならない場合を考える。この場合、
端子制御信号120がHレベルになっているのならば端
子制御手段303又はクロック開始検出手段301又は
クロック完了検出手段302に原因があると限定できる
し、また、端子制御信号120がLレベルならば端子出
力手段116に原因があると限定できる。
【0027】なお、上記第1,第2,第3の実施例にお
いてクロック完了検出手段302はクロックの数を計数
するカウンタを用いて一転送単位のデータの転送の完了
を検出していたが、一転送単位分のデータ転送完了を検
出する手段はこれに限らない。例えば、クロック線がH
レベルにある時間、すなわちクロックが入力されない時
間が一定の時間以上であることによって一転送単位のデ
ータの転送完了を検出することも可能である。
【0028】なお、上記第1,第2,第3の実施例にお
いてデータ転送装置としてマイコンを例に説明したが、
データ転送装置はマイコンに限らない。たとえば、シリ
アル入出力のEEPROM(イー・イー・ピー・ロム、
Electorical Erasable Programable Read Only Memory
)やRAM(ラム、Random Access Memory)等の汎用
LSIや、DSP(Digital Signal Processor)等の専
用LSIに本発明を適用することも可能である。
【0029】なお、上記第1,第2,第3の実施例にお
いて、端子制御手段303として端子操作許可信号出力
手段304とDラッチ305とを用いたが、端子制御手
段を実現する方法はこれに限らない。例えば、一定周期
で端子制御信号の状態をモニタして記憶し、端子操作禁
止命令と端子操作許可命令を入力して出力状態を決定す
るような電気回路を端子制御手段として用いてもよい。
【0030】なお、上記第2の実施例において、選択手
段としてスイッチ制御手段と選択スイッチを用いたが、
選択手段を実現する方法はこれに限らない。例えば、チ
ップセレクト信号出力端子と端子出力手段の間を電気的
に接続するか、端子制御手段を介して電気的に接続する
かを端子機能信号に従って切り換える電気回路を選択手
段として用いてもよい。
【0031】
【発明の効果】以上のように本発明におけるデータ転送
装置は、シリアルデータ転送中に端子の出力状態を変化
させようとした場合に実際に端子の出力状態を変化させ
るのをシリアルデータ転送終了後まで遅らせる端子制御
手段を設けることにより、データ転送時にかかる負担が
少ないデータ転送装置を実現できる。すなわち、データ
転送を開始した後に端子の出力状態を操作するときに、
データ転送が終了するまで待つことなく操作を行なって
も正常なデータ転送を行なうことのできるデータ転送装
置を実現できる。これにより、次に述べる従来のデータ
転送装置の2つの負担をなくすことができるという効果
が得られる。まず1つめは、データ転送開始後に端子の
出力状態を操作しようとしたときに、データ転送終了ま
で操作を待たねばならないという負担である。第2に、
さきに述べた1つめの負担を回避するためにデータ転送
終了を割り込み処理のトリガとし、割り込み処理の中で
端子の出力状態を操作する場合のことを考える。この場
合、割り込み処理ルーチンに処理が移行する時間及び割
り込み処理ルーチンから通常ルーチンに処理が復帰する
時間が必要となり、データ転送装置の負担となるととも
に、処理が複雑になること自体もデータ転送装置の負担
である。
【0032】また、本願の請求項3の発明におけるデー
タ転送装置は、端子制御信号を端子制御手段を介して出
力端子に出力するか、又は端子制御手段を介さずに直接
出力端子に出力するのかを端子機能信号によって選択で
きる選択手段を設けている。そのためコントロール信号
の出力端子としてシリアル入出力の最中に端子出力状態
の操作を行なった場合に実際の端子出力状態の変化をシ
リアル入出力終了時まで遅らせるか否かを選択すること
ができる。このように、出力端子を2種類の出力端子と
して使い分けることにより、データ転送装置の汎用性が
高くなるという効果が得られる。
【0033】また、本願の請求項4の発明におけるデー
タ転送装置は、端子制御信号及び端子制御手段の出力信
号を読出す出力端子読出手段を設けている。そのためコ
ントロール信号の出力端子が端子制御信号のレベル又は
端子制御手段の出力レベルのいずれと一致しているかを
判別することが可能なデータ転送装置を実現することが
できる。すなわち1つめの状態とは、この2つの状態を
判別することにより、出力端子の出力レベルが変化しな
い場合に、その原因を容易に特定することができる。す
なわち、端子制御信号を変化させる操作を行なった際に
実際の出力端子の出力状態が変化しない場合に、シリア
ル転送中であることが原因で変化しないのか、又は端子
制御信号を変化させる操作が正常に行なわれなかったこ
とが原因で変化しないのかを容易に特定できるという効
果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における送信側マイコ
ン,受信側マイコン及びシリアルバスのブロック図であ
る。
【図2】本発明の第1の実施例におけるデータ転送のタ
イミング図である。
【図3】本発明の第2の実施例における送信側マイコ
ン,受信側マイコン及びシリアルバスのブロック図であ
る。
【図4】本発明の第3の実施例における送信側マイコ
ン,受信側マイコン及びシリアルバスのブロック図であ
る。
【図5】従来のデータ転送装置における送信側マイコ
ン,受信側マイコン及びシリアルバスのブロック図であ
る。
【図6】従来のデータ転送装置におけるデータ転送のタ
イミング図である。
【符号の説明】
101,300,400,500 送信側マイコン 102 受信側マイコン 103 データライン 104 クロックライン 105 チップセレクト線 106 シリアルバス 107 送信バッファ手段 110 データバス 111 クロック供給手段 113 アドレスバス 116 端子出力手段 120 端子制御信号 301 クロック開始検出手段 302 クロック完了検出手段 303 端子制御手段 304 端子操作許可信号出力手段 305 Dラッチ 401 選択手段 402 選択スイッチ 403 スイッチ制御手段 501 読出手段

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 データラインとクロックライン及びコン
    トロールラインにより接続された複数のデータ転送装置
    間でデータを一転送単位ずつ間欠的にシリアル転送する
    データ転送方法であって、 データを送信するデータ転送装置は、 前記クロックライン又は内部のクロック発生手段から供
    給される一転送単位のクロックに同期して一転送単位の
    データを前記データラインに出力し、 前記一転送単位のデータを出力している最中にコントロ
    ールラインの出力端子の出力状態を変更しようとした場
    合には、前記一転送単位のデータの出力が終了した後に
    前記出力端子の出力状態を変化させ、 データを受信するデータ転送装置は、前記クロックライ
    ン又は内部クロック発生手段から供給される一転送単位
    のクロックに同期して一転送単位のデータを入力するも
    のであることを特徴とするデータ転送方法。
  2. 【請求項2】 データラインとクロックライン及びコン
    トロールラインにより接続された複数のデータ転送装置
    間でデータを一転送単位ずつ間欠的にシリアル転送する
    データ転送装置であって、 転送すべきデータを保持し、一転送単位分供給されるク
    ロックに同期して一転送単位のデータをシリアル出力す
    る送信バッファ手段と、 データ転送時に一転送単位のクロックを前記送信バッフ
    ァ手段に供給するクロック供給手段と、 前記送信バッファ手段に前記クロックの入力が開始され
    たことを検出して端子操作禁止命令を出力するクロック
    開始検出手段と、 前記送信バッファ手段に一転送単位のクロックの入力が
    完了したことを検出して端子操作許可命令を出力するク
    ロック完了検出手段と、 コントロールラインの端子制御信号が入力され、前記ク
    ロック完了検出手段より端子操作許可命令を入力してか
    ら前記クロック開始検出手段より端子操作禁止命令を入
    力するまでの間は前記端子制御信号を出力すると共に、
    前記端子操作禁止命令の入力後、前記端子操作許可命令
    を入力するまでの間は前記端子操作禁止命令を入力する
    直前の前記端子制御信号を出力し、その間に前記端子制
    御信号が変化した場合には、前記端子操作許可命令の入
    力後に出力状態を変化させ前記コントロールラインの出
    力端子を制御する端子制御手段と、を具備することを特
    徴とするデータ転送装置。
  3. 【請求項3】 データラインとクロックライン及びコン
    トロールラインにより接続された複数のデータ転送装置
    間でデータを一転送単位ずつ間欠的にシリアル転送する
    データ転送装置であって、 転送すべきデータを保持し、一転送単位分供給されるク
    ロックに同期して一転送単位のデータをシリアル出力す
    る送信バッファ手段と、 データ転送時に一転送単位のクロックを前記送信バッフ
    ァ手段に供給するクロック供給手段と、 前記送信バッファ手段に前記クロックの入力が開始され
    たことを検出して端子操作禁止命令を出力するクロック
    開始検出手段と、 前記送信バッファ手段に一転送単位のクロックの入力が
    完了したことを検出して端子操作許可命令を出力するク
    ロック完了検出手段と、 コントロールラインの端子制御信号が入力され、前記ク
    ロック完了検出手段より端子操作許可命令を入力してか
    ら前記クロック開始検出手段より端子操作禁止命令を入
    力するまでの間は前記端子制御信号を出力すると共に、
    前記端子操作禁止命令の入力後、前記端子操作許可命令
    を入力するまでの間は前記端子操作禁止命令を入力する
    直前の前記端子制御信号を出力し、その間に前記端子制
    御信号が変化した場合には、前記端子操作許可命令の入
    力後に出力状態を変化させ前記コントロールラインの出
    力端子を制御する端子制御手段と、 端子機能信号が入力され、前記端子制御信号又は前記端
    子制御手段の出力を前記端子機能信号に従って切り換え
    て出力端子に出力する選択手段と、を具備することを特
    徴とするデータ転送装置。
  4. 【請求項4】 データラインとクロックライン及びコン
    トロールラインにより接続された複数のデータ転送装置
    間でデータを一転送単位ずつ間欠的にシリアル転送する
    データ転送装置であって、 転送すべきデータを保持し、一転送単位分供給されるク
    ロックに同期して一転送単位のデータをシリアル出力す
    る送信バッファ手段と、 データ転送時に一転送単位のクロックを前記送信バッフ
    ァ手段に供給するクロック供給手段と、 前記送信バッファ手段に前記クロックの入力が開始され
    たことを検出して端子操作禁止命令を出力するクロック
    開始検出手段と、 前記送信バッファ手段に一転送単位のクロックの入力が
    完了したことを検出して端子操作許可命令を出力するク
    ロック完了検出手段と、 コントロールラインの端子制御信号が入力され、前記ク
    ロック完了検出手段より端子操作許可命令を入力してか
    ら前記クロック開始検出手段より端子操作禁止命令を入
    力するまでの間は前記端子制御信号を出力すると共に、
    前記端子操作禁止命令の入力後、前記端子操作許可命令
    を入力するまでの間は前記端子操作禁止命令を入力する
    直前の前記端子制御信号を出力し、その間に前記端子制
    御信号が変化した場合には、前記端子操作許可命令の入
    力後に出力状態を変化させ前記コントロールラインの出
    力端子を制御する端子制御手段と、 前記端子制御信号、及び前記端子制御手段の出力状態を
    読出す読出手段と、を具備することを特徴とするデータ
    転送装置。
JP4030155A 1992-01-20 1992-01-20 データ転送方法とデータ転送装置 Pending JPH05197678A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4030155A JPH05197678A (ja) 1992-01-20 1992-01-20 データ転送方法とデータ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4030155A JPH05197678A (ja) 1992-01-20 1992-01-20 データ転送方法とデータ転送装置

Publications (1)

Publication Number Publication Date
JPH05197678A true JPH05197678A (ja) 1993-08-06

Family

ID=12295866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4030155A Pending JPH05197678A (ja) 1992-01-20 1992-01-20 データ転送方法とデータ転送装置

Country Status (1)

Country Link
JP (1) JPH05197678A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0924179A (ja) * 1995-07-10 1997-01-28 Matsushita Electric Ind Co Ltd 洗濯機
JP2010262663A (ja) * 2004-01-13 2010-11-18 Seiko Instruments Inc メモリインタフェース装置、メモリインタフェース方法、およびモデム装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0924179A (ja) * 1995-07-10 1997-01-28 Matsushita Electric Ind Co Ltd 洗濯機
JP2010262663A (ja) * 2004-01-13 2010-11-18 Seiko Instruments Inc メモリインタフェース装置、メモリインタフェース方法、およびモデム装置

Similar Documents

Publication Publication Date Title
EP0262429B1 (en) Data processor having a high speed data transfer function
JPS63288537A (ja) 通信装置
JP2003006003A (ja) Dmaコントローラおよび半導体集積回路
JP2778222B2 (ja) 半導体集積回路装置
JP3134819B2 (ja) データ処理装置
JP2000066994A (ja) Lpc/isaブリッジ及びそのブリッジ方法
US6182175B1 (en) Serial data transfer process, and synchronous serial bus interface implementing such process
US6877113B2 (en) Break determining circuit for a debugging support unit in a semiconductor integrated circuit
JPH05197678A (ja) データ転送方法とデータ転送装置
US5964863A (en) Method and apparatus for providing pipe fullness information external to a data processing system
US5442796A (en) Pulse generator and demodulator with controlling processor and decrementing counters
KR0184402B1 (ko) I₂c 버스의 인터럽트 발생 장치
JP4197798B2 (ja) デバッグ能力を有するチップ
JPH09146662A (ja) サスペンド・レジューム方法およびコンピュータシステム
JPH0338763A (ja) シリアル・インタフェース回路
SU1753474A1 (ru) Устройство дл контрол микропроцессорной системы
KR910005380B1 (ko) 다방향 시리얼 데이터 통신 장치
KR0169789B1 (ko) 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로
JP3087481B2 (ja) イン・サーキット・エミュレータ
JP2645462B2 (ja) データ処理システム
JPH0644104A (ja) 情報処理装置
JPH05274245A (ja) マイクロコントローラユニット
JP2000112789A (ja) 半導体装置
JPH0454658A (ja) インタフェース制御装置
JPH0736819A (ja) Dmaデータ転送装置