JPH05197908A - 磁気記録駆動回路 - Google Patents
磁気記録駆動回路Info
- Publication number
- JPH05197908A JPH05197908A JP887992A JP887992A JPH05197908A JP H05197908 A JPH05197908 A JP H05197908A JP 887992 A JP887992 A JP 887992A JP 887992 A JP887992 A JP 887992A JP H05197908 A JPH05197908 A JP H05197908A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- write
- write current
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 230000005389 magnetism Effects 0.000 claims description 2
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 1
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 1
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【目的】磁気記録装置において、磁気ヘッドが小型軽量
化され、磁気ヘッドの特性上バラツキが生じ、他機種と
の互換性の為、書き込む電流を補正する必要があるが、
この補正を容易にできる回路を提供すること。 【構成】書き込む電流の補正量を２進数で表現し、入力
端子ｅから信号として与えてやることにより、補正用２
進データに比例した電流を加えるＤ／Ａコンバータ回路
３を内蔵し、書き込み電流と合成する。 【効果】従来、書き込み電流の補正は書き込みで電流設
定用抵抗を調整し、ヘッドにマッチした書き込み電流を
合わせこんでいたが、本回路を用いると、ヘッドの特性
に合わせた補正量の２進データを与えることにより、ヘ
ッドにマッチした書き込み電流が合成できる。
化され、磁気ヘッドの特性上バラツキが生じ、他機種と
の互換性の為、書き込む電流を補正する必要があるが、
この補正を容易にできる回路を提供すること。 【構成】書き込む電流の補正量を２進数で表現し、入力
端子ｅから信号として与えてやることにより、補正用２
進データに比例した電流を加えるＤ／Ａコンバータ回路
３を内蔵し、書き込み電流と合成する。 【効果】従来、書き込み電流の補正は書き込みで電流設
定用抵抗を調整し、ヘッドにマッチした書き込み電流を
合わせこんでいたが、本回路を用いると、ヘッドの特性
に合わせた補正量の２進データを与えることにより、ヘ
ッドにマッチした書き込み電流が合成できる。
Description
【０００１】
【産業上の利用分野】本発明は磁気記録駆動回路に関
し、特に機能切替等の制御回路を有する磁気記録駆動回
路に関する。
し、特に機能切替等の制御回路を有する磁気記録駆動回
路に関する。
【０００２】
【従来の技術】従来の磁気記録駆動回路は、図４に示す
ように、書き込み電流設定用抵抗Ｒ１，Ｒ２，Ｒ３と、
前記設定抵抗Ｒ１，Ｒ２，Ｒ３を選択する選択回路１
と、前記設定抵抗から基準電流を合成する電圧〜電流変
換回路２と、基準電流を増幅し書き込み電流とする電流
増幅回路４と、書き込み時の極性を決定するヘッドの切
替回路５を有して、さらに、設定制御信号端子ａと、電
流設定端子ｂ，ｃ，ｄと、磁気ヘッド接続端子ｆ，ｇと
を有する。
ように、書き込み電流設定用抵抗Ｒ１，Ｒ２，Ｒ３と、
前記設定抵抗Ｒ１，Ｒ２，Ｒ３を選択する選択回路１
と、前記設定抵抗から基準電流を合成する電圧〜電流変
換回路２と、基準電流を増幅し書き込み電流とする電流
増幅回路４と、書き込み時の極性を決定するヘッドの切
替回路５を有して、さらに、設定制御信号端子ａと、電
流設定端子ｂ，ｃ，ｄと、磁気ヘッド接続端子ｆ，ｇと
を有する。
【０００３】同図に示す磁気記録容量を、１ＭＢ対応，
１．６ＭＢ対応，２ＭＢ対応と３種類の切替が可能であ
る様な制御をもつシステムを考えると、２ＭＢ対応の書
き込み電流を〔１〕とすると、１．６ＭＢ対応の書き込
み電流は〔１．２５〕で、１ＭＢ対応の書き込み電流は
〔２．０〕であり、記録容量により一義的に決定され、
設定用抵抗を具備しておき、設定用抵抗選択回路１で各
記録容量に対する抵抗を決定している。
１．６ＭＢ対応，２ＭＢ対応と３種類の切替が可能であ
る様な制御をもつシステムを考えると、２ＭＢ対応の書
き込み電流を〔１〕とすると、１．６ＭＢ対応の書き込
み電流は〔１．２５〕で、１ＭＢ対応の書き込み電流は
〔２．０〕であり、記録容量により一義的に決定され、
設定用抵抗を具備しておき、設定用抵抗選択回路１で各
記録容量に対する抵抗を決定している。
【０００４】この決定された抵抗に合わせ電圧／電流変
換回路２で基準の電流を合成する。この基準電流を電流
増幅回路４が増幅し、書き込み電流が決定される。磁化
する極性に合わせて磁気ヘッド切替回路５が、磁気ヘッ
ドを選択し、書き込み電流の流し媒体を磁化し磁気記録
が達成できる。
換回路２で基準の電流を合成する。この基準電流を電流
増幅回路４が増幅し、書き込み電流が決定される。磁化
する極性に合わせて磁気ヘッド切替回路５が、磁気ヘッ
ドを選択し、書き込み電流の流し媒体を磁化し磁気記録
が達成できる。
【０００５】書き込み電流設定について、具体回路側を
用いて説明する。図５は、従来の書き込み電流設定部の
回路図で、図５において、設定制御信号端子ａ，電流設
定端子ｂ，ｃ，ｄ，書き込み電流出力端子ｈ，電源電圧
Ｖｃｃ，基準電圧Ｖｒｅｆ，差動増幅回路ＯＰ，トラン
ジスタＱ１〜Ｑ５，ＭＯＳ（ＦＥＴ）電界効果トランジ
スタＭ１，Ｍ２，Ｍ３，抵抗Ｒ１〜Ｒ７とが示されてい
る。
用いて説明する。図５は、従来の書き込み電流設定部の
回路図で、図５において、設定制御信号端子ａ，電流設
定端子ｂ，ｃ，ｄ，書き込み電流出力端子ｈ，電源電圧
Ｖｃｃ，基準電圧Ｖｒｅｆ，差動増幅回路ＯＰ，トラン
ジスタＱ１〜Ｑ５，ＭＯＳ（ＦＥＴ）電界効果トランジ
スタＭ１，Ｍ２，Ｍ３，抵抗Ｒ１〜Ｒ７とが示されてい
る。
【０００６】制御信号により、トランジスタＭ１〜Ｍ３
のうちの１つがＯＮ状態となり、抵抗Ｒ１〜Ｒ３のうち
いずれかが差動増幅器ＯＰとトランジスタＱ１とで構成
されたボルテージ・フォロワに接続され、基準電圧Ｖｒ
ｅｆと抵抗とで基準電流が合成され、トランジスタＱ
２，Ｑ３，抵抗Ｒ４，Ｒ５で構成されたカレントミラー
回路と、トランジスタＱ４，Ｑ５，抵抗Ｒ６，Ｒ７で構
成されたカレントミラー回路で電流比を調整し、電流増
幅し、書き込み電流を合成する。
のうちの１つがＯＮ状態となり、抵抗Ｒ１〜Ｒ３のうち
いずれかが差動増幅器ＯＰとトランジスタＱ１とで構成
されたボルテージ・フォロワに接続され、基準電圧Ｖｒ
ｅｆと抵抗とで基準電流が合成され、トランジスタＱ
２，Ｑ３，抵抗Ｒ４，Ｒ５で構成されたカレントミラー
回路と、トランジスタＱ４，Ｑ５，抵抗Ｒ６，Ｒ７で構
成されたカレントミラー回路で電流比を調整し、電流増
幅し、書き込み電流を合成する。
【０００７】
【発明が解決しようとする課題】このような従来の磁気
記録駆動回路では、記録容量により書き込み電流を切り
換えて使用するが、書き込み電流設定用抵抗Ｒ１，Ｒ
２，Ｒ３を選択することにより、一義的に書き込み電流
が決定され、負荷である磁気ヘッドコイルの特定のバラ
ツキがあり（製造上±１０％のバラツキがある）、書き
込み電流に対する磁気特性にバラツキがあり、媒体に書
き込んだデータの読みとり時にジッタが多くなったり多
機種（各装置）間の互換性が失なわれる。
記録駆動回路では、記録容量により書き込み電流を切り
換えて使用するが、書き込み電流設定用抵抗Ｒ１，Ｒ
２，Ｒ３を選択することにより、一義的に書き込み電流
が決定され、負荷である磁気ヘッドコイルの特定のバラ
ツキがあり（製造上±１０％のバラツキがある）、書き
込み電流に対する磁気特性にバラツキがあり、媒体に書
き込んだデータの読みとり時にジッタが多くなったり多
機種（各装置）間の互換性が失なわれる。
【０００８】このため、記録容量に応じてあらかじめ書
き込み電流設定用抵抗を決定し、読み書きテストを実施
し、ジッタ等によりマージンを算出し、このマージンが
最大となる様に、前記設定抵抗を付けかえ、再設定にな
ければならないという問題点があった。
き込み電流設定用抵抗を決定し、読み書きテストを実施
し、ジッタ等によりマージンを算出し、このマージンが
最大となる様に、前記設定抵抗を付けかえ、再設定にな
ければならないという問題点があった。
【０００９】本発明の目的は、前記問題点を解決し、設
定用抵抗を付けかえて再設定する必要のないようにした
磁気記録駆動回路を提供することにある。
定用抵抗を付けかえて再設定する必要のないようにした
磁気記録駆動回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明の磁気記録駆動回
路の構成は、制御信号を受けとることにより、設置され
た１本あるいは多数の抵抗から任意の１本を選択する設
定抵抗選択回路と、前記選択回路で設定された抵抗と基
準電圧源により基準の電流を合成する電圧／電流変換回
路と、電流補償用の制御信号の量により前記基準の電流
に対して電流を加える電流補償用Ｄ／Ａコンバータ回路
と、前記Ｄ／Ａコンバータ回路で補償された電流を増幅
する電流増幅回路と、磁化する方向又は磁性を決定する
為複数の磁気ヘッドを接続できる磁気ヘッド切り換え回
路とを備えたことを特徴とする。
路の構成は、制御信号を受けとることにより、設置され
た１本あるいは多数の抵抗から任意の１本を選択する設
定抵抗選択回路と、前記選択回路で設定された抵抗と基
準電圧源により基準の電流を合成する電圧／電流変換回
路と、電流補償用の制御信号の量により前記基準の電流
に対して電流を加える電流補償用Ｄ／Ａコンバータ回路
と、前記Ｄ／Ａコンバータ回路で補償された電流を増幅
する電流増幅回路と、磁化する方向又は磁性を決定する
為複数の磁気ヘッドを接続できる磁気ヘッド切り換え回
路とを備えたことを特徴とする。
【００１１】
【実施例】次に本発明の実施例について図１を参照して
説明する。図１において、本発明の一実施例は、設定抵
抗選択回路１と、電圧／電流変換回路２と、電流補償用
Ｄ／Ａコンバータ回路３と、電流増幅回路４とを備えた
書き込み電流設定部と、磁気ヘッド切替回路５とを有す
る。
説明する。図１において、本発明の一実施例は、設定抵
抗選択回路１と、電圧／電流変換回路２と、電流補償用
Ｄ／Ａコンバータ回路３と、電流増幅回路４とを備えた
書き込み電流設定部と、磁気ヘッド切替回路５とを有す
る。
【００１２】ここで、選択回路１には、電流設定用抵抗
Ｒ１，Ｒ２，Ｒ３と電流設定端子ｂ，ｃ，ｄとの各直列
体が接続されている。また、設定制御信号端子ａも接続
されている。Ｄ／Ａコンバータ回路３には、電流補正量
信号入力端子ｅが接続されている。切替回路には、磁気
ヘッド接続端子ｆ，ｇが接続されている。
Ｒ１，Ｒ２，Ｒ３と電流設定端子ｂ，ｃ，ｄとの各直列
体が接続されている。また、設定制御信号端子ａも接続
されている。Ｄ／Ａコンバータ回路３には、電流補正量
信号入力端子ｅが接続されている。切替回路には、磁気
ヘッド接続端子ｆ，ｇが接続されている。
【００１３】記録容量に応じて、端子ａから制御信号を
受けとると、端子ｂ〜ｄのいずれかが選択され、抵抗Ｒ
１〜Ｒ３までのうちの１つが設定抵抗選択回路１によっ
て、電圧／電流変換回路２に接続され、選択された抵抗
に合わせた基準電流が構成され、端子ｅから電流補正量
を表わしたデータを受け、補正電流量を電流補償用Ｄ／
Ａコンバータ回路３が合成し、基準電流に加算し、補償
された基準電流となり、電流増幅回路４が電流増幅し、
補償された書き込み電流が合成され、磁化する方向又は
極性に合わせて磁気ヘッド切替回路５が磁化ヘッドを選
択し、磁気記録が達成される。
受けとると、端子ｂ〜ｄのいずれかが選択され、抵抗Ｒ
１〜Ｒ３までのうちの１つが設定抵抗選択回路１によっ
て、電圧／電流変換回路２に接続され、選択された抵抗
に合わせた基準電流が構成され、端子ｅから電流補正量
を表わしたデータを受け、補正電流量を電流補償用Ｄ／
Ａコンバータ回路３が合成し、基準電流に加算し、補償
された基準電流となり、電流増幅回路４が電流増幅し、
補償された書き込み電流が合成され、磁化する方向又は
極性に合わせて磁気ヘッド切替回路５が磁化ヘッドを選
択し、磁気記録が達成される。
【００１４】図１に示したシステムのうち書き込み電流
設定部についで、図２に具体例の回路図を示すが、端子
ａ〜ｅまでは図１と同様で、端子ｈは書き込み電流出力
端子，電圧Ｖｃｃは電源電圧，電圧Ｖｒｅｆは基準電
圧，回路ＯＰは差動増幅回路，トランジスタＱ１〜Ｑ１
１はｎｐｎ又はｐｎｐトランジスタ、トランジスタＭ１
〜Ｍ７はＭＯＳＦＥＴであり、さらに抵抗Ｒ１〜Ｒ１３
がある。
設定部についで、図２に具体例の回路図を示すが、端子
ａ〜ｅまでは図１と同様で、端子ｈは書き込み電流出力
端子，電圧Ｖｃｃは電源電圧，電圧Ｖｒｅｆは基準電
圧，回路ＯＰは差動増幅回路，トランジスタＱ１〜Ｑ１
１はｎｐｎ又はｐｎｐトランジスタ、トランジスタＭ１
〜Ｍ７はＭＯＳＦＥＴであり、さらに抵抗Ｒ１〜Ｒ１３
がある。
【００１５】端子ａに制御信号例えばＳＥＬ１＝
“Ｈ”，ＳＥＬ２＝“Ｌ”，ＳＥＬ３＝“Ｌ”という信
号を受けとると、ＭＯＳスイッチとして動作するトラン
ジスタＭ１がＯＮし、抵抗Ｒ１が回路ＯＰとトランジス
タＱ１で構成されたボルテージ・フォロワに接続され、
電圧Ｖｒｅｆと抵抗Ｒ１で基準電流が合成され、トラン
ジスタＱ１〜Ｑ４，抵抗Ｒ４〜Ｒ６で構成されたカレン
トミラー回路の基準電流となるトランジスタＭ４，Ｍ５
はカレントミラー回路の基準側とミラー側との接続スイ
ッチでＯＮすることによってカレットミラー回路の比が
変わり、ミラー側の電流が増加する。又、トランジスタ
Ｑ５〜Ｑ７、抵抗Ｒ７〜Ｒ９で構成されとカレントミラ
ー回路を同様に、トランジスタＭ６，Ｍ７のスイッチで
カレントミラー回路の比を調整でき、前記トランジスタ
Ｍ４〜Ｍ７のＭＯＳスイッチのＯＮ，ＯＦＦにより書き
込み電流の補正地が調整されるが、トランジスタＭ４〜
Ｍ７の増加分を２進数に対応されることにより、Ｄ／Ａ
コンバータとなり、補正制御信号の２種類の大小によ
り、書き込み電流を補正量の大小に対応する。この補償
された電流を、トランジスタＱ８，Ｑ９、抵抗Ｒ１０，
Ｒ１１で構成したカレントミラー回路とトランジスタＱ
１０，Ｑ１１，抵抗Ｒ１２，Ｒ１３で構成したカレント
ミラー回路で電流増幅し、補償された書き込み電流とし
て、端子ｈから出力される。
“Ｈ”，ＳＥＬ２＝“Ｌ”，ＳＥＬ３＝“Ｌ”という信
号を受けとると、ＭＯＳスイッチとして動作するトラン
ジスタＭ１がＯＮし、抵抗Ｒ１が回路ＯＰとトランジス
タＱ１で構成されたボルテージ・フォロワに接続され、
電圧Ｖｒｅｆと抵抗Ｒ１で基準電流が合成され、トラン
ジスタＱ１〜Ｑ４，抵抗Ｒ４〜Ｒ６で構成されたカレン
トミラー回路の基準電流となるトランジスタＭ４，Ｍ５
はカレントミラー回路の基準側とミラー側との接続スイ
ッチでＯＮすることによってカレットミラー回路の比が
変わり、ミラー側の電流が増加する。又、トランジスタ
Ｑ５〜Ｑ７、抵抗Ｒ７〜Ｒ９で構成されとカレントミラ
ー回路を同様に、トランジスタＭ６，Ｍ７のスイッチで
カレントミラー回路の比を調整でき、前記トランジスタ
Ｍ４〜Ｍ７のＭＯＳスイッチのＯＮ，ＯＦＦにより書き
込み電流の補正地が調整されるが、トランジスタＭ４〜
Ｍ７の増加分を２進数に対応されることにより、Ｄ／Ａ
コンバータとなり、補正制御信号の２種類の大小によ
り、書き込み電流を補正量の大小に対応する。この補償
された電流を、トランジスタＱ８，Ｑ９、抵抗Ｒ１０，
Ｒ１１で構成したカレントミラー回路とトランジスタＱ
１０，Ｑ１１，抵抗Ｒ１２，Ｒ１３で構成したカレント
ミラー回路で電流増幅し、補償された書き込み電流とし
て、端子ｈから出力される。
【００１６】図１の実施例の具体的な書き込み電流の調
整要領を図３を参照して説明する。
整要領を図３を参照して説明する。
【００１７】図３において、マイコンを用して調整する
例が示されており、回路３〜５は図１と同様で、負荷で
ある磁気ヘッド６，磁気メディア７が接続されていて、
読み出し回路８も、磁気ヘッド６から分離している。テ
スタ９は、書き込み，読み出しを制御し、読み出し信号
をデータアップ（Ｄａｔａ ｕｐ）し、単体でも操作も
でき、マイコン１０からも制御できる。マイコン１０
で、テスタ９の制御及びテスタ９からのデータを受けと
る。
例が示されており、回路３〜５は図１と同様で、負荷で
ある磁気ヘッド６，磁気メディア７が接続されていて、
読み出し回路８も、磁気ヘッド６から分離している。テ
スタ９は、書き込み，読み出しを制御し、読み出し信号
をデータアップ（Ｄａｔａ ｕｐ）し、単体でも操作も
でき、マイコン１０からも制御できる。マイコン１０
で、テスタ９の制御及びテスタ９からのデータを受けと
る。
【００１８】マイコン１０がテスタ９に読み書きテスト
を指示し、テスタ９はメディア７に書き込み、その書き
込んだデータを読みとり、ジッタ等からマージンを算出
し、マイコン１０へデータを送る。次に、マイコン１０
は書き込み電流補償用データ（ＤＡＴＡ）を増加させ、
電流補償用Ｄ／Ａコンバータ回路３へ送り、前述の読み
書きテストを指示する。
を指示し、テスタ９はメディア７に書き込み、その書き
込んだデータを読みとり、ジッタ等からマージンを算出
し、マイコン１０へデータを送る。次に、マイコン１０
は書き込み電流補償用データ（ＤＡＴＡ）を増加させ、
電流補償用Ｄ／Ａコンバータ回路３へ送り、前述の読み
書きテストを指示する。
【００１９】マージンが最大となる書き込み電流補償用
ＤＡＴＡをアイコン１０が選択し、最適値とする。この
様に、自動調整を行なうことができ、書き込み電流補償
用ＤａｔａをＲＯＭ等に書き込むことにより設定が完了
する。
ＤＡＴＡをアイコン１０が選択し、最適値とする。この
様に、自動調整を行なうことができ、書き込み電流補償
用ＤａｔａをＲＯＭ等に書き込むことにより設定が完了
する。
【００２０】従来回路では、書き込む電流設定抵抗の付
け変えの手間があり、調整時間も１分以上かかっていた
が、以上の様にマイコン１０を用いると、１０秒以内で
納まる為、調整時間の短縮，調整の無人化が可能とな
る。
け変えの手間があり、調整時間も１分以上かかっていた
が、以上の様にマイコン１０を用いると、１０秒以内で
納まる為、調整時間の短縮，調整の無人化が可能とな
る。
【００２１】このように、本実施例の磁気記録駆動回路
は、制御信号の量すなわち２進数の大きさに応じて書き
込み電流の補正電流量を調整できる書き込み電流補償用
Ｄ／Ａコンバータ回路を備えている為、磁気ヘッドや機
種等の設定により、電流設定用抵抗を決定し、読み書き
テストを行なった後、前記Ｄ／Ａコンバータ回路に書き
込み電流補正用制御信号を与えることにより、書き込み
電流設定用抵抗を調整する手間がなく、磁気ヘッドの特
性にマッチした書き込み電流が生成できる。
は、制御信号の量すなわち２進数の大きさに応じて書き
込み電流の補正電流量を調整できる書き込み電流補償用
Ｄ／Ａコンバータ回路を備えている為、磁気ヘッドや機
種等の設定により、電流設定用抵抗を決定し、読み書き
テストを行なった後、前記Ｄ／Ａコンバータ回路に書き
込み電流補正用制御信号を与えることにより、書き込み
電流設定用抵抗を調整する手間がなく、磁気ヘッドの特
性にマッチした書き込み電流が生成できる。
【００２２】尚、磁気ヘッドコイルの特性のバラツキ
は、製造上±１０％である為、磁気ヘッドコイルのバラ
ツキを補正する為には、書き込み電流の補正量を±１０
％に設定すれば良く、図２に示す４ｂｉｔのＤ／Ａコン
バータ回路３にて対応できる。ＩＣ化した場合、４ｂｉ
ｔのＤ／Ａコンバータ回路３は、１２素子で実現でき、
チップ面積にして０，１２５ｍｍ2 程度で、通常の磁気
記録回路ＩＣのチップ面積は１６ｍｍ2 で０．１５６％
の増加で、前述した効果が得られる。
は、製造上±１０％である為、磁気ヘッドコイルのバラ
ツキを補正する為には、書き込み電流の補正量を±１０
％に設定すれば良く、図２に示す４ｂｉｔのＤ／Ａコン
バータ回路３にて対応できる。ＩＣ化した場合、４ｂｉ
ｔのＤ／Ａコンバータ回路３は、１２素子で実現でき、
チップ面積にして０，１２５ｍｍ2 程度で、通常の磁気
記録回路ＩＣのチップ面積は１６ｍｍ2 で０．１５６％
の増加で、前述した効果が得られる。
【００２３】
【発明の効果】以上説明したように、本発明は、書き込
み電流の補正量を２進数で表わし、制御信号として与え
ることにより、書き込み電流の補正ができるので、書き
込み電流設定用抵抗を調整し書き込み電流を合わせこむ
という手間を省き、磁気ヘッドの特性にマッチした書き
込み電流が生成できるという効果を有する。
み電流の補正量を２進数で表わし、制御信号として与え
ることにより、書き込み電流の補正ができるので、書き
込み電流設定用抵抗を調整し書き込み電流を合わせこむ
という手間を省き、磁気ヘッドの特性にマッチした書き
込み電流が生成できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の磁気記録駆動回路を示すブ
ロック図である。
ロック図である。
【図２】図１に示したブロックのうち書き込み電流設定
部を示した回路図である。
部を示した回路図である。
【図３】図１の書き込み電流を補正する時のブロック図
である。
である。
【図４】従来の磁気記録駆動回路を示すブロック図であ
る。
る。
【図５】従来の書き込み電流設定部を示した回路図であ
る。
る。
１ 設定抵抗選択回路 ２ 電圧電流変換回路 ３ 電流補償用Ｄ／Ａコンバータ回路 ４ 電流増幅回路 ５ 磁気ヘッド切り換え回路 ６ 磁気ヘッド ７ 磁気メディア ８ 読み出し回路 ９ テスタ １０ マイクロコンピュータ ａ 設定制御信号端子 ｂ，ｃ，ｄ 書き込み電流設定端子 ｅ 電流補正量信号入力端子 ｆ，ｇ 磁気ヘッド接続端子 ｈ 書き込み電流出力端子 Ｖｃｃ 電源電圧 Ｖｒｅｆ 基準電圧回路 ＯＰ 差動増幅回路 Ｑ１〜Ｑ１１ トランジスタ Ｍ１〜Ｍ７ ＭＯＳＦＥＴ Ｒ１〜Ｒ３ 電流設定用抵抗 Ｒ４〜Ｒ１３ 抵抗
Claims (2)
- 【請求項１】 制御信号を受けとることにより、設置さ
れた１本あるいは多数の抵抗から任意の１本を選択する
設定抵抗選択回路と、前記選択回路で設定された抵抗と
基準電圧源により基準の電流を合成する電圧／電流変換
回路と、電流補償用の制御信号の量により前記基準の電
流に対して電流を加える電流補償用Ｄ／Ａコンバータ回
路と、前記Ｄ／Ａコンバータ回路で保障された電流を増
幅する電流増幅回路と、磁化する方向又は磁性を決定す
る為複数の磁気ヘッドを接続できる磁気ヘッド切り換え
回路とを備えたことを特徴とする磁気記録駆動回路。 - 【請求項２】 Ｄ／Ａコンバータ回路が、２個のカレン
トリラー回路を備える請求項１記載の磁気記録駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP887992A JP2806669B2 (ja) | 1992-01-22 | 1992-01-22 | 磁気記録駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP887992A JP2806669B2 (ja) | 1992-01-22 | 1992-01-22 | 磁気記録駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05197908A true JPH05197908A (ja) | 1993-08-06 |
| JP2806669B2 JP2806669B2 (ja) | 1998-09-30 |
Family
ID=11704963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP887992A Expired - Lifetime JP2806669B2 (ja) | 1992-01-22 | 1992-01-22 | 磁気記録駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806669B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038531A1 (ja) * | 2004-10-07 | 2006-04-13 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びデルタシグマ変調器、並びにそれらの抵抗値調整方法 |
-
1992
- 1992-01-22 JP JP887992A patent/JP2806669B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038531A1 (ja) * | 2004-10-07 | 2006-04-13 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びデルタシグマ変調器、並びにそれらの抵抗値調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2806669B2 (ja) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| US6947238B2 (en) | Bias circuit for magneto-resistive head | |
| US5834952A (en) | Open-loop current mode biasing scheme for MR head | |
| JP2806669B2 (ja) | 磁気記録駆動回路 | |
| US5381277A (en) | Method and apparatus for decreasing a transition time of a read head from a write mode to a read mode | |
| JP2595806B2 (ja) | 磁気ディスク装置のリード・ライトアンプ回路 | |
| US4868691A (en) | Recording or reproducing apparatus | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| US5650884A (en) | Magnetic recording and reproducing apparatus having a high-speed changeover | |
| JP2586802B2 (ja) | 磁気記録・再生装置 | |
| JPH02304702A (ja) | 温度制御形リード／ライト回路 | |
| US4521818A (en) | One plus double omega squared radio frequency equalizer | |
| US6185060B1 (en) | Changeover circuit in tape recorder | |
| US6594097B1 (en) | Reproduction amplifier circuit of hard disk drive | |
| JP2520152B2 (ja) | 磁気記録装置 | |
| JP3592413B2 (ja) | 磁気記録再生装置及びその記録再生回路 | |
| JPS6363961B2 (ja) | ||
| JPS628570Y2 (ja) | ||
| JPS63292459A (ja) | 書込電流切換回路 | |
| JPH0856127A (ja) | オーディオ信号電力増幅回路およびこれを用いるオーディオ装置 | |
| JP2003067962A (ja) | 光記録再生装置 | |
| JP2001344847A (ja) | 光磁気記録再生装置 | |
| JPH0693283B2 (ja) | 記録再生装置 | |
| JPS59104828A (ja) | 増幅器 | |
| JPH06338007A (ja) | ディジタルｖｔｒ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |