JPH05199237A - 多重伝送装置 - Google Patents

Abstract

(57)【要約】 【目的】非破壊調停付きＣＳＭＡ／ＣＤ伝送方式におけ
るビットレートの向上 【構成】 伝送路の空き状態を確認した後データフレー
ムを送信しフレームの衝突時には優先度の最も高い１つ
のフレームのみを伝送させるようにした多重伝送装置に
おいて、自己のデータフレームの先頭から測定され、自
己のデータフレームの送信の後に他の伝送装置から送信
されたデータフレームの先頭が検出される可能性のある
遅延時間の時間差を持たせて、同一構成のアービットレ
ーション領域を重畳した場合であっても、そのアービッ
トレーション領域のビット構成を誤りなく検出できる程
度に、アービットレーション領域における１ビットの周
期を、アービットレーション領域の後の１ビットの周期
より長くするビット周期設定手段（１４、２２）を設け
たこと。衝突判定をしないデータ領域のビット周期を短
くできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ベースバンドデータ伝
送の非破壊調停付きＣＳＭＡ／ＣＤ（キャリアセンス多
重アクセス／コリジョンディテクション）伝送方式の多
重伝送装置において、平均的なビットレートを向上させ
た装置に関する。

【０００２】

【従来の技術】従来、ベースバンドデータ伝送方式にＣ
ＳＭＡ／ＣＤ伝送方式が知られている。この方式では、
単一の伝送路に多数の端末装置を接続して、端末装置間
でデータをデータフレームに乗せて伝送する方式であ
る。この方式では、伝送路でデータフレームが衝突しな
いように、各端末は、伝送路上にデータフレームが存在
していないことを確認した後に、伝送路にデータを送信
するようにしている。

【０００３】しかしながら、現実には、１つの端末が伝
送路が空き状態にあることを検出してデータフレームを
ドライバに出力してから、そのデータフレームが他の端
末のレシーバを介して解読されるまでには伝送遅延時間
がある。従って、他の端末では、その遅延時間までは伝
送路が空き状態であると判定されるので、その遅延時間
まではその端末からデータフレームが送信される可能性
がある。このように伝送路の空き状態を検出した後にデ
ータフレームを送信するようにしても、伝送路上でデー
タフレームの衝突が発生し得る。

【０００４】従って、伝送路上でデータフレームの衝突
が起こっていないことを監視する必要がある。この目的
のために、送信端末はデータの送信と共に同時に伝送路
からデータを受信して、送信ビットと受信ビットの２値
状態を比較している。そして、送信ビットと受信ビット
の２値状態が異なれば自己の端末が送信しているデータ
フレームは他の端末から送信されたデータフレームと衝
突し、そのフレームよりも優先度が低いとして、データ
フレームの送信を直ちに停止するようにしている。

【０００５】ところで、上記の非破壊調停付きＣＳＭＡ
／ＣＤ伝送方式は、通常のＣＳＭＡ／ＣＤ伝送方式と異
なり、伝送路でビットの異なる２値状態が重なった場合
には、一方の２値状態をとるようにドライバ及び伝送路
が構成されている。例えば、伝送システムが、ドライバ
がＰＮＰトランジスタで構成されており、エミッタを＋
５Ｖの電源に接続して、オープンコレクタを伝送路に接
続し、その伝送路を抵抗を介して接地（プルダウン）さ
せたシステムとする。このシステムでは、何れか１つの
端末のドライバのトランジスタがオンしてコレクタ端子
が＋５Ｖ電源電圧になった時には、他の端末のドライバ
のトランジスタの状態にかかわらず伝送路は＋５Ｖの電
源電圧レベルとなる。従って、伝送路が０Ｖの状態とな
るには、全ての端末のドライバのトランジスタがオフ状
態（電源非接続状態）である必要がある。換言すれば、
０Ｖ状態のビットと＋５Ｖ状態のビットとが衝突すれ
ば、伝送路は＋５Ｖ状態に支配される。このことは、＋
５Ｖ状態のビットを有しているデータフレームは衝突に
よってデータが破壊されないし、０Ｖ状態のビットを有
しているデータフレームは衝突によってデータが破壊さ
れたことを意味している。このように、伝送路では＋５
Ｖレベルが優勢レベル、０Ｖレベルが劣勢レベルとな
り、伝送路のレベルは優勢レベルに支配される。

【０００６】よって、データの破壊が検出された端末で
はデータフレームの送信をその破壊が検出された１ビッ
ト以内で停止するようにすれば、その後のビットはその
データフレームと衝突しないので、他の非破壊のデータ
フレームは送信を継続しても支障は生じない。非破壊調
停付きＣＳＭＡ／ＣＤ伝送方式は、このことを利用し
て、複数のデータフレームの衝突が生じても、１つのデ
ータフレームのみを生存させてそのデータフレームの伝
送を可能とする方式である。このデータフレームを生存
させるために、データフレームの先頭から所定のビット
長分だけアービットレーション領域を設けている。この
アービットレーション領域の各ビットを上位桁から順次
上記のように競合させて、ビットのレベルが変化させら
れたフレームの送信を直ちに停止することで、最後に１
つのデータフレームのみが生存できるようになってい
る。例えば、上記の例で言えば、アービットレーション
領域が上位ビットから順に＋５Ｖ状態が連続しているほ
ど優先度が高くなり、優先度の高いデータフレーム程、
衝突によって生き残ることができる。

【０００７】

【発明が解決しようとする課題】ところが、伝送装置の
ドライバ、レシーバ及び伝送路の伝搬遅延時間の存在の
ために、送信ビットと受信ビットの比較位置において、
複数のデータフレームが各データフレームの先頭（先頭
ビットのエッジ）が完全に同一タイミングで重なった状
態で衝突していることは少なく、一般的には、送信して
いるデータフレームの先頭エッジから１ビット以内の所
定の最大伝搬遅延時間内で重なっている。よって、この
ような場合にも非破壊調停付きＣＳＭＡ／ＣＤ伝送方式
を可能とするには、仮に、「０」、「１」の混在した同
一ビット構成の２つのアービットレーション領域を上記
の最大伝搬遅延時間以下の時間差を持たせて重ねた場合
であっても、各送信ビットと各受信ビットとが一致しな
ければならない。即ち、もし、２つのデータフレームが
同一優先度であれば２つのフレームは共に生存すること
が必要である。

【０００８】しかし、同一ビット構成の２つのアービッ
トレーション領域を最大遅延時間以下の時間差を持たせ
て重畳する場合には、上記の例で言えば、各ビットの０
Ｖ状態の期間と＋５Ｖ状態の期間とがずれて重畳される
ために、アービットレーション領域は優勢レベルである
＋５Ｖの期間の幅が長くなるという修正を受ける。この
結果、ビット検出のタイミングにおける信号レベルが元
のアービットレーション領域のビットのレベルに対して
反転してしまい送信ビットと受信ビットが異なるという
判定が行われる。このため、データフレームの送信が直
ちに停止され、優先度の高いデータフレームを生存させ
るという非破壊調停付きＣＳＭＡ／ＣＤ伝送方式が成立
しなくなる。

【０００９】そこで、同一ビット構成のアービットレー
ション領域が上記の最大遅延時間以下の時間差を持って
重畳した場合にも、送信ビットと受信ビットが一致する
ためには、ビット検出タンミングを越えてビットのレベ
ルが修正を受けないことが必要となる。即ち、１ビット
周期を最大遅延時間に比べて十分に長くとらなければ、
非破壊調停付きＣＳＭＡ／ＣＤ伝送方式は達成されない
という問題があり、データ伝送のビットレートを大きく
することができなかった。本発明は、上記の課題を解決
するために成されたものであり、その目的とするところ
は、非破壊調停付きＣＳＭＡ／ＣＤ伝送方式において平
均的なビットレートを向上させることである。

【００１０】

【課題を解決するための手段】上記課題を解決するため
の発明の構成は、複数の伝送装置から送信されたデータ
フレームが重なった場合には、異なる２つの２値状態の
重なりに対して信号レベルが２値状態の一方の状態をと
るように構成されたベースバンド伝送方式の伝送路に接
続され、伝送路に他の伝送装置から送信されたデータフ
レームが存在しないことを確認した後、自己のデータフ
レームを伝送路に送信し、送信と共に伝送路上のデータ
を受信し、データフレームの先頭から所定ビット長だけ
とられたアービットレーション領域において、データフ
レームの送信ビットと受信ビットを比較して、各ビット
が一致すればデータフレームの送信を継続し、他方、一
致しないビットが検出された時には直ちにデータフレー
ムの送信を停止するようにした多重伝送装置において、
送信ビットと受信ビットとを比較する際に存在し得る遅
延時間であって、自己のデータフレームの先頭から測定
され、自己のデータフレームの送信の後に他の伝送装置
から送信されたデータフレームの先頭が検出される可能
性のある遅延時間の時間差を持たせて、同一構成のアー
ビットレーションを重畳した場合であっても、そのアー
ビットレーションのビット構成を誤りなく検出できる程
度に、アービットレーション領域における１ビットの周
期を、アービットレーション領域の後の１ビットの周期
より長くするビット周期設定手段を設けたことである。

【００１１】

【作用】ある１つの端末の多重伝送装置において、デー
タフレームを送信する場合には、先ず、伝送路にデータ
フレームが存在するか否かが判定される。伝送路にデー
タフレームが存在しない場合に、初めて、データフレー
ムの送信が行われる。このデータフレームの送信と共に
伝送路上のデータフレームの受信が行われ、データフレ
ームの先頭エッジから所定ビット数の領域、即ち、アー
ビットレーション領域の各ビットに対して、送信ビット
と受信ビットが一致しているか否かが判定される。デー
タフレームの先頭エッジが伝送路に送信されるタンミン
グに対して、所定の遅延時間τ以内では、他の端末の多
重伝送装置から送信されたデータフレームの先頭エッジ
が伝送路から受信される可能性がある。

【００１２】即ち、データフレームが送信する多重伝送
装置と伝送路との接続点において衝突する可能性があ
る。この遅延時間τは伝送路の伝搬遅延時間のもっとも
長い２つの多重伝送装置間において、一方の多重伝送装
置からデータフレームが伝送路に送信されてから、他方
の多重伝送装置においてデータフレームが検出するまで
の時間及びその他の端末の多重伝送装置がデータフレー
ムを送信して元の多重伝送装置と伝送路との接続点に到
るまでの時間との和で決定される。もしも、伝送路が非
常に短く伝送路の伝搬遅延時間が無視できる場合には、
ドライバの遅延時間とレシーバの遅延時間との和とな
る。

【００１３】この遅延時間τの時間差を持って２つのア
ービットレーション領域が重畳する可能性がある。この
時、同一ビット状態の信号を遅延時間τの時間差だけず
らして重畳させると、優勢レベル（上記の例では＋５Ｖ
状態）が遅延時間τだけ長くなる。

【００１４】しかし、この遅延時間τの時間差を持たせ
て同一構成のアービットレーション領域を重畳した場合
にも、各ビットの検出を誤り無く検出できる程度に、ア
ービットレーション領域の各ビットの周期Ｔが長く設定
されている。各ビットの状態を検出するタイミングは、
各ビットの１周期のｎ／ｍ（ｎ＜ｍ）のタイミングで検
出されるとすると、各ビットの先頭からＴ×ｎ／ｍ時間
経過したタイミングとなる。よって、各ビットの周期Ｔ
をΔＴだけ長くすれば、ビット検出タイミングもΔＴ×
ｎ／ｍだけ遅れる。よって、ΔＴ×ｎ／ｍ＞τが成立す
る程に、アービットレーション領域の各ビットの周期を
長くすれば、同一構成のアービットレーション領域が遅
延時間τだけの時間差を有して重畳しても、送信ビット
と受信ビットとが一致しないという判定にはならない。

【００１５】従って、データフレームが衝突した場合に
は、優先度の高いアービットレーション領域を持つデー
タフレームは送信が継続されることになる。一方、優先
度の低いアービットレーション領域を持つデータフレー
ムは、アービットレーション領域において、送信ビット
と受信ビットが一致しないビットがあり、不一致が検出
されてから１ビット以内で送信が停止されるので、優先
度の高いデータフレームは継続して生存することにな
る。

【００１６】アービットレーション領域の送信が終了す
れば、競合したフレームの中で最も優先度の高い１つの
データフレームしか伝送路には生存していないので、ア
ービットレーション領域以下のビットを送信する場合に
は、衝突判定を行う必要はなく、各ビットの周期を短く
設定することが可能となる。この結果、平均として送信
ビットレートを増大させることができる。

【００１７】

【発明の効果】本発明は、伝送路の空き状態を確認した
後、データフレームを送信しデータフレームの衝突時に
は優先度の最も高い１つのデータフレームのみを伝送さ
せるようにした多重伝送装置において、送信ビットと受
信ビットとを比較する際に存在し得る遅延時間であっ
て、自己のデータフレームの先頭から測定され、自己の
データフレームの送信の後に他の伝送装置から送信され
たデータフレームの先頭が検出される可能性のある遅延
時間の時間差を持たせて、同一構成のアービットレーシ
ョン領域を重畳した場合であっても、そのアービットレ
ーション領域のビット構成を誤りなく検出できる程度
に、アービットレーション領域における１ビットの周期
を、アービットレーション領域の後の１ビットの周期よ
り長くするビット周期設定手段を設けたことを特徴とし
ている。従って、アービットレーション領域の１ビット
の周期を長く設定することにより、最も優先度の高いア
ービットレーションを有する１つのデータフレームのみ
を生存させることができる。又、アービットレーション
領域よりも後のビットの周期は短く設定されるので、非
破壊調停付きＣＳＭＡ／ＣＤ伝送方式の平均的送信ビッ
トレートを向上させることができる。

【００１８】

【実施例】以下、本発明を具体的な一実施例に基づいて
説明する。本多重伝送装置の使用されるシステムは、図
２に示すように、１本の伝送路Ｌに対して多数の多重伝
送装置Ｘ１〜Ｘｎを接続したシステムである。各多重伝
送装置は、伝送路Ｌにデータフレームが存在しないこと
を確認した上で自己のデータフレームを伝送路に送信す
る。他の端末はそのデータフレームを受信して、自己宛
のデータフレームであれば入力データとして取り込む。

【００１９】次に、伝送装置Ｘ１と伝送装置Ｘ２間のデ
ータ伝送について説明する。図３に示すように、伝送装
置Ｘ１、Ｘ２は、それぞれ、ＣＰＵ１０ａ、１０ｂ、通
信装置１ａ、１ｂ、ドライバ１８ａ、１８ｂ、レシーバ
３６ａ、３６ｂから成る。

【００２０】ＣＰＵ１０ａの制御の元にデータフレーム
が作製され、データフレームは通信装置１ａにおいてビ
ット同期させてドライバ１８ａに出力され、ドライバ１
８ａで増幅された後、伝送路Ｌに出力される。又、伝送
路Ｌ上のデータフレームはレシーバ３６ａにより増幅さ
れ、通信装置１ａによりビット同期してデータフレーム
が解読され、データがＣＰＵ１０ａに出力される。

【００２１】データフレームは、図５に示すように、SO
F(スタートオブフレーム) 、ID、DATA、ECC 、EOD 、RS
P 、EOF の各領域で構成されている。IDは送信元アドレ
ス又は受信先アドレス又はその両方を含む領域であり、
DATAは伝送したい情報を含む領域である。SOF の信号レ
ベルは図６に示すように、ビット周期Ｔに対して、4T/3
の期間、＋５Ｖレベル（Ｈレベル）、2T/3の期間、０Ｖ
レベル（Ｌレベル）となるように構成されている。又、
ビットの２値状態「０」は、図６に示すように、2T/3の
期間、Ｈレベル、T/3 の期間、Ｌレベルとなる信号であ
り、「１」は、T/3 の期間、Ｈレベル、2T/3の期間、Ｌ
レベルとなる信号である。又、ビットの検出タイミング
はビット周期の先頭から計ってT/2 のタイミングであ
る。

【００２２】図４の（ａ）に示すように、「１」、
「１」の２ビットの信号波が、通信装置１ａからドライ
バ１８ａに出力されると、ドライバ１８ａから出力され
る信号波は、図４の（ｂ）に示すように、ドライバ１８
ａの伝搬遅延時間τsaだけ遅れる。さらに、その信号波
は、図４の（ｃ）に示すように、伝送路Ｌの伝搬遅延時
間τ_L だけ遅れて、伝送装置Ｘ２のレシーバ３６ｂに到
る。さらに、その信号波は、図４の（ｄ）に示すよう
に、レシーバ３６ａの伝搬遅延時間τrbだけ遅れて、通
信装置１ｂに入力される。そして、ＣＰＵ１０ｂに受信
データが渡される。

【００２３】一方、伝送装置Ｘ２は、図４の（ｄ）に示
す時刻t₄までは、伝送路Ｌにデータフレームが存在しな
いと判定するので、伝送装置Ｘ２は時刻t₄まではデータ
フレームを送信する可能性がある。もしも、図４の
（ｅ）に示すように、「１」、「１」の２ビットの信号
波が、時刻t₄において通信装置１ｂからドライバ３６ｂ
に出力されたとすると、ドライバ３６ｂの伝搬遅延時間
τsbだけ遅延した信号波がドライバ３６ｂから伝送路Ｌ
に、図４の（ｆ）に示すように、送信される。その信号
波は伝送路Ｌの伝搬遅延時間τ_L だけ遅延して、図４の
（ｇ）に示すように、伝送装置Ｘ１のレシーバ３６ａに
到る。このレシーバ３６ａの伝送路Ｌからの入力点で
は、図４の（ｂ）に示す信号波と図４の（ｇ）に示す信
号波が重畳する。＋５Ｖの信号レベル（優勢レベル）と
０Ｖレベル（劣勢レベル）とが重畳した時、＋５Ｖの信
号レベルになる。従って、図４の（ｈ）に示すように、
この信号波は、（ａ）の送信波に比べて、τ= τ_L ＋τ
rb＋τsb＋τ_L だけ、＋５Ｖの優勢レベルが長くなる。
又、この信号波はレシーバ３６ａの伝搬遅延時間τraだ
け遅れて、通信装置１ａに入力される。

【００２４】上記のように同一ビット構成の２つの信号
波が重畳した場合には、非破壊調停付きＣＳＭＡ／ＣＤ
伝送方式では、送信ビットと受信ビットとが一致しなけ
ればならない。図４の（ｉ）に示す受信信号波のビット
検出タイミングを受信信号波の立上りエッジからT/2 と
すると、「１」を「０」と誤検出しないためには、τ＜
T/6 である必要がある。即ち、 6τ＜T であれば、
「１」を「０」と誤判断することがない。

【００２５】本実施例装置は、図５に示すデータフレー
ムのデータフレームの衝突に際して優先度の高いフレー
ムを生存させていくためのビット領域であるアービット
レーション領域において１ビットの周期を上記の条件が
満たされるように設定している。そして、図７に示すよ
うに、アービットレーション領域より後の領域ではビッ
ト周期を上式を満たさない程の短い周期に設定してい
る。尚、受信信号波のビット検出タイミングを送信信号
波の立ち上がりエッジから計ってT/2 のタイミングとす
る場合には、τrb＋τsb+ τ_L ＋τrb＋τsb＋τ_L ＜T/
6 を満たす必要がある。

【００２６】次に、アービットレーション領域のビット
周期を長くし、その後のビット周期を短く設定するよう
にした本装置の具体的な構成について説明する。図１に
示すように、通信装置１ａは構成されている。ＣＰＵ１
０には送信バッファ１２が接続されており、その送信デ
ータバッファ１２にはビット数カウンタ１４を介して
「０」、「１」に対応して伝送路上の信号波（図６に示
すような）を生成する送信フォーマット変換回路１６が
接続されている。そして、送信フォーマット変換回路１
６の出力はドライバ１８に接続されている。ビット数カ
ウンタ１４はアービットレーション領域のビット数を計
数するカンウタであり、そのビット数カウンタ１４の出
力はＣＬＫ分周器２２に入力している。発振器２０は基
準周期のクロック信号を出力する回路であり、そのクロ
ック信号は送信データバッファ１２、受信データバッフ
ァ３０、ＣＬＫ分周器２２、ＣＬＫ分周器２８に入力し
ている。

【００２７】一方、レシーバ３６の出力には受信フォー
マット変換回路３４と伝送路上にデータフレームが存在
するか否かを検出するキャリアセンス回路２６が接続さ
れている。受信フォーマット変換回路３４にはビット数
カウンタ３２を介して受信データバッファ３０が接続さ
れている。受信データバッファ３０の内容はＣＰＵ１０
により読み取られる。又、送信フォーマット変換回路１
６と受信フォーマット変換回路２３の出力はアービット
レーション回路２４に入力しており、ここで、送信ビッ
トと受信ビットの比較が行われる。送信ビットと受信ビ
ットのレベルが不一致の場合には、直ちに、送信フォー
マット変換回路１６に送信停止信号が出力される。

【００２８】一方、ＣＬＫ分周器２２はビット数カウン
タ１４の出力するアービットレーション領域を決定する
信号を入力して、アービットレーション領域の送信の
間、クロック信号を大きな周期に分周し、アービットレ
ーション領域の後ではクロック信号を小さな周期に分周
して、送信フォーマット変換回路１６に出力している。
同様に、ＣＬＫ分周器２８はビット数カウンタ３２の出
力するアービットレーション領域を決定する信号を入力
して、アービットレーション領域の受信の間、クロック
信号を大きな周期に分周し、アービットレーション領域
の後ではクロック信号を小さな周期に分周して、受信フ
ォーマット変換回路３４に出力している。この結果、ア
ービットレーション領域は、データの衝突があっても、
非破壊調停付きＣＳＭＡ／ＣＤ伝送方式が可能な低ビッ
ト周期で送信、受信され、その他の領域では高ビット周
期で送信、受信される。

【００２９】次に、本装置の作動を図８、図９に示すフ
ローチャートに従って説明する。ＣＰＵ１０から送信デ
ータバッファ１２にデータフレームが出力される（ステ
ップ１００、１０２）。次に、送信データバッファ１２
へのデータ転送の完了に同期してビット数カウンタ１４
がクリアされる（ステップ１０４）。次に、ビット数カ
ウンタ１４のクリアの完了に同期して、ＣＬＫ分周器２
２の出力するクロック信号の周波数がＦslowＨz に設定
される。即ち、低ビット周期に設定される。

【００３０】次に、キャリアセンス回路２６の出力信号
が伝送路上にデータフレームが存在しないことを示す時
（ステップ１０８）、送信フォーマット変換回路１６の
要求により送信データバッファ１２からビット数カウン
タ１４を介してデータフレームが送信フォーマット変換
回路１６に出力される（ステップ１１０）。この時、ビ
ット数カウンタ１４により出力するデータのビット数が
計数され（ステップ１１２）、送信フォーマット変換回
路１６により伝送路上の信号波が生成され、ドライバ１
８にその信号波が出力され、ドライバ１８から信号波が
伝送路に送信される（ステップ１１４）。

【００３１】一方、受信はこれと平行して行われてお
り、アービットレーション回路２４により送信フォーマ
ット変換回路１６の出力する送信ビットと受信フォーマ
ット変換回路３４の出力する受信ビットとが一致してい
るか否かが判定される（ステップ１１６）。送信ビット
と受信ビットとが一致していれば、ビット数カウンタ１
４の値がアービットレーション領域のビット数８となっ
たか否かが判定され（ステップ１１８）る。ビット数が
８になるまで、送信ビットと受信ビットの判定が繰り返
される（ステップ１１２〜１２２）。

【００３２】ビット数が８であれば、他の競合したデー
タフレームに負けることなく、最後まで生存してアービ
ットレーション領域が出力完了したことを意味してい
る。よって、この場合には、ＣＬＫ分周器２２の出力す
るクロック信号の周波数がＦfastＨz に設定される（ス
テップ１２０）。即ち、高ビット周期に設定される。
尚、ＦfastはＦslowに比べて２倍に設定されている。そ
して、以後、アービットレーション領域より後のビット
が高ビット周期で送信される。データフレームの送信が
終了するまで送信手順が実行される（ステップ１１２〜
１２２）。

【００３３】一方、送信ビットと受信ビットが一致しな
かった場合には、伝送路には現時点で送信しているデー
タフレームよりも優先度の高い他のデータフレームが存
在していることを意味している。即ち、送信しているフ
レームはアービットレーションの競合において負けたこ
とを意味している。よって、直ちに、送信フォーマット
変換回路１６による送信手順が停止され、伝送路上のデ
ータフレームの監視手順に戻る（ステップ１１６、１０
４）。アービットレーションの競合において負けたフレ
ームは１ビット以内で送信が停止されるので、その後の
ビットにおいて敗戦したフレームとの対比は行われな
い。このようにアービットレーション領域のビット競合
に最後まで勝ち残ったフレームが競合フレームのなかの
優先度の最も高いフレームとなる。

【００３４】受信手順は次のように行われる。伝送路上
にデータフレームが存在しないことがキャリアセンス回
路２６で検出されると（ステップ２００）、ＣＬＫ分周
器２８の出力するクロック信号の周波数がＦ^' slowＨz
に設定される。即ち、低ビット周期に設定される（ステ
ップ２０２）。次に、ビット数カウンタ３２がクリアさ
れ（ステップ２０４）、データフレームの先頭のSOF が
検出されるまで待機する（ステップ２０６）。そして、
SOF が検出されると、受信フォーマット変換回路３４か
ら受信データバッファ３０に１ビットづつデータがビッ
ト数カウンタ３２を介して出力され（ステップ２０
８）、ビット数カウンタ３２は１ビットづつ受信された
データフレームのビット数を計数する（ステップ２１
０）。次に、ビット数カウンタ３２の計数した値が８に
達すると（ステップ２１２）、ビット数カウンタ３２か
ら制御信号がＣＬＫ分周器２８に出力され、ＣＬＫ分周
器２８は出力するクロック信号の周波数をＦ'fast Ｈz
に設定する（ステップ２１４）。即ち、高ビット周期に
設定される。

【００３５】このようにして、１つのデータフレームの
受信が完了するまで、受信手順が実行される（ステップ
２０８〜２１６）。そして、１つのデータフレームの受
信が完了すると、ＣＰＵ１０は受信データバッファ３０
の内容を読み込む（ステップ２１８）。

【００３６】以上のようにアービットレーション領域
は、送信ビットと受信ビットとの非破壊調停付きＣＳＭ
Ａ／ＣＤ伝送方式手順による照合が誤りなく実行できる
ように低ビット周期で送信され、アービットレーション
領域より後のビットはフレームが競合していることはな
いので、高ビット周期で伝送される。この結果、生存し
た１つのデータフレームのビット周期は図７に示すよう
になる。よって、非破壊調停付きＣＳＭＡ／ＣＤ伝送方
式において、平均したビットレートを向上させることが
できる。

【図面の簡単な説明】

【図１】本発明の具体的な一実施例に係る多重伝送装置
の構成を示したブロック図。

【図２】本多重伝送装置の使用されるシステムの構成を
示したブロック図。

【図３】２つの多重伝送装置間のデータ伝送に注目した
システムの構成を示したブロック図。

【図４】データフレームの衝突を説明するタイミングチ
ャート。

【図５】データフレームの構成を示したブロック図。

【図６】伝送路上における信号波形を示した波形図。

【図７】ビット周期の変調されたデータフレームを示し
た波形図。

【図８】データフレームの送信手順を示したフローチャ
ート。

【図９】データフレームの受信手順を示したフローチャ
ート。

【符号の説明】

Ｌ…伝送路 Ｘ１，Ｘ２…多重伝送装置 １２…送信データバッファ １４…ビット数カウンタ
（ビット周期設定手段） １６…送信フォーマット変換回路 １８…ドライバ ２２…ＣＬＫ分周器（ビット周期設定手段） ２４…アービットレーション回路 ２６…キャリアセンス回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の伝送装置から送信されたデータフ
   レームが重なった場合には、異なる２つの２値状態の重
   なりに対して信号レベルが２値状態の一方の状態をとる
   ように構成されたベースバンド伝送方式の伝送路に接続
   され、 前記伝送路に他の伝送装置から送信されたデータフレー
   ムが存在しないことを確認した後、自己のデータフレー
   ムを前記伝送路に送信し、 送信と共に前記伝送路上のデータを受信し、 前記データフレームの先頭から所定ビット長だけとられ
   たアービットレーション領域において、前記データフレ
   ームの送信ビットと受信ビットを比較して、各ビットが
   一致すればデータフレームの送信を継続し、他方、一致
   しないビットが検出された時には直ちに前記データフレ
   ームの送信を停止するようにした多重伝送装置におい
   て、 前記送信ビットと前記受信ビットとを比較する際に存在
   し得る遅延時間であって、自己のデータフレームの先頭
   から測定され、自己のデータフレームの送信の後に他の
   伝送装置から送信されたデータフレームの先頭が検出さ
   れる可能性のある遅延時間の時間差を持たせて、同一構
   成のアービットレーション領域を重畳した場合であって
   も、そのアービットレーション領域のビット構成を誤り
   なく検出できる程度に、前記アービットレーション領域
   における１ビットの周期を、前記アービットレーション
   領域の後の１ビットの周期より長くするビット周期設定
   手段を設けたことを特徴とする多重伝送装置。