JPH05199475A - ペデスタルレベル調整回路 - Google Patents
ペデスタルレベル調整回路Info
- Publication number
- JPH05199475A JPH05199475A JP4007704A JP770492A JPH05199475A JP H05199475 A JPH05199475 A JP H05199475A JP 4007704 A JP4007704 A JP 4007704A JP 770492 A JP770492 A JP 770492A JP H05199475 A JPH05199475 A JP H05199475A
- Authority
- JP
- Japan
- Prior art keywords
- crt
- video signal
- cathode
- pedestal level
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 title claims abstract description 31
- 239000003990 capacitor Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 101100112083 Arabidopsis thaliana CRT1 gene Proteins 0.000 description 1
- 101100238301 Arabidopsis thaliana MORC1 gene Proteins 0.000 description 1
- 101100519629 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX2 gene Proteins 0.000 description 1
- 101100468521 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFX1 gene Proteins 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＣＲＴ型ディスプレイ装置の走査期間中にブ
ランキング回路をブランキングレベルが階段波形状にな
るように動作させて、ＣＲＴのカソードまたはグリッド
における映像信号のペデスタルレベルをカットオフ電圧
にあわせて適正な画像をＣＲＴ画面に表示させる。 【構成】 ＣＲＴ型ディスプレイ装置の走査期間中にブ
ランキング回路をブランキングレベルが階段波形状にな
るように動作させてＣＲＴ画面においてペデスタルレベ
ル以上のバーのみ識別できるようにＣＲＴのカソードま
たはグリッドの直流バイアスを調整する構成を有し、映
像信号のペデスタルレベルをカットオフ電圧にあわせ
る。
ランキング回路をブランキングレベルが階段波形状にな
るように動作させて、ＣＲＴのカソードまたはグリッド
における映像信号のペデスタルレベルをカットオフ電圧
にあわせて適正な画像をＣＲＴ画面に表示させる。 【構成】 ＣＲＴ型ディスプレイ装置の走査期間中にブ
ランキング回路をブランキングレベルが階段波形状にな
るように動作させてＣＲＴ画面においてペデスタルレベ
ル以上のバーのみ識別できるようにＣＲＴのカソードま
たはグリッドの直流バイアスを調整する構成を有し、映
像信号のペデスタルレベルをカットオフ電圧にあわせ
る。
Description
【０００１】
【産業上の利用分野】この発明は、特にＣＲＴ型ディス
プレイ装置に関し、映像信号のペデスタルレベル以上の
階段波形がＣＲＴ画面上で識別でき、ペデスタルレベル
以下の階段波形がＣＲＴ画面上で識別できないようにＣ
ＲＴのカソードまたはグリッド部における直流バイアス
を調整することにより、映像信号のペデスタルレベルを
ＣＲＴのカットオフ電圧と同じになるように調整するペ
デスタルレベル調整回路に関するものである。
プレイ装置に関し、映像信号のペデスタルレベル以上の
階段波形がＣＲＴ画面上で識別でき、ペデスタルレベル
以下の階段波形がＣＲＴ画面上で識別できないようにＣ
ＲＴのカソードまたはグリッド部における直流バイアス
を調整することにより、映像信号のペデスタルレベルを
ＣＲＴのカットオフ電圧と同じになるように調整するペ
デスタルレベル調整回路に関するものである。
【０００２】
【従来の技術】一般にＣＲＴのカットオフ電圧は個々に
ばらつきが大きく、ＣＲＴのカソードまたはグリッド部
の直流バイアスを規定値にあわせるという方法ではＣＲ
Ｔのカソードまたはグリッドにおける映像信号のペデス
タルレベルをカットオフ電圧に合わせることはできな
い。それゆえ、従来、ＣＲＴのカソードまたはグリッド
における映像信号のペデスタルレベルをカットオフ電圧
に合わせるには図４（ｂ）に示すような階段波形状の映
像信号をＣＲＴ型ディスプレイ装置の映像信号入力部に
入力して、図４（ａ）に示すようにＣＲＴ画面において
明るさの異なるバーが全て識別できるようにＣＲＴのカ
ソードまたはグリッド部の直流バイアスを調整すること
でペデスタルレベルをカットオフ電圧に合わせている。
ばらつきが大きく、ＣＲＴのカソードまたはグリッド部
の直流バイアスを規定値にあわせるという方法ではＣＲ
Ｔのカソードまたはグリッドにおける映像信号のペデス
タルレベルをカットオフ電圧に合わせることはできな
い。それゆえ、従来、ＣＲＴのカソードまたはグリッド
における映像信号のペデスタルレベルをカットオフ電圧
に合わせるには図４（ｂ）に示すような階段波形状の映
像信号をＣＲＴ型ディスプレイ装置の映像信号入力部に
入力して、図４（ａ）に示すようにＣＲＴ画面において
明るさの異なるバーが全て識別できるようにＣＲＴのカ
ソードまたはグリッド部の直流バイアスを調整すること
でペデスタルレベルをカットオフ電圧に合わせている。
【０００３】
【発明が解決しようとする課題】このような従来の調整
方法だとＣＲＴのカソードまたはグリッドの電圧が図５
に示すようにペデスタルレベルがカットオフ電圧より下
であってもカットオフ電圧以下の波形は画面上には表示
されないため正確にペデスタルレベルをカットオフ電圧
にあわせることはできず、実際の使用時にＣＲＴに表示
される画像の暗い階調の部分が全て黒く見えてしまうな
ど正確な画像を表示することができないという課題があ
った。同様に図６に示すようにペデスタルレベルがカッ
トオフ電圧より上であっても画面上それを判断するのは
困難である。
方法だとＣＲＴのカソードまたはグリッドの電圧が図５
に示すようにペデスタルレベルがカットオフ電圧より下
であってもカットオフ電圧以下の波形は画面上には表示
されないため正確にペデスタルレベルをカットオフ電圧
にあわせることはできず、実際の使用時にＣＲＴに表示
される画像の暗い階調の部分が全て黒く見えてしまうな
ど正確な画像を表示することができないという課題があ
った。同様に図６に示すようにペデスタルレベルがカッ
トオフ電圧より上であっても画面上それを判断するのは
困難である。
【０００４】そこで、この発明の目的は、従来のこのよ
うな課題を解決するため、ＣＲＴ型ディスプレイ装置の
走査期間中にブランキング回路をブランキングレベルが
階段波形状になるように動作させてＣＲＴに表示される
バーの識別の可、不可により映像信号のペデスタルレベ
ルがＣＲＴのカットオフ電圧と同じになるようにＣＲＴ
カソードまたはグリッドの直流バイアスを調整してＣＲ
Ｔ画面に正しい画像を表示することである。
うな課題を解決するため、ＣＲＴ型ディスプレイ装置の
走査期間中にブランキング回路をブランキングレベルが
階段波形状になるように動作させてＣＲＴに表示される
バーの識別の可、不可により映像信号のペデスタルレベ
ルがＣＲＴのカットオフ電圧と同じになるようにＣＲＴ
カソードまたはグリッドの直流バイアスを調整してＣＲ
Ｔ画面に正しい画像を表示することである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、この発明は走査期間中にブランキング回路をブラン
キングレベルが階段波形状になるように動作させてＣＲ
Ｔに表示されるバーがペデスタルレベル以上のバーのみ
識別できるようにＣＲＴカソードまたはグリッドの直流
バイアスを調整することによりＣＲＴのカソードまたは
グリッドにおける映像信号のペデスタルレベルがＣＲＴ
のカットオフ電圧と同じになるように調整することでＣ
ＲＴ画面に正しい画像が表示されるようにした。
に、この発明は走査期間中にブランキング回路をブラン
キングレベルが階段波形状になるように動作させてＣＲ
Ｔに表示されるバーがペデスタルレベル以上のバーのみ
識別できるようにＣＲＴカソードまたはグリッドの直流
バイアスを調整することによりＣＲＴのカソードまたは
グリッドにおける映像信号のペデスタルレベルがＣＲＴ
のカットオフ電圧と同じになるように調整することでＣ
ＲＴ画面に正しい画像が表示されるようにした。
【０００６】
【作用】上記のように構成されたペデスタルレベル調整
回路を用いることによりＣＲＴのカソードまたはグリッ
ドにおけるペデスタルレベルを正確にカットオフ電圧に
あわせることができるのでＣＲＴ画面において暗い階調
が一様な黒になり画像認識が不可能になることを防ぎ正
しい画像をＣＲＴ画面に表示することができる。
回路を用いることによりＣＲＴのカソードまたはグリッ
ドにおけるペデスタルレベルを正確にカットオフ電圧に
あわせることができるのでＣＲＴ画面において暗い階調
が一様な黒になり画像認識が不可能になることを防ぎ正
しい画像をＣＲＴ画面に表示することができる。
【０００７】
【実施例】以下に、この発明の実施例を図面に基づいて
説明する。図１において、映像信号が供給される入力端
子１がコンデンサ２を通じてビデオプリアンプ３に接続
される。ビデオプリアンプ３の出力はビデオアンプのト
ランジスタ６のベース端子とダイオード４のアノード端
子に接続される。またトランジスタ６のエミッタ端子は
抵抗８を通じて接地され、さらにトランジスタ６のエミ
ッタ端子はコンデンサ９、抵抗１０を通じて接地され
る。トランジスタ６のコレクタ端子は抵抗７とトランジ
スタ１２のベース端子に接続される。トランジスタ１２
のコレクタ端子は定電圧源１１に接続され、またトラン
ジスタ１２のエミッタ端子は抵抗１３を通じて接地され
る。さらにトランジスタ１２のエミッタ端子からは映像
出力信号が取り出されコンデンサ１４を通じてＣＲＴ１
８のカソード２４に接続される。ＣＲＴ１８のカソード
２４は抵抗１５を通じて定電圧源１１に接続され、さら
にＣＲＴ１８のカソード２４はダイオード１６のアノー
ド端子に接続される。
説明する。図１において、映像信号が供給される入力端
子１がコンデンサ２を通じてビデオプリアンプ３に接続
される。ビデオプリアンプ３の出力はビデオアンプのト
ランジスタ６のベース端子とダイオード４のアノード端
子に接続される。またトランジスタ６のエミッタ端子は
抵抗８を通じて接地され、さらにトランジスタ６のエミ
ッタ端子はコンデンサ９、抵抗１０を通じて接地され
る。トランジスタ６のコレクタ端子は抵抗７とトランジ
スタ１２のベース端子に接続される。トランジスタ１２
のコレクタ端子は定電圧源１１に接続され、またトラン
ジスタ１２のエミッタ端子は抵抗１３を通じて接地され
る。さらにトランジスタ１２のエミッタ端子からは映像
出力信号が取り出されコンデンサ１４を通じてＣＲＴ１
８のカソード２４に接続される。ＣＲＴ１８のカソード
２４は抵抗１５を通じて定電圧源１１に接続され、さら
にＣＲＴ１８のカソード２４はダイオード１６のアノー
ド端子に接続される。
【０００８】ダイオード１６のカソード端子は可変定電
圧源１７に接続される。ブランキングパルスの供給され
る入力端子１９が抵抗２０を通じて階段波形発生器２３
の入力端子Ｃとトランジスタ２１のベース端子に接続さ
れる。階段波形発生器２３の出力端子Ｅがスイッチ５を
介してダイオード４のカソード端子に接続される。トラ
ンジスタ２１のコレクタ端子はスイッチ５を通じてダイ
オード４のカソード端子に接続される。
圧源１７に接続される。ブランキングパルスの供給され
る入力端子１９が抵抗２０を通じて階段波形発生器２３
の入力端子Ｃとトランジスタ２１のベース端子に接続さ
れる。階段波形発生器２３の出力端子Ｅがスイッチ５を
介してダイオード４のカソード端子に接続される。トラ
ンジスタ２１のコレクタ端子はスイッチ５を通じてダイ
オード４のカソード端子に接続される。
【０００９】さらにトランジスタ２１のエミッタ端子は
可変定電圧源２２に接続される。可変定電圧源２２の出
力電圧は階段波形発生器のＤ点に接続される。この階段
波形発生器２３はトリガがかかると図２に示すような水
平同期周波数に応じた階段波形を発生する。この階段波
形の３番の電圧はプリアンプ出力後のペデスタルレベル
と同じ電圧である。なおブランキングパルスがＨＩＧＨ
すなわちパルスが入力されている間の階段波形発生器２
３の出力電圧はＤ点を通じて可変定電圧源２２の出力電
圧におきかわる。
可変定電圧源２２に接続される。可変定電圧源２２の出
力電圧は階段波形発生器のＤ点に接続される。この階段
波形発生器２３はトリガがかかると図２に示すような水
平同期周波数に応じた階段波形を発生する。この階段波
形の３番の電圧はプリアンプ出力後のペデスタルレベル
と同じ電圧である。なおブランキングパルスがＨＩＧＨ
すなわちパルスが入力されている間の階段波形発生器２
３の出力電圧はＤ点を通じて可変定電圧源２２の出力電
圧におきかわる。
【００１０】従って、この回路において映像信号が入力
されるとコンデンサカップリングされた後、プリアンプ
３で増幅されてメインアンプであるトランジスタ６のベ
ースに供給される。ただしブランキングパルスが入力端
子１９に入力されている間の電圧は可変定電圧源２２の
出力電圧に置き換わっている。トランジスタ６のベース
端子に入力された映像信号はさらにＣＲＴで十分な輝度
をとるために必要な振幅まで増幅されてコレクタからと
りだされエミッタフォロワを構成しているトランジスタ
１２のベース端子に供給される。増幅された映像信号は
コンデンサカップリング後、ＣＲＴのカソード２４また
はグリッド部に供給される。コンデンサカップリング後
の直流バイアスは可変定電圧源１７で調整することがで
きる。
されるとコンデンサカップリングされた後、プリアンプ
３で増幅されてメインアンプであるトランジスタ６のベ
ースに供給される。ただしブランキングパルスが入力端
子１９に入力されている間の電圧は可変定電圧源２２の
出力電圧に置き換わっている。トランジスタ６のベース
端子に入力された映像信号はさらにＣＲＴで十分な輝度
をとるために必要な振幅まで増幅されてコレクタからと
りだされエミッタフォロワを構成しているトランジスタ
１２のベース端子に供給される。増幅された映像信号は
コンデンサカップリング後、ＣＲＴのカソード２４また
はグリッド部に供給される。コンデンサカップリング後
の直流バイアスは可変定電圧源１７で調整することがで
きる。
【００１１】ペデスタルレベルをカットオフ電圧にあわ
せるために調整する場合にはスイッチ５をＢ側に切り換
えることにより水平同期信号が入力されると階段波形発
生回路はトリガがかかり水平同期周波数に応じた階段波
形を発生する。そうすると、ＣＲＴ型ディスプレイ装置
に入力されている映像信号の画像の状態にかかわらずこ
の階段波形におきかわる。
せるために調整する場合にはスイッチ５をＢ側に切り換
えることにより水平同期信号が入力されると階段波形発
生回路はトリガがかかり水平同期周波数に応じた階段波
形を発生する。そうすると、ＣＲＴ型ディスプレイ装置
に入力されている映像信号の画像の状態にかかわらずこ
の階段波形におきかわる。
【００１２】図３にこの場合のＣＲＴ画面を示す。ペデ
スタルレベルのカットオフ調整は可変定電圧源１７の出
力電圧を可変させることで調整する。ここでペデスタル
レベルがカットオフ電圧と同じであれば図２の３番と４
番、４番と５番のバーはＣＲＴの画面で識別することが
でき、１番と２番、２番と３番のバーはＣＲＴ画面では
識別することはできない。もしペデスタルレベルがカッ
トオフ電圧より大きければ２番と３番または２番と３番
及び１番と２番のバーも画面で識別することができ、ペ
デスタルレベルがカットオフ電圧以下であれば３番と４
番のバーまたは３番と４番及び４番と５番のバーの識別
が不可能となる。よって３番と４番、４番と５番のバー
が識別でき、１番と２番、２番と３番のバーが識別でき
ないように可変定電圧源１７の出力電圧値を調整すれば
ペデスタルレベルをカットオフ電圧に正確に調整するこ
とができる。
スタルレベルのカットオフ調整は可変定電圧源１７の出
力電圧を可変させることで調整する。ここでペデスタル
レベルがカットオフ電圧と同じであれば図２の３番と４
番、４番と５番のバーはＣＲＴの画面で識別することが
でき、１番と２番、２番と３番のバーはＣＲＴ画面では
識別することはできない。もしペデスタルレベルがカッ
トオフ電圧より大きければ２番と３番または２番と３番
及び１番と２番のバーも画面で識別することができ、ペ
デスタルレベルがカットオフ電圧以下であれば３番と４
番のバーまたは３番と４番及び４番と５番のバーの識別
が不可能となる。よって３番と４番、４番と５番のバー
が識別でき、１番と２番、２番と３番のバーが識別でき
ないように可変定電圧源１７の出力電圧値を調整すれば
ペデスタルレベルをカットオフ電圧に正確に調整するこ
とができる。
【００１３】このようにしてＣＲＴ型ディスプレイ装置
のＣＲＴカソード部またはグリッド部における映像信号
のペデスタルレベルがカットオフ電圧と同じ電圧にな
り、暗い階調の画像がＣＲＴ画面に表示されないという
ようなことを防ぐことができ正しい画像、すなわちＣＲ
Ｔ型ディスプレイ装置に入力された映像信号の画像が損
なわれることなくＣＲＴ画面に表示することができる。
のＣＲＴカソード部またはグリッド部における映像信号
のペデスタルレベルがカットオフ電圧と同じ電圧にな
り、暗い階調の画像がＣＲＴ画面に表示されないという
ようなことを防ぐことができ正しい画像、すなわちＣＲ
Ｔ型ディスプレイ装置に入力された映像信号の画像が損
なわれることなくＣＲＴ画面に表示することができる。
【００１４】
【発明の効果】以上説明したように、この発明はディス
プレイ装置の走査期間中にブランキング回路をブランキ
ングレベルが階段波形状になるように動作させてＣＲＴ
に表示されるバーの識別の可、不可を確認しながら、Ｃ
ＲＴカソードまたはグリッドにおける直流バイアスを調
整することにより映像信号のペデスタルレベルがＣＲＴ
のカットオフ電圧と同じになるという構成にしたので簡
単、正確にペデスタルレベルをカットオフ電圧にあわせ
ることができるのでＣＲＴ画面に正しい画像を表示する
ことができ、画像が損なわれたりすることを防ぐ効果が
ある。
プレイ装置の走査期間中にブランキング回路をブランキ
ングレベルが階段波形状になるように動作させてＣＲＴ
に表示されるバーの識別の可、不可を確認しながら、Ｃ
ＲＴカソードまたはグリッドにおける直流バイアスを調
整することにより映像信号のペデスタルレベルがＣＲＴ
のカットオフ電圧と同じになるという構成にしたので簡
単、正確にペデスタルレベルをカットオフ電圧にあわせ
ることができるのでＣＲＴ画面に正しい画像を表示する
ことができ、画像が損なわれたりすることを防ぐ効果が
ある。
【図１】本発明のペデスタルレベル調整回路の説明図で
ある。
ある。
【図２】階段波形発生器の出力電圧波形図である。
【図３】ペデスタルレベル調整時のＣＲＴ画面である。
【図４】従来のペデスタルレベル調整方法を示す説明図
である。
である。
【図５】ＣＲＴのカソードにおける電圧波形図である。
【図６】ＣＲＴのカソードにおける電圧波形図である。
１ 映像信号入力端子 ３ プリアンプ １８ ＣＲＴ １９ ブランキングパルス入力端子 ２３ 階段波形発生器 ２４ ＣＲＴのカソード
Claims (1)
- 【請求項１】 ＣＲＴ型ディスプレイ装置において、映
像信号を増幅し、ＣＲＴのカソードあるいはグリッドに
供給する増幅手段と、前記ＣＲＴのカソードあるいはグ
リッドに直流バイアス電圧を与える第１の可変電圧源
と、ブランキングパルス入力時にブランキングレベルを
出力するブランキングレベル発生手段と、水平同期信号
に応じた階段波形を発生する階段波形発生手段と、前記
ブランキングレベル発生手段の出力と前記階段波形発生
手段の出力とを選択するスイッチ手段とを具備すること
を特徴とするペデスタルレベル調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007704A JPH05199475A (ja) | 1992-01-20 | 1992-01-20 | ペデスタルレベル調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007704A JPH05199475A (ja) | 1992-01-20 | 1992-01-20 | ペデスタルレベル調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199475A true JPH05199475A (ja) | 1993-08-06 |
Family
ID=11673137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4007704A Pending JPH05199475A (ja) | 1992-01-20 | 1992-01-20 | ペデスタルレベル調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199475A (ja) |
-
1992
- 1992-01-20 JP JP4007704A patent/JPH05199475A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274281B1 (ko) | 빔 주사속도 변조 장치 | |
| US5798790A (en) | Display apparatus with gamma measurement | |
| KR0124387B1 (ko) | 픽쳐인픽쳐기능을 구비한 영상디스플레이기기의 화면상태안정화 방법 및 그 장치 | |
| JPH07287545A (ja) | ビデオ表示装置 | |
| JPH0353832B2 (ja) | ||
| KR100374055B1 (ko) | 좌우래스터보정장치 | |
| JPS6348981A (ja) | ビデオ表示装置 | |
| US4118729A (en) | Set-up arrangement for a color television receiver | |
| JPS61247179A (ja) | ビデオ信号処理及び表示装置 | |
| JPH05199475A (ja) | ペデスタルレベル調整回路 | |
| EP0393839B1 (en) | Self-adapting vertical scan circuit for raster-scanned cathode ray tube displays | |
| US4814880A (en) | Blanking circuit for use in a display apparatus which has a cathode-ray tube | |
| US4763048A (en) | Method and circuit for controlling the operating point of a video amplifier | |
| US4123776A (en) | Service switch arrangement for a color television receiver | |
| RU2122296C1 (ru) | Саморастровая схема монитора | |
| US5319287A (en) | Vertical deflection circuit | |
| KR100626461B1 (ko) | 영상표시기기의 컨버전스 시스템 | |
| US3660598A (en) | Dc regulating blanking insertion circuit and color matrix circuit | |
| EP0809398A2 (en) | Cathode current detecting circuit | |
| KR830002172B1 (ko) | 자동 키네스코프 바이어스 장치 | |
| JPWO1992022167A1 (ja) | 垂直偏向回路 | |
| KR0131597Y1 (ko) | 수직동기신호 발생회로 | |
| KR100486196B1 (ko) | 자동킨바이어스기준신호의잔상을제거한텔레비젼시스템및그의잔상제거방법 | |
| JP2737544B2 (ja) | 高圧発生回路 | |
| JPH0546104A (ja) | ビデオ信号増幅回路 |