JPH0520053A - マイクロプロセツサ - Google Patents

Abstract

(57)【要約】 【目的】 命令デコーダの回路変更を必要とせずに新規
の命令を追加したり、命令の機能を拡張や変更したりす
ることを可能にする。 【構成】 内蔵キャッシュ４３に予め拡張マイクロ命令
を登録しておき、マスクアドレスレジスタ１４のマスク
アドレスとマイクロアドレスバス１２のマイクロアドレ
スとは比較回路１７で比較され、この比較結果によって
マイクロＲＯＭ１の出力と内蔵キャッシュ４３の出力と
の何れかがマイクロ命令出力選択回路３８で選択され出
力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はマイクロ命令により演
算処理を制御する方式のマイクロプロセッサに関し、特
にマイクロ命令の機能を切り換える手段に関するもので
ある。

【０００２】

【従来の技術】図２は従来のマイクロプロセッサに備え
られるマイクロプログラム制御装置の構成を示すブロッ
ク図である。図２において、１はマイクロ命令を記憶す
るマイクロ命令記憶手段としてのマイクロＲＯＭ、２は
マイクロＲＯＭ１から読み出されたマイクロ命令、３は
マイクロ命令２を保持するマイクロ命令レジスタ、１３
はマイクロ命令２のうち演算器を制御する演算制御マイ
クロ命令、４は演算制御マイクロ命令１３をデコードす
るマイクロデコーダ、５はマイクロデコーダ４によって
デコードされた制御信号、６はマイクロ命令２が格納さ
れているエントリを指定するマイクロアドレス、７はマ
イクロアドレス６を格納するマイクロポインタ、８はマ
イクロポインタ７に格納されているマイクロアドレスを
＋１するインクリメンタ、９はマイクロ命令２のうち次
のマイクロアドレスを指定するマイクロ次アドレス、１
０はマイクロ次アドレス９を格納するマイクロ次アドレ
スレジスタ、１１はマイクロ命令でサブルーチンを実行
する場合の戻り先のマイクロアドレスを格納するマイク
ロスタックレジスタ、１２はマイクロＲＯＭ１をアクセ
スするためのマイクロアドレスをマイクロポインタ７に
格納するためのマイクロアドレスバスである。

【０００３】次に、従来のマイクロプログラム制御装置
の動作について説明する。まず、マイクロ命令について
簡単に説明する。一つのマイクロ命令は演算器を制御す
る部分と、次のマイクロ命令の読み出しを制御する部分
とに分けられる。次のマイクロ命令の読み出しを制御す
る部分には、次のマイクロアドレスのマイクロ命令を読
み出す、指定されたマイクロアドレスへジヤンプする、
サブルーチンへジャンプする、サブルーチンへ戻ること
などを示すオペレーションがある。演算器を制御する部
分には、転送、加算、減算などがある。

【０００４】命令コードは図示しない外部メモリからフ
ェッチされ、図示しない命令デコーダで解読される。デ
コード結果によってその命令の演算を実現するためのマ
イクロアドレスが生成される。このマイクロアドレスは
マイクロアドレスバス１２に出力されマイクロポインタ
７に格納される。マイクロポインタ７に格納されたマイ
クロアドレス６によってマイクロＲＯＭ１がアクセスさ
れマイクロアドレス６に対応するマイクロ命令２がマイ
クロＲＯＭ１から出力されマイクロ命令レジスタ３に格
納される。

【０００５】次のマイクロアドレスのマイクロ命令を実
行する場合、即ちマイクロ命令が分岐しない場合、一つ
の命令が一つのマイクロ命令で処理される場合には、マ
イクロ命令２の演算器を制御する部分（演算制御マイク
ロ命令１３）はマイクロ命令レジスタ３からマイクロデ
コーダ４に入力されマイクロデコーダ４でデコードされ
演算器などを制御する制御信号５を生成する。そして、
次の命令を処理するためのマイクロアドレス６がマイク
ロアドレスバス１２からマイクロポインタ７に入力され
マイクロＲＯＭ１から新たなマイクロ命令２を読み出
す。

【０００６】一つの命令が複数のマイクロ命令で処理さ
れる場合には、マイクロＲＯＭ１からのマイクロ命令２
が読み出されマイクロ命令レジスタ３に保持される。と
同時にマイクロインクリメンタ８によってマイクロポイ
ンタ７のマイクロアドレスは＋１される。＋１されたマ
イクロアドレスはマイクロポインタ７に格納される。こ
の＋１されたマイクロアドレス６によってマイクロＲＯ
Ｍ１から次のマイクロ命令２の読み出しを行う。

【０００７】マイクロ命令２が分岐を示す場合には、マ
イクロ命令レジスタ３に保持されたマイクロ命令２のう
ちマイクロ次アドレス９をマイクロ次アドレスレジスタ
１０に入力する。と同時に演算制御マイクロ命令１３は
マイクロ命令レジスタ３からマイクロデコーダ４に入力
される。マイクロデコーダ４では前記同様制御信号５を
生成する。マイクロポインタ７にはマイクロアドレスバ
ス１２を通してマイクロ次アドレスレジスタ１０からマ
イクロ次アドレスが転送される。この時のマイクロポイ
ンタ７によるマイクロアドレス６で次のマイクロ命令２
をマイクロＲＯＭ１から読み出す。

【０００８】マイクロ命令２がサブルーチン分岐を示す
場合には、マイクロ命令レジスタ３に保持されたマイク
ロ命令のうちマイクロ次アドレス９をマイクロ次アドレ
スレジスタ１０に入力する。と同時に演算制御マイクロ
命令１３はマイクロ命令レジスタ３からマイクロデコー
ダ４に入力される。さらに、マイクロポインタ７のマイ
クロアドレス６はマイクロインクリメンタ８で＋１され
マイクロサブルーチンの戻り先アドレスとしてマイクロ
スタックレジスタ１１に格納される。マイクロデコーダ
４では前記同様制御信号５を生成する。マイクロポイン
タ７にはマイクロアドレスバス１２を通してマイクロ次
アドレスレジスタ１０からマイクロ次アドレスが転送さ
れる。このときのマイクロポインタ７によるマイクロア
ドレス６で次のマイクロ命令２をマイクロＲＯＭ１から
読み出す。

【０００９】マイクロ命令２がマイクロサブルーチンか
らの戻りを示す場合には、次のマイクロアドレスとして
サブルーチンの戻り先アドレスをマイクロスタックレジ
スタ１１からマイクロアドレスバス１２を通してマイク
ロポインタ７に格納する。このときのマイクロポインタ
７によるマイクロアドレス６でマイクロＲＯＭ１から次
のマイクロ命令２の読み出しを行う。

【００１０】

【発明が解決しようとする課題】以上のようなマイクロ
プログラム制御装置を備えた従来のマイクロプロセッサ
では、マイクロＲＯＭにのみ記憶されたマイクロ命令を
読み出して実行するように構成されているので、新規の
命令の追加や、命令の持つ機能を拡張や変更する場合は
マイクロＲＯＭを追加する必要があり、そして、その追
加マイクロＲＯＭのマイクロアドレスが生成できるよう
にするために命令デコーダの大幅な回路変更が生じ、開
発期間が長くかかるという問題点があった。

【００１１】この発明は上記のような問題点を解決する
ためになされたもので、命令デコーダの回路変更を必要
とせずに新規の命令を追加したり、命令の機能を拡張や
変更したりすることができるマイクロプロセッサを提供
することを目的とする。

【００１２】

【課題を解決するための手段】この発明に係るマイクロ
プロセッサは、内蔵キャッシュ４３にマイクロ命令を拡
張した拡張マイクロ命令を予め登録しておき、マイクロ
命令を記憶するマイクロ命令記憶手段（マイクロＲＯＭ
１）と、このマイクロ命令記憶手段をアクセスするため
のマイクロアドレスを保持するマイクロポインタ７と、
上記マイクロ命令や拡張マイクロ命令をマスクするため
のマスクアドレスを記憶するマスクアドレス記憶手段
（マスクアドレスレジスタ１４）と、上記マスクアドレ
スと上記マイクロアドレスを比較するアドレス比較手段
（比較回路１７）と、上記マイクロアドレスを内蔵キャ
ッシュ４３に登録されている拡張マイクロ命令のアドレ
スに変換するためのオフセット値を記憶するオフセット
アドレス記憶手段（オフセットアドレスレジスタ１５）
と、上記マイクロアドレスと上記オフセット値を加算し
て上記登録されている拡張マイクロ命令のアドレスを出
力する加算手段（加算回路１８）と、上記アドレス比較
手段の出力によって上記マイクロ命令記憶手段の出力と
上記内蔵キャッシュ４３の出力との何れかを選択するマ
イクロ命令出力選択手段（マイクロ命令出力選択回路３
８）と、内蔵キャッシュ４３に入力される上記加算手段
の出力であるアドレスなどを上記アドレス比較手段の出
力によって選択するアドレス入力選択手段（アドレス入
力選択回路２２）とを備えたものである。また、上記内
蔵キャッシュ４３に拡張マイクロ命令が登録されている
場合に該拡張マイクロ命令が登録されていることを示す
マイクロ命令登録表示手段（イネーブルビット２９）
と、このマイクロ命令登録表示手段を設定制御するマイ
クロ命令登録制御手段（マイクロ命令登録制御レジスタ
１６）とを備えたものである。

【００１３】

【作用】マイクロアドレスとマスクアドレスとの比較結
果によって内蔵キャッシュ４３に登録された拡張マイク
ロ命令は呼び出され、マイクロ命令記憶手段（マイクロ
ＲＯＭ１）の出力であるマイクロ命令から内蔵キャッシ
ュ４３の拡張マイクロ命令に切り換えられる。また、内
蔵キャッシュ４３に拡張マイクロ命令を登録し、マイク
ロ命令登録表示手段（イネーブルビット２９）をセット
しておくと、登録された拡張マイクロ命令はリプレース
されない。

【００１４】

【実施例】図１はこの発明の一実施例に係るマイクロプ
ロセッサに備えられるマイクロプログラム制御装置の構
成を示すブロック図である。図１において、図２に示す
構成要素に対応するものには同一の符号を付し、その説
明を省略する。この実施例では、マイクロＲＯＭ１の出
力のビット数と内蔵キャッシュ４３のエントリのデータ
のビット数とが異なる場合について説明する。そのた
め、マイクロＲＯＭ１から出力されるマイクロ命令２を
フィールドに分割したマイクロ命令フィールドをそれぞ
れ２ａと２ｂとし、また、マイクロ命令２のフィールド
置き換え後の置換マイクロ命令フィールドを２ｃとし
た。

【００１５】図１において、１４はマイクロ命令や拡張
マイクロ命令をマスクするためのマスクアドレスを記憶
するマスクアドレス記憶手段としてのマスクアドレスレ
ジスタ、１７はマスクアドレスレジスタ１４からのマス
クアドレスとマイクロアドレスバス１２からのマイクロ
アドレスとを比較するアドレス比較手段としての比較回
路、１５はマイクロアドレスを内蔵キャッシュ４３に登
録されている拡張マイクロ命令のアドレスに変換するた
めのオフセット値を記憶するオフセットアドレス記憶手
段としてのオフセットアドレスレジスタ、１８はマイク
ロアドレスバス１２からのマイクロアドレスと上記オフ
セット値とを加算して内蔵キャッシュ４３に登録されて
いる拡張マイクロ命令のアドレスを出力する加算手段と
しての加算回路、１９は加算回路１８の加算結果出力で
ある拡張マイクロ命令の登録アドレス、２０は内蔵キャ
ッシュ４３に登録或いは検索するデータのアドレス、２
１は比較回路１７の結果を示す制御信号、２２は内蔵キ
ャッシュ４３の登録或いは検索アドレスを選択するアド
レス入力選択手段としてのアドレス入力選択回路、２３
は内蔵キャッシュ４３に登録されているデータのアドレ
スインデックスを検索するためのアドレスを格納する検
索レジスタ、２３ａは検索レジスタ２３のインデックス
部分、２４は内蔵キャッシュ４３に登録されているデー
タのアドレスタグを比較するためのアドレスを格納する
比較レジスタ、２４ａは比較レジスタ２４のアドレスタ
グ部分、２５は内蔵キャッシュ４３に登録するデータの
アドレスを格納する登録レジスタ、２５ａは登録レジス
タ２５のアドレスタグ部分、２５ｂは登録レジスタ２５
のインデックス部分、２６は検索レジスタ２３のインデ
ックス２３ａと登録レジスタ２５のインデックス２５ｂ
を選択するインデックス選択回路、２７はマイクロ命令
登録制御レジスタ１６から出力される制御信号、２８は
内蔵キャッシュ４３のアドレスタグ登録部、２９は内蔵
キャッシュ４３に登録されたデータがマイクロ命令であ
ることを示すマイクロ命令登録表示手段としてのイネー
ブルビット、１６は内蔵キャッシュ４３へのデータ登録
時に登録されたデータがマイクロ命令であることを示す
イネーブルビット２９を制御するマイクロ命令登録制御
手段としてのマイクロ命令登録制御レジスタ、３０は内
蔵キャッシュ４３の登録データ、３１は内蔵キャッシュ
４３の１つのエントリを示すキャッシュポインタ、３２
はキャッシュポインタ３１が示すエントリ、３３はエン
トリ３２に対するエントリ出力、３３ａはエントリ出力
３３のアドレスタグ部分、３３ｂはエントリ出力３３の
イネーブルビット部分、３３ｃはエントリ出力３３のデ
ータ部分、３４は比較レジスタ２４のアドレスタグ部分
２４ａとエントリ出力３３のアドレスタグ部分３３ａの
比較を行うタグコンパレータ、３５はタグコンパレータ
３４の出力結果でヒット信号、３６はエントリ３３のデ
ータ出力レジスタ、３８はマイクロ命令のフィールド２
ｂとエントリ３３のデータ出力レジスタ３６の出力を選
択するマイクロ命令出力選択手段としてのマイクロ命令
出力選択回路、３９は内蔵キャッシュ４３に登録するデ
ータを格納するデータ入力レジスタ、４０はマスクアド
レスレジスタ１４，オフセットアドレスレジスタ１５，
マイクロ命令登録制御レジスタ１６にデータを転送する
ためのＳ１バス、４１はアドレス入力選択回路２２にア
ドレスを転送するためのＣＡバス、４２はデータレジス
タ３９にデータを転送するためのＤＤバス、４３は上述
したようにマイクロプロセッサの内部に登載されている
内蔵キャッシュを示す。

【００１６】まず、通常動作の内蔵キャッシュ４３の動
作について説明する。ＣＡバス４１から内蔵キャッシュ
４３に登録されているデータを検索するためのアドレス
２０がアドレス入力選択回路２２を経て検索レジスタ２
３に格納される。通常の動作ではアドレス入力選択回路
２２はＣＡバス４１からのアドレス２０を選択する。格
納された検索レジスタ２３のインデックス２３ａはイン
デックス選択回路２６を経てキャッシュポインタ３１に
入力され、特定のエントリ３２を選択する。次に、検索
レジスタ２３に格納されたアドレスは比較レジスタ２４
に転送される。転送後、空となった検索レジスタ２３は
次に検索するためのアドレスがＣＡバス４１から転送さ
れる。比較レジスタ２４のアドレスタグ部分２４ａはタ
グコンパレータ３４に入力され選択されたエントリ３２
のエントリ出力３３のアドレスタグ部分３３ａと比較さ
れる。比較した結果一致した時にはヒット信号３５とし
て出力され、不一致（ミスヒット）のときにはヒット信
号３５は出力されない。ヒットした時にはデータ出力レ
ジスタ３６の値が図に記載されていない命令デコーダ部
に転送される。

【００１７】一方、ミスヒットの時にはデータ出力レジ
スタ３６の値が命令デコーダ部に転送されず、以下の動
作に移る。格納されている比較レジスタ２４の内容を登
録レジスタ２５に転送し、登録レジスタ２５のアドレス
を基に外部メモリにデータをアクセスする。外部メモリ
からのデータはＤＤバス４２を経てデータ入力レジスタ
３９に格納される。データ入力レジスタ３９に格納され
たデータは登録レジスタ２５のアドレスタグ部分２５ａ
と一緒にキャッシュポインタ３１が示すエントリ３２に
登録される。その際、キャッシュポインタ３１の制御は
インデックス選択回路２６で選択されたインデックス２
５ｃを参照して行う。一方、登録レジスタ２５に転送し
て空になった比較レジスタ２４には次の比較データのア
ドレスが検索レジスタ２３から転送されてくる。但し、
内蔵キャッシュ４３に登録する際、選択されたエントリ
３２のイネーブルビット２９がセットされている時に
は、比較動作時に出力したイネーブルビット部３３ｂで
キャッシュポインタ３１を制御し、登録動作時のエント
リ３２へのアドレスタグ及びデータの書き込みを禁止す
る。イネーブルビット２９による書き込み禁止により、
内蔵キャッシュ４３の通常動作時に登録された拡張マイ
クロ命令がリプレースされることを防いでいる。

【００１８】次に、内蔵キャッシュ４３への拡張マイク
ロ命令の登録方法について説明する。但し、内蔵キャッ
シュ４３に登録できるエントリのデータ３０のビット幅
がマイクロＲＯＭ１から出力されるマイクロ命令２のビ
ット幅より小さい場合には、マイクロ命令の特定フィー
ルドを内蔵キャッシュ４３に登録し、そのフィールドを
マイクロＲＯＭ出力のマイクロ命令フィールドと置き換
えることになる。内蔵キャッシュ４３への拡張マイクロ
命令フィールドの登録はブート時にＬＤＣ命令を用いて
行う。このＬＤＣ命令は制御レジスタにデータをロード
する命令であり、制御レジスタとしてマスクアドレスレ
ジスタ１４、オフセットアドレスレジスタ１５、マイク
ロ命令登録制御レジスタ１６及び内蔵キャッシュ４３の
各エントリを予め登録しておく。まず、ブート処理中に
ＬＤＣ命令を用いてマスクアドレスレジスタ１４、オフ
セットアドレスレジスタ１５、マスク命令登録制御レジ
スタ１６をそれぞれセットする。マスクアドレスレジス
タ１４には拡張マイクロ命令アドレスの先頭アドレスを
格納することで、この先頭アドレス以降を全て拡張マイ
クロ命令アドレスとする。また、オフセットアドレスレ
ジスタ１５にはマスクアドレス値を内蔵キャッシュ４３
に登録されている拡張マイクロ命令の登録アドレスに変
換するためのオフセット値を格納する。マスク命令登録
制御レジスタ１６のセット後、ＬＤＣ命令を用いて内蔵
キャッシュ４３の特定のエントリに拡張マイクロ命令フ
ィールドをセットする。その際、マイクロ命令登録制御
レジスタ１６からの制御信号２７を受けて拡張マイクロ
命令のフィールドが登録されたエントリのイネーブルビ
ット２９をセットする。拡張マイクロ命令フィールドの
登録が終了した時点で、再びＬＤＣ命令を用いてマイク
ロ命令登録制御レジスタ１６をリセットし、一連の拡張
マイクロ命令のフィールド登録動作を完了する。

【００１９】上記のようにブート処理中に内蔵キャッシ
ュ４３に拡張マイクロ命令のフィールドを登録した後、
通常の命令処理に入る。まず、命令コードが図示されて
いない外部メモリよりフェッチされ、図示されていない
命令デコーダで解読される。デコード結果によってその
命令の演算を実現するためのマイクロ命令に対するマイ
クロアドレスを生成する。このマイクロアドレスはマイ
クロアドレスバス１２に出力される。このマイクロアド
レスとマスクアドレスレジスタ１４は毎回比較回路１７
によって比較される。比較の結果が不一致の場合、マイ
クロアドレスはマイクロポインタ７に入力され、マイク
ロポインタ７はマイクロアドレスに対するマイクロ命令
が登録されているエントリを選択してマイクロＲＯＭ１
からマイクロ命令フィールド２ａ，２ｂを出力する。比
較回路１７の出力制御信号２１によってマイクロ命令出
力選択回路３８は入力されたマイクロ命令フィールド２
ｂを選択し、マイクロ命令レジスタ３に出力する。マイ
クロ命令フィールド２ａとマイクロ命令出力選択回路３
８からの出力を合わせて演算制御マイクロ命令１３とし
てマイクロデコーダ４に入力する。

【００２０】一方、比較回路１７の結果が一致の場合、
マイクロアドレスがマイクロポインタ７に入力されると
同時に、比較回路１７の出力制御信号２１に従ってマイ
クロアドレスバス１２にロードされている値とオフセッ
トアドレスレジスタ１５を加算回路１８によって内蔵キ
ャッシュ４３に登録されている拡張マイクロ命令登録ア
ドレス１９を計算し、アドレス入力選択回路２２に転送
する。制御信号２１に従ってアドレス入力選択回路２２
は拡張マイクロ命令登録アドレス１９の入力を選択す
る。選択された拡張マイクロ命令登録アドレス１９は通
常の内蔵キャッシュ４３の動作と同様に検索レジスタ２
３に転送され、インデックス２３ａはインデックス選択
回路２６を経てキャッシュポインタ３１に入力される。
その後検索レジスタ２３の内容は比較レジスタ２４に転
送され、アドレスタグ２４ａはタグコンパレータ３４に
入力される。空になった検索レジスタ２３には次に検索
すべきアドレスが入力される。キャッシュポインタ３１
によって選択されたエントリ３２から出力されたエント
リ出力３３のデータ出力レジスタ３６の出力はマイクロ
命令出力選択回路３８に入力される。マイクロ命令出力
選択回路３８は比較回路１７からの制御信号２１によっ
て内蔵キャッシュ４３からのデータ出力レジスタ３６の
出力を選択する。以上のようにマイクロ命令出力選択回
路３８によってマイクロＲＯＭ１から出力されたマイク
ロ命令フィールド２ｂが内蔵キャッシュ４３からのデー
タ出力レジスタ３６の値に置換されてマイクロ命令レジ
スタ３に入力される。

【００２１】次のマイクロアドレスのマイクロ命令を実
行する場合、即ちマイクロ命令が分岐しない場合、一つ
の命令が一つのマイクロ命令で処理される場合，マイク
ロ命令２のうち演算制御マイクロ命令１３はマイクロ命
令レジスタ３からマイクロデコーダ４に入力されマイク
ロデコーダ４でデコードされ演算器などを制御する制御
信号５を生成する。そして、次の命令を処理するための
マイクロアドレスが図示されていない命令デコーダから
マイクロアドレスバス１２に出力される。このマイクロ
アドレスとマスクアドレスレジスタ１４の内容が比較回
路１７で比較される。

【００２２】一つの命令が複数のマイクロ命令で処理さ
れる場合、置換されたマイクロ命令がマイクロ命令レジ
スタ３に入力され、マイクロデコーダ４の出力制御信号
５によってマイクロインクリメンタ８がマイクロポイン
タ７のマイクロアドレスを＋１する。＋１されたマイク
ロアドレスはマイクロアドレスバス１２にロードされ、
新たにマイクロポインタ７に格納される。マイクロＲＯ
Ｍ１はこの＋１されたマイクロアドレス６によって次の
マイクロ命令２の読み出しを行う。同時に＋１されたマ
イクロアドレスはマイクロアドレスバス１２を経て比較
回路１７と加算回路１８にも入力される。比較回路１７
の結果以後の動作は前述と同様である。

【００２３】マイクロ命令２が分岐を示す場合、マイク
ロ命令レジスタ３に保持されたマイクロ命令２のうちマ
イクロ次アドレス９をマイクロ次アドレスレジスタ１０
に入力する。と同時に演算制御マイクロ命令１３はマイ
クロ命令レジスタ３からマイクロデコーダ４に入力され
る。マイクロデコーダ４では前記同様制御信号５を生成
する。次のステップで、マイクロ次アドレスレジスタ１
０に格納されたマイクロアドレスがマイクロアドレスバ
ス１２に出力される。マイクロアドレスバス１２のマイ
クロアドレスはマイクロポインタ７に入力されて、マイ
クロＲＯＭ１はマイクロアドレス６の示す次のマイクロ
命令２の読み出しを行う。同時にマイクロアドレスバス
１２にロードされたマイクロアドレスは比較回路１７と
加算回路１８にも入力され、マスクアドレスレジスタ１
４の内容と比較される。比較回路１７の結果以後の動作
は前述と同様である。

【００２４】マイクロ命令２がサブルーチン分岐を示す
場合、マイクロ命令レジスタ３に保持されたマイクロ命
令のうちマイクロ次アドレス９をマイクロ次アドレスレ
ジスタ１０に入力する。と同時に演算制御マイクロ命令
１３はマイクロ命令レジスタ３からマイクロデコーダ４
に入力される。さらに、マイクロポインタ７のマイクロ
アドレス６はマイクロインクリメンタ８で＋１されマイ
クロサブルーチンの戻り先アドレスとしてマイクロスタ
ックレジスタ１１に格納される。マイクロデコーダ４で
は前記同様制御信号５を生成する。次のステップで、マ
イクロ次アドレスレジスタ１０に格納されたマイクロア
ドレスがマイクロアドレスバス１２に出力される。マイ
クロアドレスバス１２にロードされたマイクロアドレス
は比較回路１７と加算回路１８にも入力され、マスクア
ドレスレジスタ１４の内容と比較される。比較回路１７
の結果以後の動作は前述と同様である。

【００２５】マイクロ命令２がマイクロサブルーチンか
らの戻りを示す場合、演算制御マイクロ命令１３はマイ
クロ命令レジスタ３からマイクロデコーダ４に入力され
る。マイクロデコーダ４では前記同様制御信号５を生成
する。次のステップで、次のマイクロアドレスとしてサ
ブルーチンの戻り先アドレスをマイクロスタックレジス
タ１１からマイクロアドレスバス１２に出力する。マイ
クロアドレスバス１２はマイクロポインタ７に入力され
てマイクロＲＯＭ１はマイクロアドレス６の示す次のマ
イクロ命令２の読み出しを行う。マイクロアドレスバス
１２にロードされたマイクロアドレスは比較回路１７と
加算回路１８にも入力され、マスクアドレスレジスタ１
４の内容と比較される。比較回路１７の結果以後の動作
は前述と同様である。

【００２６】

【発明の効果】以上のように本発明によれば、内蔵キャ
ッシュに予め拡張マイクロ命令を登録しておき、マイク
ロアドレスとマスクアドレスとの比較結果によって、内
蔵キャッシュに登録された拡張マイクロ命令を呼び出
し、マイクロ命令記憶手段のマイクロ命令を内蔵キャッ
シュの拡張マイクロ命令に切り換える構成としたので、
特定のマイクロ命令を拡張マイクロ命令に容易に置換で
き、また拡張マイクロ命令のテストも容易にでき、した
がって命令デコーダの回路変更を必要とせずに新規の命
令を追加したり、命令の機能を拡張や変更したりするこ
とができ、開発期間を短縮できるという効果が得られ
る。また、マイクロ命令登録表示手段を設けたことによ
り内蔵キャッシュに登録された拡張マイクロ命令はリプ
レースされることなく、したがって上記効果を容易に達
成するために役立つ。

【図面の簡単な説明】

【図１】この発明の一実施例に係るマイクロプロセッサ
のマイクロプログラム制御装置のブロック図である。

【図２】従来のマイクロプロセッサのマイクロプログラ
ム制御装置のブロック図である。

【符号の説明】

１ マイクロＲＯＭ（マイクロ命令記憶手段） ７ マイクロポインタ １４ マスクアドレスレジスタ（マスクアドレス記憶手
段） １５ オフセットアドレスレジスタ（オフセットアドレ
ス記憶手段） １６ マイクロ命令登録制御レジスタ（マイクロ命令登
録制御手段） １７ 比較回路（アドレス比較手段） １８ 加算回路（加算手段） ２２ アドレス入力選択回路（アドレス入力選択手段） ２９ イネーブルビット（マイクロ命令登録表示手段） ３８ マイクロ命令出力選択回路（マイクロ命令出力選
択手段） ４３ 内蔵キャッシュ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年４月６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】

【課題を解決するための手段】この発明に係るマイクロ
プロセッサは、内蔵キャッシュ４３にマイクロ命令を拡
張した拡張マイクロ命令を予め登録しておき、マイクロ
命令を記憶するマイクロ命令記憶手段（マイクロＲＯＭ
１）と、このマイクロ命令記憶手段をアクセスするため
のマイクロアドレスを保持するマイクロポインタ７と、
上記マイクロ命令や拡張マイクロ命令をマスクするため
のマスクアドレスを記憶するマスクアドレス記憶手段
（マスクアドレスレジスタ１４）と、上記マスクアドレ
スと上記マイクロアドレスを比較するアドレス比較手段
（比較回路１７）と、上記マイクロアドレスを内蔵キャ
ッシュ４３に登録されている拡張マイクロ命令のアドレ
スに変換するためのオフセット値を記憶するオフセット
アドレス記憶手段（オフセットアドレスレジスタ１５）
と、上記マイクロアドレスと上記オフセット値を加算し
て上記登録されている拡張マイクロ命令のアドレスを出
力する加算手段（加算回路１８）と、上記アドレス比較
手段の出力によって上記マイクロ命令記憶手段の出力と
上記内蔵キャッシュ４３の出力との何れかを選択するマ
イクロ命令出力選択手段（マイクロ命令出力選択回路３
８）と、内蔵キャッシュ４３に入力される上記加算手段
の出力であるアドレスを上記アドレス比較手段の出力に
よって選択するアドレス入力選択手段（アドレス入力選
択回路２２）とを備えたものである。また、上記内蔵キ
ャッシュ４３に拡張マイクロ命令が登録されている場合
に該拡張マイクロ命令が登録されていることを示すマイ
クロ命令登録表示手段（イネーブルビット２９）と、こ
のマイクロ命令登録表示手段を設定制御するマイクロ命
令登録制御手段（マイクロ命令登録制御レジスタ１６）
とを備えたものである。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】

【作用】マイクロアドレスとマスクアドレスとの比較結
果によって内蔵キャッシュ４３に登録された拡張マイク
ロ命令が呼び出され、マイクロ命令記憶手段（マイクロ
ＲＯＭ１）の出力であるマイクロ命令から内蔵キャッシ
ュ４３の拡張マイクロ命令に切り換えられる。また、内
蔵キャッシュ４３に拡張マイクロ命令を登録し、マイク
ロ命令登録表示手段（イネーブルビット２９）をセット
しておくと、登録された拡張マイクロ命令はリプレース
されない。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 内蔵キャッシュを備えマイクロ命令によ
   り演算処理を制御する方式のマイクロプロセッサにおい
   て、上記内蔵キャッシュにマイクロ命令を拡張した拡張
   マイクロ命令を予め登録しておき、上記マイクロ命令を
   記憶するマイクロ命令記憶手段と、このマイクロ命令記
   憶手段をアクセスするためのマイクロアドレスを保持す
   るマイクロポインタと、上記マイクロ命令や、予め内蔵
   キャッシュに登録された機能拡張や機能変更の拡張マイ
   クロ命令をマスクするためのマスクアドレスを記憶する
   マスクアドレス記憶手段と、上記マスクアドレスと上記
   マイクロアドレスを比較するアドレス比較手段と、上記
   マイクロアドレスを上記内蔵キャッシュに登録されてい
   る拡張マイクロ命令のアドレスに変換するためのオフセ
   ット値を記憶するオフセットアドレス記憶手段と、上記
   マイクロアドレスと上記オフセット値を加算して上記登
   録されている拡張マイクロ命令のアドレスを出力する加
   算手段と、上記アドレス比較手段の出力によって上記マ
   イクロ命令記憶手段の出力と上記内蔵キャッシュの出力
   との何れかを選択するマイクロ命令出力選択手段と、上
   記内蔵キャッシュに入力される上記加算手段の出力であ
   るアドレスなどを上記アドレス比較手段の出力によって
   選択するアドレス入力選択手段を備えたことを特徴とす
   るマイクロプロセッサ。
2. 【請求項２】 内蔵キャッシュに拡張マイクロ命令が登
   録されている場合に、該拡張マイクロ命令が登録されて
   いることを示すマイクロ命令登録表示手段と、このマイ
   クロ命令登録表示手段を設定制御するマイクロ命令登録
   制御手段とを備えたことを特徴とする請求項１のマイク
   ロプロセッサ。