JPH0520058A - マイクロコンピユータ - Google Patents
マイクロコンピユータInfo
- Publication number
- JPH0520058A JPH0520058A JP3197149A JP19714991A JPH0520058A JP H0520058 A JPH0520058 A JP H0520058A JP 3197149 A JP3197149 A JP 3197149A JP 19714991 A JP19714991 A JP 19714991A JP H0520058 A JPH0520058 A JP H0520058A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- operation code
- operand
- register
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 プログラムの不具合等により、マイクロコン
ピュータの命令デコーダがオペコードをオペランドとし
て、又はオペランドをオペコードとして解読し、実行す
るような異常状態を未然に防ぐ。 【構成】 各命令語に当該命令語がオペコードかオペラ
ンドかを示す判別ビットを付加し、命令レジスタ２から
は格納された命令語の判別ビットを出力させ、命令デコ
ーダ３からは命令レジスタ２に格納された命令語をオペ
コードとして解読するかオペランドとして解読するかを
示す信号を出力させる。そして、命令レジスタ２と命令
デコーダ３からの上記各出力を比較し、これらが一致し
ない場合に割り込み制御回路５に対して割り込み要求信
号を出力する比較器４を備えた。
ピュータの命令デコーダがオペコードをオペランドとし
て、又はオペランドをオペコードとして解読し、実行す
るような異常状態を未然に防ぐ。 【構成】 各命令語に当該命令語がオペコードかオペラ
ンドかを示す判別ビットを付加し、命令レジスタ２から
は格納された命令語の判別ビットを出力させ、命令デコ
ーダ３からは命令レジスタ２に格納された命令語をオペ
コードとして解読するかオペランドとして解読するかを
示す信号を出力させる。そして、命令レジスタ２と命令
デコーダ３からの上記各出力を比較し、これらが一致し
ない場合に割り込み制御回路５に対して割り込み要求信
号を出力する比較器４を備えた。
Description
【０００１】
【産業上の利用分野】この発明は、命令レジスタに格納
された命令語を一連の処理手順に従ってオペコード又は
オペランドとして解読する命令デコーダを有するととも
に、割り込み機能を有するマイクロコンピュータに関す
るものである。
された命令語を一連の処理手順に従ってオペコード又は
オペランドとして解読する命令デコーダを有するととも
に、割り込み機能を有するマイクロコンピュータに関す
るものである。
【０００２】
【従来の技術】図３は、従来の一般的なマイクロコンピ
ュータの本願に係わる要部を示すブロック図である。図
において、１は命令又はデータの受け渡しを行なうバ
ス、２は命令を一時的に格納する命令レジスタ、３は命
令レジスタ２に格納された命令を解読し、その命令に応
じた制御を図示しない制御回路に指示する命令デコー
ダ、５は割り込み要求信号を受け、内部処理に対して割
り込みを発生する割り込み制御回路、６はプログラムが
記録されているＲＯＭである。
ュータの本願に係わる要部を示すブロック図である。図
において、１は命令又はデータの受け渡しを行なうバ
ス、２は命令を一時的に格納する命令レジスタ、３は命
令レジスタ２に格納された命令を解読し、その命令に応
じた制御を図示しない制御回路に指示する命令デコー
ダ、５は割り込み要求信号を受け、内部処理に対して割
り込みを発生する割り込み制御回路、６はプログラムが
記録されているＲＯＭである。
【０００３】次に動作について説明する。図４は、ＲＯ
Ｍ６に機械語で記録されている命令語群を実行順に記述
したものである。１２は第１命令のオペコードであり、
仮に１バイト長とする。１３は第１命令のオペランドで
あり、仮に１バイト長とする。従って、第１命令は２バ
イト命令となる。１４は第２命令のオペコードで、１バ
イト命令である。１５は第３命令のオペコードであり、
仮に１バイト長とする。１６は第３命令のオペランドで
あり、仮に１バイト長とする。従って、第３命令は２バ
イト命令となる。ＲＯＭ６に記録されているこれらの命
令語群はバス１を経由して命令レジスタ２に一時的に格
納され、命令デコーダ３で解読され実行される。マイク
ロコンピュータが最初に実行する命令を第１命令とし、
実行過程を説明する。
Ｍ６に機械語で記録されている命令語群を実行順に記述
したものである。１２は第１命令のオペコードであり、
仮に１バイト長とする。１３は第１命令のオペランドで
あり、仮に１バイト長とする。従って、第１命令は２バ
イト命令となる。１４は第２命令のオペコードで、１バ
イト命令である。１５は第３命令のオペコードであり、
仮に１バイト長とする。１６は第３命令のオペランドで
あり、仮に１バイト長とする。従って、第３命令は２バ
イト命令となる。ＲＯＭ６に記録されているこれらの命
令語群はバス１を経由して命令レジスタ２に一時的に格
納され、命令デコーダ３で解読され実行される。マイク
ロコンピュータが最初に実行する命令を第１命令とし、
実行過程を説明する。
【０００４】ＲＯＭ６に記録されている命令語群の中
で、まず第１命令のオペコード１２がバス１を経由して
命令レジスタ２に一時的に格納される。命令デコーダ３
は、最初に命令レジスタ２に格納された命令語，すなわ
ち１２をオペコードとして解読する。命令デコーダ３
は、オペコード１２の情報の中から次に同一命令のオペ
ランドが存在することを判断し、引き続きＲＯＭ３から
オペランド１３を命令レジスタ２に格納する。命令デコ
ーダ３は、このオペコード１２とオペランド１３を１命
令として組み上げ、解読し実行する。次に、第２命令の
オペコード１４がバス１を経由して命令レジスタ２に一
時的に格納される。命令デコーダ３は第１命令が実行完
了したことで、１４をオペコードとして解読する。命令
デコーダ３は、オペコード１４の情報の中から次に同一
命令のオペランドが存在しないことを判断し、命令を解
読し実行する。続いて、第３命令のオペコード１５がバ
ス１を経由して命令レジスタ２に一時的に格納される。
命令デコーダ３は第２命令が実行完了したことで、１５
をオペコードとして解読する。命令デコーダ３は、オペ
コード１５の情報の中から次に同一命令のオペランドが
存在することを判断し、引き続きＲＯＭ６からオペラン
ド１６をバス１を経由して命令レジスタ２に格納する。
命令デコーダ３は、このオペコード１５とオペランド１
６を１命令として組み上げ、解読し実行する。
で、まず第１命令のオペコード１２がバス１を経由して
命令レジスタ２に一時的に格納される。命令デコーダ３
は、最初に命令レジスタ２に格納された命令語，すなわ
ち１２をオペコードとして解読する。命令デコーダ３
は、オペコード１２の情報の中から次に同一命令のオペ
ランドが存在することを判断し、引き続きＲＯＭ３から
オペランド１３を命令レジスタ２に格納する。命令デコ
ーダ３は、このオペコード１２とオペランド１３を１命
令として組み上げ、解読し実行する。次に、第２命令の
オペコード１４がバス１を経由して命令レジスタ２に一
時的に格納される。命令デコーダ３は第１命令が実行完
了したことで、１４をオペコードとして解読する。命令
デコーダ３は、オペコード１４の情報の中から次に同一
命令のオペランドが存在しないことを判断し、命令を解
読し実行する。続いて、第３命令のオペコード１５がバ
ス１を経由して命令レジスタ２に一時的に格納される。
命令デコーダ３は第２命令が実行完了したことで、１５
をオペコードとして解読する。命令デコーダ３は、オペ
コード１５の情報の中から次に同一命令のオペランドが
存在することを判断し、引き続きＲＯＭ６からオペラン
ド１６をバス１を経由して命令レジスタ２に格納する。
命令デコーダ３は、このオペコード１５とオペランド１
６を１命令として組み上げ、解読し実行する。
【０００５】このように、本来、ＲＯＭ６に記録されて
いる命令語群は、それぞれオペコード，オペランドとし
ての機能を有するが、命令デコーダ３は、これらの命令
語群を一連の処理手順に従って解読していく上でオペコ
ード又はオペランドとして処理する。つまり、命令デコ
ーダ３は最初に解読する命令語をオペコードとして処理
し、この命令語が持つ情報から次に同一命令のオペラン
ドが続くか、違う命令のオペコードが続くかを判断す
る。又、１命令の実行が完了すると、次に解読する命令
語をオペコードとして処理する。
いる命令語群は、それぞれオペコード，オペランドとし
ての機能を有するが、命令デコーダ３は、これらの命令
語群を一連の処理手順に従って解読していく上でオペコ
ード又はオペランドとして処理する。つまり、命令デコ
ーダ３は最初に解読する命令語をオペコードとして処理
し、この命令語が持つ情報から次に同一命令のオペラン
ドが続くか、違う命令のオペコードが続くかを判断す
る。又、１命令の実行が完了すると、次に解読する命令
語をオペコードとして処理する。
【０００６】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータは以上のように構成されており、仮に第１命令で
あるオペコード１２，オペランド１３が分岐命令で、そ
の分岐先のアドレスが第３命令のオペランド１６を示す
ようなプログラム上の不具合が存在しても、命令デコー
ダ３は本来オペランド１６が第３命令のオペランドであ
るという事実を確認する手段もなく、一連の処理手順に
従ってオペランド１６をオペコードとして実行すること
により、マイクロコンピュータの暴走を引き起こし、周
辺回路，周辺機器に多大な悪影響を及ぼすという問題点
があった。
ュータは以上のように構成されており、仮に第１命令で
あるオペコード１２，オペランド１３が分岐命令で、そ
の分岐先のアドレスが第３命令のオペランド１６を示す
ようなプログラム上の不具合が存在しても、命令デコー
ダ３は本来オペランド１６が第３命令のオペランドであ
るという事実を確認する手段もなく、一連の処理手順に
従ってオペランド１６をオペコードとして実行すること
により、マイクロコンピュータの暴走を引き起こし、周
辺回路，周辺機器に多大な悪影響を及ぼすという問題点
があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、分岐命令の分岐先アドレスがオ
ペランドを示すようなプログラム上の不具合等が存在し
ても、マイクロコンピュータの暴走を未然に防ぐことを
目的とする。
ためになされたもので、分岐命令の分岐先アドレスがオ
ペランドを示すようなプログラム上の不具合等が存在し
ても、マイクロコンピュータの暴走を未然に防ぐことを
目的とする。
【０００８】
【課題を解決するための手段】この発明に係るマイクロ
コンピュータは、命令を構成するオペコードやオペラン
ドを一時的に格納する命令レジスタと、命令レジスタに
格納された命令語を一連の処理手順に従ってオペコード
又はオペランドとして解読する命令デコーダと、割り込
み要求信号を受け内部処理に対して割り込みを発生する
割り込み制御回路とを有するマイクロコンピュータにお
いて、各命令語に当該命令語がオペコードかオペランド
かを示す判別ビットを付加し、命令レジスタからは格納
された命令語の判別ビットを出力させ、命令デコーダか
らは命令レジスタに格納された命令語をオペコードとし
て解読するかオペランドとして解読するかを示す信号を
出力させるとともに、命令レジスタと命令デコーダから
の上記各出力を比較し、これらが一致しない場合に割り
込み制御回路に対して割り込み要求信号を出力する比較
手段を備え、命令デコーダの処理手順に従った命令語が
命令レジスタに存在しない場合、現実行処理から予め指
定されている処理への処理移行を可能とし、マイクロコ
ンピュータの暴走を未然に防ぐようにしたものである。
コンピュータは、命令を構成するオペコードやオペラン
ドを一時的に格納する命令レジスタと、命令レジスタに
格納された命令語を一連の処理手順に従ってオペコード
又はオペランドとして解読する命令デコーダと、割り込
み要求信号を受け内部処理に対して割り込みを発生する
割り込み制御回路とを有するマイクロコンピュータにお
いて、各命令語に当該命令語がオペコードかオペランド
かを示す判別ビットを付加し、命令レジスタからは格納
された命令語の判別ビットを出力させ、命令デコーダか
らは命令レジスタに格納された命令語をオペコードとし
て解読するかオペランドとして解読するかを示す信号を
出力させるとともに、命令レジスタと命令デコーダから
の上記各出力を比較し、これらが一致しない場合に割り
込み制御回路に対して割り込み要求信号を出力する比較
手段を備え、命令デコーダの処理手順に従った命令語が
命令レジスタに存在しない場合、現実行処理から予め指
定されている処理への処理移行を可能とし、マイクロコ
ンピュータの暴走を未然に防ぐようにしたものである。
【０００９】
【作用】この発明においては、命令語に含まれる判別ビ
ットと、命令デコーダが一連の処理手順によって当該命
令語をオペコードとして解読するかオペランドとして解
読するかを示す信号とを比較し、一致しない場合、割り
込み制御回路に割り込み要求信号を入力する。これによ
り、プログラム上の不具合等によって、命令デコーダが
命令語のオペコードをオペランドとして、又は命令語の
オペランドをオペコードとして解読することによるマイ
クロコンピュータの暴走を未然に防ぐ。
ットと、命令デコーダが一連の処理手順によって当該命
令語をオペコードとして解読するかオペランドとして解
読するかを示す信号とを比較し、一致しない場合、割り
込み制御回路に割り込み要求信号を入力する。これによ
り、プログラム上の不具合等によって、命令デコーダが
命令語のオペコードをオペランドとして、又は命令語の
オペランドをオペコードとして解読することによるマイ
クロコンピュータの暴走を未然に防ぐ。
【００１０】
【実施例】以下、この発明の一実施例を図を用いて説明
する。図１は、この発明によるマイクロコンピュータの
一実施例の要部を示すブロック図であり、１〜３，５，
６は従来の構成とほぼ同様で、新たに比較器４が設けら
れている。ただし、命令レジスタ２は従来の機能に加え
て、命令語のＭＳＢ（最上位ビット）の状態を比較器４
に出力する。又、命令デコーダ３は従来の機能に加え
て、命令レジスタ２に格納された命令語を一連の処理手
順に従ってオペコードとして解読するかオペランドとし
て解読するかを示す信号を比較器４に対して出力する。
比較器４は、前記命令レジスタ２及び命令デコーダ３の
出力を比較し、不一致の時に割り込み制御回路５に対し
割り込み要求信号を出力するもので、排他的論理和ゲー
トなどにより実現することができる。
する。図１は、この発明によるマイクロコンピュータの
一実施例の要部を示すブロック図であり、１〜３，５，
６は従来の構成とほぼ同様で、新たに比較器４が設けら
れている。ただし、命令レジスタ２は従来の機能に加え
て、命令語のＭＳＢ（最上位ビット）の状態を比較器４
に出力する。又、命令デコーダ３は従来の機能に加え
て、命令レジスタ２に格納された命令語を一連の処理手
順に従ってオペコードとして解読するかオペランドとし
て解読するかを示す信号を比較器４に対して出力する。
比較器４は、前記命令レジスタ２及び命令デコーダ３の
出力を比較し、不一致の時に割り込み制御回路５に対し
割り込み要求信号を出力するもので、排他的論理和ゲー
トなどにより実現することができる。
【００１１】図２は、ＲＯＭ６に機械語で記録されてい
る命令語群を実行順に記述したものである。第１命令は
オペコード７とオペランド８の構成で、それぞれ１バイ
ト長とし、従って第１命令は２バイト命令とする。第２
命令はオペコード９のみの構成で、１バイト長とし、従
って第２命令は１バイト命令とする。第３命令はオペコ
ード１０とオペランド１１の構成で、それぞれ１バイト
長とし、従って第３命令は２バイト命令とする。上記各
オペコード７，９，１０及びオペランド８，１１のＭＳ
Ｂ（最上位ビット）には、それぞれ１ビットの判別ビッ
トを持ち、ここでは、オペコードであれば「１」，オペ
ランドであれば「０」とする。この判別ビットはアセン
ブル又はコンパイル時に自動的に付加される。なお、命
令体系が従来例と同様の場合、バス１，命令レジスタ２
及びＲＯＭ６は従来例よりも判別ビット１ビット分拡張
される。
る命令語群を実行順に記述したものである。第１命令は
オペコード７とオペランド８の構成で、それぞれ１バイ
ト長とし、従って第１命令は２バイト命令とする。第２
命令はオペコード９のみの構成で、１バイト長とし、従
って第２命令は１バイト命令とする。第３命令はオペコ
ード１０とオペランド１１の構成で、それぞれ１バイト
長とし、従って第３命令は２バイト命令とする。上記各
オペコード７，９，１０及びオペランド８，１１のＭＳ
Ｂ（最上位ビット）には、それぞれ１ビットの判別ビッ
トを持ち、ここでは、オペコードであれば「１」，オペ
ランドであれば「０」とする。この判別ビットはアセン
ブル又はコンパイル時に自動的に付加される。なお、命
令体系が従来例と同様の場合、バス１，命令レジスタ２
及びＲＯＭ６は従来例よりも判別ビット１ビット分拡張
される。
【００１２】次に動作について説明する。ＲＯＭ６に記
録されている命令語群はバス１を経由して命令レジスタ
２に一時的に格納され、命令デコーダ３で解読後実行さ
れる。マイクロコンピュータが最初に実行する命令を第
１命令とし、実行過程を説明する。ＲＯＭ６に記録され
ている命令語群の中で、まず第１命令のオペコード７が
バス１を経由して命令レジスタ２に一時的に格納され
る。この時、命令レジスタ２はオペコード７のＭＳＢ
（最上位ビット）の状態を比較器４に出力する。ここで
は、命令レジスタ２に格納されているオペコード７のＭ
ＳＢは「１」であり、従って比較器４には「１」が出力
される。続いて、命令デコーダ３は最初に命令レジスタ
２に格納された命令語をオペコードとして解読するの
で、比較器４に対してオペコードの解読を知らせる信号
「１」を出力する。比較器４は、命令レジスタ２及び命
令デコーダ３からの信号を比較し、不一致であれば割り
込み制御回路５に対し割り込み要求信号を出力する。こ
こでは、命令レジスタ２及び命令デコーダ３からの信号
がともに「１」で一致することから、割り込み制御回路
５に対しての割り込み要求信号は出力されない。命令デ
コーダ３はオペコード７を解読し、その情報の中から次
に同一命令のオペランドが存在することを判断し、引き
続きＲＯＭ６からオペランド８を命令レジスタ２に格納
する。この時、前記と同様に、命令レジスタ２からオペ
ランド８のＭＳＢである「０」を比較器４へ、又、命令
デコーダ３からオペランドの解読を知らせる信号「０」
を比較器４へそれぞれ出力する。比較器４は命令レジス
タ２と命令デコーダ３からの信号を比較するが、この場
合も一致するので割り込み要求信号は出力されない。第
１命令に対しての解読，実行が完了し、次の第２命令の
オペコード９がバス１を経由して命令レジスタ２に一時
的に格納される。命令レジスタ２はオペコード９のＭＳ
Ｂの状態「１」を比較器４に出力する。続いて、命令デ
コーダ３は当該命令語をオペコードとして解読するの
で、比較器４に対して「１」の信号が出力される。比較
器４は、命令レジスタ２及び命令デコーダ３からの信号
を比較するが、この場合も一致するので割り込み要求信
号は出力されない。命令デコーダ３は続いてオペコード
９を解読し実行する。第３命令に対しても同様である。
録されている命令語群はバス１を経由して命令レジスタ
２に一時的に格納され、命令デコーダ３で解読後実行さ
れる。マイクロコンピュータが最初に実行する命令を第
１命令とし、実行過程を説明する。ＲＯＭ６に記録され
ている命令語群の中で、まず第１命令のオペコード７が
バス１を経由して命令レジスタ２に一時的に格納され
る。この時、命令レジスタ２はオペコード７のＭＳＢ
（最上位ビット）の状態を比較器４に出力する。ここで
は、命令レジスタ２に格納されているオペコード７のＭ
ＳＢは「１」であり、従って比較器４には「１」が出力
される。続いて、命令デコーダ３は最初に命令レジスタ
２に格納された命令語をオペコードとして解読するの
で、比較器４に対してオペコードの解読を知らせる信号
「１」を出力する。比較器４は、命令レジスタ２及び命
令デコーダ３からの信号を比較し、不一致であれば割り
込み制御回路５に対し割り込み要求信号を出力する。こ
こでは、命令レジスタ２及び命令デコーダ３からの信号
がともに「１」で一致することから、割り込み制御回路
５に対しての割り込み要求信号は出力されない。命令デ
コーダ３はオペコード７を解読し、その情報の中から次
に同一命令のオペランドが存在することを判断し、引き
続きＲＯＭ６からオペランド８を命令レジスタ２に格納
する。この時、前記と同様に、命令レジスタ２からオペ
ランド８のＭＳＢである「０」を比較器４へ、又、命令
デコーダ３からオペランドの解読を知らせる信号「０」
を比較器４へそれぞれ出力する。比較器４は命令レジス
タ２と命令デコーダ３からの信号を比較するが、この場
合も一致するので割り込み要求信号は出力されない。第
１命令に対しての解読，実行が完了し、次の第２命令の
オペコード９がバス１を経由して命令レジスタ２に一時
的に格納される。命令レジスタ２はオペコード９のＭＳ
Ｂの状態「１」を比較器４に出力する。続いて、命令デ
コーダ３は当該命令語をオペコードとして解読するの
で、比較器４に対して「１」の信号が出力される。比較
器４は、命令レジスタ２及び命令デコーダ３からの信号
を比較するが、この場合も一致するので割り込み要求信
号は出力されない。命令デコーダ３は続いてオペコード
９を解読し実行する。第３命令に対しても同様である。
【００１３】通常は、このような手順に従って処理を進
めていくが、仮にプログラムの不具合等により、本来オ
ペコードであるのにオペランドとして、又はオペランド
であるのにオペコードとして解読する場合について説明
する。その例として、第１命令が分岐命令として、この
分岐先が第３命令のオペランドを示すようなプログラム
の不具合とする。第１命令であるオペコード７，オペラ
ンド８の解読，実行は前記と同様であるが、第１命令の
実行が完了し、次に第３命令のオペランド１１がバス１
を経由して命令レジスタ２に格納される。命令レジスタ
２はオペランド１１のＭＳＢの状態「０」を比較器４に
出力する。続いて、命令デコーダ３は当該命令語をオペ
コードとして解読するので、比較器４に対してオペコー
ドの解読を知らせる信号「１」を出力する。比較器４は
命令レジスタ２及び命令デコーダ３からの信号を比較す
るが、不一致であるため割り込み制御回路５に対して割
り込み要求信号を出力する。割り込み制御回路５はこれ
を受けて現実行処理を強制的に中断させ、予め指定され
ている処理に処理移行させる。
めていくが、仮にプログラムの不具合等により、本来オ
ペコードであるのにオペランドとして、又はオペランド
であるのにオペコードとして解読する場合について説明
する。その例として、第１命令が分岐命令として、この
分岐先が第３命令のオペランドを示すようなプログラム
の不具合とする。第１命令であるオペコード７，オペラ
ンド８の解読，実行は前記と同様であるが、第１命令の
実行が完了し、次に第３命令のオペランド１１がバス１
を経由して命令レジスタ２に格納される。命令レジスタ
２はオペランド１１のＭＳＢの状態「０」を比較器４に
出力する。続いて、命令デコーダ３は当該命令語をオペ
コードとして解読するので、比較器４に対してオペコー
ドの解読を知らせる信号「１」を出力する。比較器４は
命令レジスタ２及び命令デコーダ３からの信号を比較す
るが、不一致であるため割り込み制御回路５に対して割
り込み要求信号を出力する。割り込み制御回路５はこれ
を受けて現実行処理を強制的に中断させ、予め指定され
ている処理に処理移行させる。
【００１４】
【発明の効果】以上のように、この発明によれば、オペ
コードをオペランドとして、又はオペランドをオペコー
ドとして解読し、実行するようなプログラムの不具合等
により、最悪マイクロコンピュータの暴走を引き起こす
ような異常状態が発生しても、これを未然に防ぐことが
可能で、プログラムの不具合による開発効率の低下や、
車載用マイクロコンピュータのような市場製品に含まれ
るこの種のプログラム不具合による致命的欠陥を防ぐ効
果がある。
コードをオペランドとして、又はオペランドをオペコー
ドとして解読し、実行するようなプログラムの不具合等
により、最悪マイクロコンピュータの暴走を引き起こす
ような異常状態が発生しても、これを未然に防ぐことが
可能で、プログラムの不具合による開発効率の低下や、
車載用マイクロコンピュータのような市場製品に含まれ
るこの種のプログラム不具合による致命的欠陥を防ぐ効
果がある。
【図１】この発明の一実施例の要部を示すブロック図で
ある。
ある。
【図２】この発明の一実施例による命令語構成図であ
る。
る。
【図３】従来例の要部を示すブロック図である。
【図４】従来例の命令語構成図である。
１ バス ２ 命令レジスタ ３ 命令デコーダ ４ 比較器（比較手段） ５ 割り込み制御回路 ６ ＲＯＭ ７，９，１０ オペコード ８，１１ オペランド
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年６月４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １ バス ２ 命令レジスタ ３ 命令デコーダ ４ 比較器（比較手段） ５ 割り込み制御回路 ６ ＲＯＭ７，９，１０，１２，１４，１５ オペコード ８，１１，１３，１６ オペランド
Claims (1)
- 【特許請求の範囲】 【請求項１】 命令を構成するオペコードやオペランド
を一時的に格納する命令レジスタと、命令レジスタに格
納された命令語を一連の処理手順に従ってオペコード又
はオペランドとして解読する命令デコーダと、割り込み
要求信号を受け内部処理に対して割り込みを発生する割
り込み制御回路とを有するマイクロコンピュータにおい
て、各命令語に当該命令語がオペコードかオペランドか
を示す判別ビットを付加し、命令レジスタからは格納さ
れた命令語の判別ビットを出力させ、命令デコーダから
は命令レジスタに格納された命令語をオペコードとして
解読するかオペランドとして解読するかを示す信号を出
力させるとともに、命令レジスタと命令デコーダからの
上記各出力を比較し、これらが一致しない場合に割り込
み制御回路に対して割り込み要求信号を出力する比較手
段を備えたことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197149A JPH0520058A (ja) | 1991-07-11 | 1991-07-11 | マイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197149A JPH0520058A (ja) | 1991-07-11 | 1991-07-11 | マイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520058A true JPH0520058A (ja) | 1993-01-29 |
Family
ID=16369581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3197149A Pending JPH0520058A (ja) | 1991-07-11 | 1991-07-11 | マイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520058A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014219728A (ja) * | 2013-05-01 | 2014-11-20 | 株式会社エルイーテック | 処理装置におけるエラーを判定及び解決する装置及び方法 |
-
1991
- 1991-07-11 JP JP3197149A patent/JPH0520058A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014219728A (ja) * | 2013-05-01 | 2014-11-20 | 株式会社エルイーテック | 処理装置におけるエラーを判定及び解決する装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| EP0220684B1 (en) | Data processing system | |
| JP3658101B2 (ja) | データ処理装置 | |
| US5088030A (en) | Branch address calculating system for branch instructions | |
| EP0497485A2 (en) | Computer for implementing two-operand instructions | |
| US5440704A (en) | Data processor having branch predicting function | |
| JPS6250934A (ja) | 処理装置の割込制御方式 | |
| US5274792A (en) | Information processing apparatus with parallel instruction decoding | |
| JPH0520058A (ja) | マイクロコンピユータ | |
| US6032250A (en) | Method and apparatus for identifying instruction boundaries | |
| US5123096A (en) | Data processor with addressing mode decoding function | |
| US4959780A (en) | Microprogram processor with logic circuitry for combining signals from a microcode decoder and an instruction code decoder to produce a memory access signal | |
| US5499351A (en) | Arrangement of detecting branch error in a digital data processing system | |
| US4991130A (en) | Normalization control system for floating point arithmetic operation | |
| EP0416345B1 (en) | Instruction decoder for a pipeline processor | |
| EP0417587B1 (en) | Data processor having function of checking undefined addressing prescribed for each of instructions of variable length | |
| JPS60142742A (ja) | デ−タ処理装置 | |
| JP3114909B2 (ja) | プログラマブルコントローラの演算エラー処理方法 | |
| JP2503210B2 (ja) | マイクロプログラム制御装置 | |
| JPH0375904B2 (ja) | ||
| JPS58115559A (ja) | プログラム暴走検出回路 | |
| JPH0764822A (ja) | マイクロコンピュータ | |
| JPH06290041A (ja) | マイクロコンピュータ | |
| JPH07302205A (ja) | マイクロコンピュータ | |
| JPH1165829A (ja) | アドレス変換回路 |