JPH0520251A - 二重化プロセス入出力装置の切換方式 - Google Patents

Abstract

(57)【要約】 【目的】 二重化プロセス入出力装置において、互いに
相手側の状態監視を行い、その切換を正常且つ迅速に行
う。 【構成】 各ボード３ａ，３ｂの異常検出回路２３で各
々自己診断を行ない、正常状態、異常状態、異常復帰状
態、連絡不能状態を表す状態信号を生成して互いに相手
ボードに送信するとともに、自ボードと相手ボードの状
態信号を自ボードのコントロール／ステータスレジスタ
１８に記憶し、更に、このコントロール／ステータスレ
ジスタ１８の内容を図示を省略したＣＰＵに通知するこ
とにより、優先度の高い一方のボードを稼働して外部入
出力を許容し、他方を待機させる初期設定を行うととも
に、稼働中のボードが異常状態若しくは連絡不能状態
で、且つ、待機中のボードが正常状態若しくは異常復帰
状態のときは、これらボードの稼働と待機の設定を直ち
に切り換えるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、稼働中のプロセス入出
力装置と待機中のプロセス入出力装置との相互切換を行
うための二重化プロセス入出力装置の切換方式に関す
る。

【０００２】

【従来の技術】いわゆる装置産業、製造産業の分野で
は、そのプロセスが極めて複雑な場合が多いため、電子
計算機システムでプロセス制御を行うのが通常である。
この場合、電子計算機システムの信頼性がそのまま生産
性あるいは製品品質を左右するので、従来、プロセス制
御用の電子計算機（以下、ＣＰＵと略称する）と外部端
末とのインターフェースとを含むシステム全体、あるい
は外部入出力をＣＰＵとの間で行うプロセス入出力装置
のみを二重化し、一方のシステムあるいは装置に異常が
発生したときは直ちにこれを検出して他方のシステム等
に切り換えることで、プロセスの停止時間を極力短くす
るようにしている（特開昭４８−７４１４６号公報
等）。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
二重化方式では、個々のシステムあるいは装置の異常検
出機能は有するが、相互の状態監視機能までは有しな
い。そのため、一方のシステムに異常が発生して切換を
行う場合にその都度他方の状態を確認しなければなら
ず、稼働率や信頼性が悪い問題があった。

【０００４】また、最近、システムの能率的な保守管理
を行うために、故障部位あるいはボードの交換を通電状
態のまま行う活線挿抜方式が注目されている。本発明の
出願人も、特願平３−４８５２５号明細書で、データバ
スの擾乱、実装部品の破壊、誤動作を防止しながら活線
挿抜を行う方式を提案している。しかしながら、例えば
二重化プロセス入出力装置の一方で活線挿抜を行う場
合、従来の二重化方式では、他方のプロセス入出力装置
やＣＰＵ側で活線挿抜の開始、過程、終了の事実を知る
ことができないので、誤ってＣＰＵがアクセスしたり、
正常に復帰しない状態で切換がなされる場合があった。

【０００５】本発明は、このような課題に鑑みて創案さ
れたもので、信頼性、稼働率の向上が図れ、且つ、活線
挿抜およびＣＰＵのアクセスを正常に行うことができる
二重化プロセス入出力装置の切換方式を提供することを
目的としている。

【０００６】

【課題を解決するための手段】本発明は、上記目的を達
成するため、一つの電子計算機に同時にアクセスし得る
とともに互いに連絡可能の二つのプロセス入出力装置を
備えてなる二重化プロセス入出力装置をいずれか一方の
プロセス入出力装置に切り換えて外部入出力を行う方式
であって、各プロセス入出力装置に、自己診断を行い少
なくとも正常状態、異常状態、異常復帰状態、連絡不能
状態を表す状態信号を生成する手段と、自己の状態信号
と相手側の状態信号との受け渡しを行う状態信号受け渡
し手段と、該状態受け渡し手段により受信した相手側の
状態信号と自己の状態信号とを記憶する状態記憶手段と
を設け、この状態記憶手段の内容を前記電子計算機に通
知することにより、各プロセス入出力装置の一方を稼働
して外部入出力を許容し、他方を待機させる初期設定を
行うとともに、稼働中のプロセス入出力装置が異常状態
若しくは連絡不能状態となり、且つ、待機中のプロセス
入出力装置が正常状態若しくは異常復帰状態のときは、
プロセス入出力装置の稼働と待機の設定を切り換えるよ
うにした。

【０００７】

【作用】各プロセス入出力装置の状態記憶手段には、状
態信号受け渡し手段により相手側の状態信号が自己の状
態信号とともに記憶されている。したがって、ＣＰＵが
いずれか一方のプロセス入出力装置の状態記憶手段の記
憶内容を読み取ることで、直ちに両方のプロセス入出力
装置の状態を知り、適切なアクセス、迅速な切換を行う
ことができる。また、いずれか一方の装置で例えば活線
挿抜が行われている場合も、他方の装置に送られる状態
信号によりその開始、過程、終了の事実を直ちに知るこ
とができるので、誤ってＣＰＵがアクセスしたり切換が
なされることがない。

【０００８】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【０００９】図１は本実施例の二重化プロセス入出力装
置を含むシステム概念図である。図中、１はＣＰＵ、２
はＣＰＵバス、３は二重化プロセス入出力装置（以下、
二重化ＰＩＯと略称する）、４は状態信号受け渡し信号
用ケーブル、５は外部入出力用ケーブル、６は単体のプ
ロセス入出力装置（以下、ＰＩＯと略称する）を示す。

【００１０】ＣＰＵ１は、ＣＰＵバス２を介して多数の
ＰＩＯ６からデータを入力し、所定の演算を行った後、
その結果を各ＰＩＯ６に出力する。

【００１１】二重化ＰＩＯ３は、二重化専用に構成され
たもので、ＣＰＵ１に同時にアクセスし得るとともに状
態信号受け渡し信号用ケーブル４、外部入出力用ケーブ
ル５およびＣＰＵバス２との間のケーブルにより互いに
連絡可能の二つのＰＩＯを備えてなる。各ＰＩＯには、
更に、自己診断を行い少なくとも正常状態、異常状態、
異常復帰状態、連絡不能状態を表す状態信号を生成する
手段と、状態信号受け渡しケーブル４により受信した相
手側の状態信号と自己の状態信号とを記憶する状態記憶
手段とを有し、両ＰＩＯが同時に故障した場合を除き、
正常または片側故障の場合は、ＣＰＵ１からのアクセ
ス、外部入出力が常に正常であることを保証するもので
ある。また、片側故障の場合は、活線での挿抜を行うこ
とができる。

【００１２】図２はこの二重化ＰＩＯ３の具体的構成例
を示す図であり、全く同一構成の二つのＰＩＯ（ボー
ド）３ａ，３ｂから成る。各ボード中、１０ａ，１０ｂ
は入力コネクタ、１１ａ，１１ｂは出力コネクタ、１２
ａ，１２ｂは状態信号入出力コネクタを示す。

【００１３】また例えば一方のボード３ａについて、１
３は基準電圧、１４はマルチプレクサ、１５はＡ／Ｄ変
換器、１６はローカルＣＰＵ、１７はローカルＣＰＵバ
ス、１８は状態信号記憶手段たるコントロール／ステー
タスレジスタ、１９はデータレジスタ、２０はバスバッ
ファ、２１はバスロック回路、２２はＤ／Ａ変換回路、
２３は異常検出回路、２４は出力制御回路、２５はＶ／
Ｉ変換出力バッファ、２６はＩ／Ｖ変換回路、２７はス
テータスバッファを示す。

【００１４】この二重化ＰＩＯ３では、外部入出力信号
にアナログ信号を扱い、入力信号はＤＣ１〜５［Ｖ］、
出力信号は４〜２０［ｍＡ］とする。

【００１５】外部入力信号は両方のボード３ａ，３ｂの
入力コネクタ１０ａ，１０ｂに夫々入力され、外部出力
信号は各ボード３ａ，３ｂの出力コネクタ１１ａ，１１
ｂのいずれか一方から出力される。すなわち、各ボード
３ａ，３ｂの一方は”稼働”で、他方は”待機”であ
り、”稼働”のボードからの入出力信号が有効となる。
また、前記状態信号生成手段は、異常検出回路２３とス
テータスバッファとで構成し、更に、二つのボード３
ａ，３ｂの状態信号入出力用コネクタ１２ａ，１２ｂ同
士を状態信号受け渡し用ケーブル４で接続して状態信号
受け渡し手段を構成している。

【００１６】ＣＰＵ１からはＣＰＵバス２を介して両方
のボード３ａ，３ｂとの間でコントロール／ステータス
信号、データ信号の授受が行われるが、二重化ＰＩＯ３
の基本機能は、ＣＰＵ１ではこれら信号をいずれのボー
ド３ａ，３ｂからも入力することができ、且つ、ＣＰＵ
１から両方のボード３ａ，３ｂに導かれた各信号はいず
れか一方のボードのみから外部に出力され、更に、該一
方のボードに異常が発生した場合は、自動的に他方のボ
ードが外部信号を出力することである。以下、二重化Ｐ
ＩＯ３の動作を、具体的に説明する。

【００１７】（動作条件） (1)外部入力信号は”稼働”のボードからＣＰＵ１に導
く。また、ＣＰＵ１からの信号は”稼働”、”待機”の
両方のボードに出力される。但し、異常が発生した場
合、異常側のボードのアクセスはしない。また、外部出
力信号は、”稼働”のボードのみから出力される。

【００１８】(2)”稼働”／”待機”は状態信号により
両方のボード３ａ，３ｂから互いに確認することができ
る。

【００１９】(3)各ボード３ａ，３ｂに主／従の設定は
なく、且つ、”稼働”／”待機”の初期設定はＣＰＵ１
が行う。

【００２０】（パワーアップ時） (1)二重化ＰＩＯ３の両方のボード３ａ，３ｂは、各
々、ローカルＣＰＵ１６が図示を省略した自ボード内の
ＲＯＭ、ＲＡＭ、およびＡ／Ｄ変換回路１５の基準電圧
入力等のチェックを行い、正常／異常の結果をコントロ
ール／ステータスレジスタ１８に書き込んで自己診断を
行う。

【００２１】(2)ＣＰＵ１は二重化ＰＩＯ３の自己診断
結果をコントロール／ステータスレジスタ１８から読み
込んで正常／異常を判断し、いずれか一方、または両方
のボードが正常であれば、”稼働”／”待機”を各ボー
ドに設定し、”稼働”ボードからの信号入力と、両方の
ボードへの信号出力を行う。

【００２２】(3)二重化ＰＩＯ３は上記設定に従って動
作し、”稼働”に設定されたボードは、ＣＰＵ１からの
信号を外部に出力する（外部出力ＯＮ）。

【００２３】（通常動作時）外部入出力信号、およびＣ
ＰＵ１とのコントロール／ステータス信号、データ信号
の授受は、決められた手順に従って実行され、二重化Ｐ
ＩＯ３の基本機能が実行される。

【００２４】次に、各ボード３ａ，３ｂにおける異常検
出方法について説明する。

【００２５】１．各ボードのローカルＣＰＵ１６は、す
なわち、Ａ／Ｄ変換回路１５の基準電圧１３の入力によ
るチェック、Ｄ／Ａ変換回路２２のチェックを行い、そ
の結果を異常検出回路２３に通知する。また、ローカル
ＣＰＵ１６自体の異常をチェックするためのウオッチド
ッグタイマ（図示省略）を設け、一定時間以内に異常検
出回路２３にアクセスしてそのタイムアウト検出を行
う。

【００２６】これらの結果は、状態信号受け渡し用ケー
ブル４により相手側ボードに知らせるとともに、コント
ロール／ステータスレジスタ１８を介してＣＰＵ１にも
知らせる。このときの状態信号およびコントロール／ス
テータスレジスタ１８の状態を以下に示す。

【００２７】（ａ）状態信号 １，０ ・・・・・・・異常復帰状態（立ち上げ状態：ＣＰＵ
１から各ボード３ａ，３ｂへのアクセスが無い状態） ０，１ ・・・・・・・正常状態 ０，０ ・・・・・・・異常状態 １，１ ・・・・・・・連絡不能状態（ケーブル離脱状態：ボ
ードのコネクタからケーブル側コネクタを外した状態） この信号は２ビットからなる双方向信号であり、各ボー
ド間で授受される。２ビットとしたのは、ボード間で正
常／異常を通知しあう（１ビット）以外に、活線挿抜等
でケーブル側コネクタを外す場合に相手側ボードにその
情報を正確に知らせるためであり、また、抜かれた側の
ボードが活線で挿入された場合にその立ち上げ状態を相
手側ボードに知らせ、その情報を相手側ボードのコント
ロール／ステータスレジスタ１８を介してＣＰＵ１に知
らせてＣＰＵ１からのアクセスを促すためである。

【００２８】なお、２ビットの論理組み合わせは、上記
以外のものであっても良く、また、ビット数を増やして
更に細分化した情報にすることもできる。

【００２９】 （ｂ）コントロール／ステータスレジスタ １，０， １，０ ・・・・・・・・異常復帰状態 ０，１， ０，１ ・・・・・・・・正常状態 ０，０， ０，０ ・・・・・・・・異常状態 １，１， １，１ ・・・・・・・・連絡不能状態 （相手ボード）（自ボード） このように、コントロール／ステータスレジスタ１８で
は、自ボードの状態のみでなく、相手ボードの状態をも
読めるようにする。これはいずれかのボードに異常が発
生してＣＰＵ１からのアクセスが停止し、且つ当該異常
ボードが活線挿抜される場合において、そのボードが交
換等により正常に復帰したときに相手ボードのコントロ
ール／ステータスレジスタ１８を通して信号を読み取る
ことができるようにするためである。これにより、ＣＰ
Ｕ１のアクセスを支障なく開始することができる。

【００３０】状態信号およびコントロール／ステータス
レジスタ１８を上記のように工夫することで、互いに相
手ボードの状態を監視できるとともに、たとえ一方のボ
ードが抜かれていても、ＣＰＵ１から両方のボードの状
態を知ることができ、正常／異常に応じたアクセスが可
能となる。

【００３１】一方、外部出力は次の要領で行われる。

【００３２】（パワーアップ後）前記パワーアップ時の
処理で，ＣＰＵ１は”稼働”／”待機”の設定を両方の
ボード３ａ，３ｂに対して行う。各ボードはその設定に
従い、”稼働”のときは出力制御回路２４をＯＮにし、
外部出力をＯＮする。また、”待機”のときは出力制御
回路２４をＯＦＦにし、外部出力をＯＦＦ、つまり出力
しない。

【００３３】（通常動作時）自ボードの状態信号と相手
ボードからの状態信号とに基づいていずれのボードから
出力するかが決定される。表１にその結果を示す。

【００３４】

【表１】

【００３５】表１を参照すると、両方のボードが正常の
ときは、”稼働”のボードがＯＮして外部出力を行い、
一方のボードが異常のときは他方のボードが”稼働”と
なって外部出力を行う。両方のボードが異常のときはい
ずれからも出力されない。

【００３６】なお、好ましくは、両方のボードから同時
に出力されないようにするため、例えば図３に示すよう
な構成のインターロック回路を設ける。

【００３７】２．次に、異常ボードの活線挿抜による交
換方法を説明する。

【００３８】ボードに異常が発生した場合は、ＣＰＵ１
がコントロール／ステータスレジスタ１８を読むことに
より、または、二重化ＰＩＯ３の動作モニタ用ＬＥＤ等
により知ることができる。このとき、外部入出力は正常
側のボードで行われ、異常のボードはＣＰＵ１のアクセ
スを停止している。

【００３９】異常ボードでは、まず、状態信号受け渡し
用ケーブル４が抜かれ、次に、外部入出力用のケーブル
が、本発明の出願人による前述の活線挿抜方式により、
ローカルＣＰＵバス１７およびＣＰＵバス２に擾乱を与
えずに抜かれる。これらケーブルが抜かれたことは、相
手ボードが自己ボードの状態信号を監視することでわか
る。

【００４０】修理済みのボード、または予備品の挿入を
行うときは、まず、外部入出力用ケーブルを上記活線挿
抜方式によりボードに接続し、次に状態信号受け渡し用
ケーブル４を接続する。このとき、状態信号受け渡し用
ケーブル４から送られる状態信号により当該ボードが立
ち上げ状態になったことが相手ボード（”稼働”ボー
ド）に知らされる。ＣＰＵ１では”稼働”ボードのコン
トロール／ステータスレジスタ１８を読み込むことで、
異常ボードが正常になったことを知り、それ以後、通常
の処理を行うことができる。

【００４１】

【発明の効果】以上説明してきたとおり、本発明によれ
ば、信頼性、稼働率の向上が図れ、且つ、活線挿抜およ
びＣＰＵのアクセスを正常に行うことができる二重化プ
ロセス入出力装置の切換方式を提供することができる。

【図面の簡単な説明】

【図１】本発明が適用される二重化プロセス入出力装置
のシステム概念図である。

【図２】本実施例で用いる二重化プロセス入出力装置の
具体的構成図である。

【図３】本実施例で用いるインターロック回路の構成図
である。

【符号の説明】

１…電子計算機（ＣＰＵ）、２…ＣＰＵバス、３…二重
化プロセス入出力装置、３ａ，３ｂ…プロセス入出力装
置（ボード）、４…状態信号受け渡し用ケーブル、５…
外部入出力用ケーブル、６…単体のプロセス入出力装
置、１０ａ，１０ｂ…外部入力端子、１１ａ，１１ｂ…
外部出力端子、１２ａ，１２ｂ…状態信号入出力端子、
１３…基準電圧、１４…マルチプレクサ、１５…Ａ／Ｄ
変換回路、１６…ローカルＣＰＵ、１７…ローカルＣＰ
Ｕバス、１８…コントロール／ステータスレジスタ（状
態信号記憶手段）、１９…データレジスタ、２０…バス
バッファ、２１…バスロック回路、２２…Ｄ／Ａ変換回
路、２３…異常検出回路、２４…出力制御回路、２５…
Ｖ／Ｉ変換出力バッファ、２６…Ｉ／Ｖ変換回路、２７
…ステータスバッファ。

Claims (1)

1. 【特許請求の範囲】 【請求項１】 一つの電子計算機に同時にアクセスし得
   るとともに互いに連絡可能の二つのプロセス入出力装置
   を備えてなる二重化プロセス入出力装置をいずれか一方
   のプロセス入出力装置に切り換えて外部入出力を行う方
   式であって、各プロセス入出力装置に、自己診断を行い
   少なくとも正常状態、異常状態、異常復帰状態、連絡不
   能状態を表す状態信号を生成する手段と、自己の状態信
   号と相手側の状態信号との受け渡しを行う状態信号受け
   渡し手段と、該状態受け渡し手段により受信した相手側
   の状態信号と自己の状態信号とを記憶する状態記憶手段
   とを設け、この状態記憶手段の内容を前記電子計算機に
   通知することにより、各プロセス入出力装置の一方を稼
   働して外部入出力を許容し、他方を待機させる初期設定
   を行うとともに、稼働中のプロセス入出力装置が異常状
   態若しくは連絡不能状態となり、且つ、待機中のプロセ
   ス入出力装置が正常状態若しくは異常復帰状態のとき
   は、プロセス入出力装置の稼働と待機の設定を切り換え
   るようにしたことを特徴とする二重化プロセス入出力装
   置の切換方式。