JPH05204592A - 画像の一部を表示する装置 - Google Patents
画像の一部を表示する装置Info
- Publication number
- JPH05204592A JPH05204592A JP4140534A JP14053492A JPH05204592A JP H05204592 A JPH05204592 A JP H05204592A JP 4140534 A JP4140534 A JP 4140534A JP 14053492 A JP14053492 A JP 14053492A JP H05204592 A JPH05204592 A JP H05204592A
- Authority
- JP
- Japan
- Prior art keywords
- subsection
- screen
- image
- section
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
- G09G5/346—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a bit-mapped display memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- User Interface Of Digital Computer (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 小さい容量のバッファメモリを用いて、バル
クメモリに対する高速アクセスが不要な画像表示装置の
提供。 【構成】 デジタル信号化された画像の全ての画素を記
憶するバルクメモリ1と、スクリーンを有し部分画像を
表示する表示ユニット10と、バルクメモリ1からのデー
タを受信し表示ユニットに供給するバッファメモリ5
と、表示制御(L,U,R,D)を操作することにより
部分画像を順次取出して選択するユーザ回路30とを具え
る。バッファメモリは、全体セクション5aと称せられ
る第1のセクション5aと、バルクメモリからデータを
一時的に受信するように構成した予備セクションと称せ
られる第2セクション5bとに分割する。第1セクショ
ン5aは、スクリーンサブセクション、読出サブセクシ
ョン、読出サブセクションを含む伝送サブセクションに
分割する。
クメモリに対する高速アクセスが不要な画像表示装置の
提供。 【構成】 デジタル信号化された画像の全ての画素を記
憶するバルクメモリ1と、スクリーンを有し部分画像を
表示する表示ユニット10と、バルクメモリ1からのデー
タを受信し表示ユニットに供給するバッファメモリ5
と、表示制御(L,U,R,D)を操作することにより
部分画像を順次取出して選択するユーザ回路30とを具え
る。バッファメモリは、全体セクション5aと称せられ
る第1のセクション5aと、バルクメモリからデータを
一時的に受信するように構成した予備セクションと称せ
られる第2セクション5bとに分割する。第1セクショ
ン5aは、スクリーンサブセクション、読出サブセクシ
ョン、読出サブセクションを含む伝送サブセクションに
分割する。
Description
【0001】
【産業上の利用分野】本発明は、表示すべき画像を記憶
するバルクメモリと、このバルクメモリから表示すべき
画像の少なくとも一部分を表わすデータを受信するバッ
ファメモリと、この表示されるべき部分を表示するスク
リーンを有する表示ユニットと、表示すべき第1部分及
びこれに続く移動制御の操作によって得られる部分を選
択する使用者インタフェースとを具える画像の一部を表
示する装置に関するものである。
するバルクメモリと、このバルクメモリから表示すべき
画像の少なくとも一部分を表わすデータを受信するバッ
ファメモリと、この表示されるべき部分を表示するスク
リーンを有する表示ユニットと、表示すべき第1部分及
びこれに続く移動制御の操作によって得られる部分を選
択する使用者インタフェースとを具える画像の一部を表
示する装置に関するものである。
【0002】
【従来の技術】上記型式の画像表示装置は、地図を例え
ば通常の陰極線管に表示する重要な用途を有している。
この地図は一般に多数の細部を含んでいるから、表示ユ
ニットは多数の細部の一部分しか同時に再生することが
できない。使用者回路を利用することにより画像の一部
が順次選択されるので、表示すべき地図の移動の状態が
得られる。使用者が楽に使用できるようにするために
は、画像の移動はなめらかに且つ急激な変化が生ずるこ
となく再生する必要がある。
ば通常の陰極線管に表示する重要な用途を有している。
この地図は一般に多数の細部を含んでいるから、表示ユ
ニットは多数の細部の一部分しか同時に再生することが
できない。使用者回路を利用することにより画像の一部
が順次選択されるので、表示すべき地図の移動の状態が
得られる。使用者が楽に使用できるようにするために
は、画像の移動はなめらかに且つ急激な変化が生ずるこ
となく再生する必要がある。
【0003】米国特許第460251号公報には、上述
した画像表示装置について記載されている。この既知の
画像表示装置はバッファメモリを有し、このバッファメ
モリの容量は、一方において表示されるべき部分画像を
再生するデータを含み他方においてバルクメモリから入
力する再生データを含むように設計されると共に、使用
者から画像移動が希望された場合スクリーンに表示され
た画像が更新されるように意図されている。
した画像表示装置について記載されている。この既知の
画像表示装置はバッファメモリを有し、このバッファメ
モリの容量は、一方において表示されるべき部分画像を
再生するデータを含み他方においてバルクメモリから入
力する再生データを含むように設計されると共に、使用
者から画像移動が希望された場合スクリーンに表示され
た画像が更新されるように意図されている。
【0004】
【発明が解決しようとする課題】上述した既知の画像表
示装置は、バッファメモリの容量が必要以上に大きい欠
点があるばかりでなく、バルクメモリに対する高速アク
セスが必要となる欠点もある。従って、本発明の目的
は、冒頭部で述べた型式の画像表示装置において、小さ
い容量のバッファメモリを用いることができると共にバ
ルクメモリに対する高速アクセスが不要な画像表示装置
を提供することにある。
示装置は、バッファメモリの容量が必要以上に大きい欠
点があるばかりでなく、バルクメモリに対する高速アク
セスが必要となる欠点もある。従って、本発明の目的
は、冒頭部で述べた型式の画像表示装置において、小さ
い容量のバッファメモリを用いることができると共にバ
ルクメモリに対する高速アクセスが不要な画像表示装置
を提供することにある。
【0005】
【課題を解決するための手段及び作用】上記課題を解決
するため、本発明による画像の一部を表示する装置は、
前記バッファメモリが、伝送サブセクション、読出サブ
セクション及び移動制御に応じて移動し表示すべき部分
に対応するスクリーンサブセクションを有する全体セク
ションと、前記スクリーンサブセクションの縁部が読出
サブセクションの縁部に接したとき、スクリーンサブセ
クションの移動を見越してバルクメモリからデータを受
信する予備セクションとを具え、スクリーンサブセクシ
ョンの縁部が伝送サブセクションの縁部と接したとき、
前記予備セクションのデータが全体セクションに伝送さ
れ、伝送サブセクション及び読出サブセクションが、ス
クリーンサブセクションの移動に応じて更新されるよう
に構成したことを特徴とする。
するため、本発明による画像の一部を表示する装置は、
前記バッファメモリが、伝送サブセクション、読出サブ
セクション及び移動制御に応じて移動し表示すべき部分
に対応するスクリーンサブセクションを有する全体セク
ションと、前記スクリーンサブセクションの縁部が読出
サブセクションの縁部に接したとき、スクリーンサブセ
クションの移動を見越してバルクメモリからデータを受
信する予備セクションとを具え、スクリーンサブセクシ
ョンの縁部が伝送サブセクションの縁部と接したとき、
前記予備セクションのデータが全体セクションに伝送さ
れ、伝送サブセクション及び読出サブセクションが、ス
クリーンサブセクションの移動に応じて更新されるよう
に構成したことを特徴とする。
【0006】本発明は、刊行物“コンパクト ディスク
−インタラクティブ,ア デザイナーズ オーバビュー
(Compact Disc-Interactive, A Designer's Overvie
w)”に記載されているようなコンパクト ディスク−イ
ンタラクティブ装置に適用するのが特に好適である。実
際に、コンパクトディスクは多数のデータを含みデータ
の所定の項目に対するアクセスが比較的遅い。本発明
は、この遅いアクセスを広範囲に亘って克服することが
できる。以下図面に基き本発明を詳細に説明する。
−インタラクティブ,ア デザイナーズ オーバビュー
(Compact Disc-Interactive, A Designer's Overvie
w)”に記載されているようなコンパクト ディスク−イ
ンタラクティブ装置に適用するのが特に好適である。実
際に、コンパクトディスクは多数のデータを含みデータ
の所定の項目に対するアクセスが比較的遅い。本発明
は、この遅いアクセスを広範囲に亘って克服することが
できる。以下図面に基き本発明を詳細に説明する。
【0007】
【実施例】図1の画像表示装置は地図の画素に関連する
全てのデータを含むバルクメモリ1を具える。このメモ
リは、制御ユニット2によって制御される読出装置中に
装着される光ディスク(コンパクトディスク)で構成す
る。このメモリから取り出したデータは共通のライン
(バス)4を介してバッファメモリ5に送出することが
でき、このバッファメモリ5は以下の少なくとも2個の
セクションに分割する。 ・第1のセクション5aは全体セクションと称され、そ
のサブセクションは表示コントローラ12を介して表示ユ
ニット10に画像表示されるように読み出される。 ・第2のセクションは予備セクションと称する。
全てのデータを含むバルクメモリ1を具える。このメモ
リは、制御ユニット2によって制御される読出装置中に
装着される光ディスク(コンパクトディスク)で構成す
る。このメモリから取り出したデータは共通のライン
(バス)4を介してバッファメモリ5に送出することが
でき、このバッファメモリ5は以下の少なくとも2個の
セクションに分割する。 ・第1のセクション5aは全体セクションと称され、そ
のサブセクションは表示コントローラ12を介して表示ユ
ニット10に画像表示されるように読み出される。 ・第2のセクションは予備セクションと称する。
【0008】共通ライン4には全ての操作を制御するマ
イクロセッサ及び実行されるプログラムを含むプログラ
ムメモリ22も接続する。プログラムは、この画像表示装
置がスタートしたときバルクメモリ1からロードするこ
とができる。
イクロセッサ及び実行されるプログラムを含むプログラ
ムメモリ22も接続する。プログラムは、この画像表示装
置がスタートしたときバルクメモリ1からロードするこ
とができる。
【0009】ユーザ回路30も接続し、バルクメモリ1に
記憶されている全体画像のうちスクリーン10上に表示さ
れる部分画像を選択する。このユーザ回路では、以下の
4個の移動操作を選択することができる。 U: 上方向移動 D: 下方向移動 L: 左方向移動 R: 右方向移動
記憶されている全体画像のうちスクリーン10上に表示さ
れる部分画像を選択する。このユーザ回路では、以下の
4個の移動操作を選択することができる。 U: 上方向移動 D: 下方向移動 L: 左方向移動 R: 右方向移動
【0010】図1に示す装置の構造は、CDIの名称で
知られている製品の構造である(上記文献参照)。本発
明を明確に説明するため、数値を有する特別な実施例に
ついて説明することにする。一方、本発明はこの実施例
に限定されるものではない。始めに、画像を記憶する方
法について説明する。本例では、記憶すべき画像は図2
に示す地図とする。この地図は108 個のブロックに分割
され、各ブロックの参照符号及び位置を図3に示す。こ
れらのブロックにはB1〜B108 の参照符号を付する。
知られている製品の構造である(上記文献参照)。本発
明を明確に説明するため、数値を有する特別な実施例に
ついて説明することにする。一方、本発明はこの実施例
に限定されるものではない。始めに、画像を記憶する方
法について説明する。本例では、記憶すべき画像は図2
に示す地図とする。この地図は108 個のブロックに分割
され、各ブロックの参照符号及び位置を図3に示す。こ
れらのブロックにはB1〜B108 の参照符号を付する。
【0011】図4は、これらのブロックの各々の構成を
示す。これらのブロックはC1〜C116 の116 個の画素
列で構成され、各画素列は120 個の画素で構成され、従
って各ブロックはそれぞれ116 個の画素から成る120 個
の行L1〜L120 で構成する。画像を記録するため、こ
れらチャネルによって生ずるCDIの容易性を利用す
る。すなわち、ブロックB1,B4,----, B34, B3
7, ----, B70, B73, ----, B106 はチャネルCH1
を介して記録し、ブロックB2,B5,----, B35, B
38, ----, B71, B74, ----, B107 はチャネルCH2
を介して記録し、ブロックB3,B6,----, B36, B
39, ----, B72, B75, ----, B108 はチャネルCH3
を介して記録する。図3に示すように、ブロックB1〜
B36は第1のグループを構成し、ブロックB37〜B72は
第2のグループを構成し、ブロックB73〜B108 は第3
のグループを構成する。この画像はグループ毎に処理さ
れる。各グループにおいてブロックは列毎に処理され、
各行は1個のチャネルと関連し、ブロックB1はチャネ
ルCH1を介して処理され、ブロックB2はチャネルC
H2を介して処理され、ブロックB3はチャネルCH3
を介して処理され、ブロックB4はチャネルCH1を介
して処理され、ブロックB5はチャネルCH2を介して
処理される。尚、32個のチャネルを用いることができる
が、本例では3個のチャネルだけを用いる。
示す。これらのブロックはC1〜C116 の116 個の画素
列で構成され、各画素列は120 個の画素で構成され、従
って各ブロックはそれぞれ116 個の画素から成る120 個
の行L1〜L120 で構成する。画像を記録するため、こ
れらチャネルによって生ずるCDIの容易性を利用す
る。すなわち、ブロックB1,B4,----, B34, B3
7, ----, B70, B73, ----, B106 はチャネルCH1
を介して記録し、ブロックB2,B5,----, B35, B
38, ----, B71, B74, ----, B107 はチャネルCH2
を介して記録し、ブロックB3,B6,----, B36, B
39, ----, B72, B75, ----, B108 はチャネルCH3
を介して記録する。図3に示すように、ブロックB1〜
B36は第1のグループを構成し、ブロックB37〜B72は
第2のグループを構成し、ブロックB73〜B108 は第3
のグループを構成する。この画像はグループ毎に処理さ
れる。各グループにおいてブロックは列毎に処理され、
各行は1個のチャネルと関連し、ブロックB1はチャネ
ルCH1を介して処理され、ブロックB2はチャネルC
H2を介して処理され、ブロックB3はチャネルCH3
を介して処理され、ブロックB4はチャネルCH1を介
して処理され、ブロックB5はチャネルCH2を介して
処理される。尚、32個のチャネルを用いることができる
が、本例では3個のチャネルだけを用いる。
【0012】図5はデータが記録されるシーケンスを示
す。ブロックB1,B2--- B108はこの順序で記録
し、行L1〜行L120 の116 個の画素について開始す
る。これらのデータをバッファメモリ5にロードする。
このメモリは108 個のブロック中の隣接する20個のブロ
ック(5×4)を含む。このメモリの全体ローディング
は2個の工程で行なわれる。例えば、ブロックB9,B
12, B15, B18, B21及びB43〜B57をバッファメモリ
5にロードすることを希望する場合、このロードは、第
1の工程でチャネル3を開放すると共にチャネル1及び
2を閉成してブロックB9,B12, B15, B18及びB21
をバルクメモリ1に読み出し、第2の工程でチャネルC
H1,CH2及びCH3を開放しブロックB43〜B57を
読み取ることにより達成される。この工程を図6に示
す。このようにして、20個のブロックがバッファメモリ
5の第1セクション5aに記録される。これら20個のブ
ロックの全ての画素(20×116 ×120 = 278400 )のう
ち107520(= 384×280 )個の画素分のデータをバッフ
ァメモリに読み出して表示ユニット10に表示する。これ
らのブロックはバッファメモリで適切に配置し、連続的
にアドレシングすることにより画像を発生させることが
できる。アドレスに際し、例えばアドレス“0〜115 "
はブロックB9の行L1の画素を含み、アドレス " 116
〜231 " はブロックB12の行L1の画素を含み、次の順
次のグループのアドレスがブロックB15, B18, B21の
行L1の画素を含むように設定し、次のグループアドレ
スに同一のブロックB9,B12, B15, B18, B21の第
2行L2の画素を割り当て、同様にして行L120 までア
ドレシングする。このようにして、これらブロックの行
L1を回転させる。これら種々のアドレスをサヒィクス
ADRを付け図7に示す。
す。ブロックB1,B2--- B108はこの順序で記録
し、行L1〜行L120 の116 個の画素について開始す
る。これらのデータをバッファメモリ5にロードする。
このメモリは108 個のブロック中の隣接する20個のブロ
ック(5×4)を含む。このメモリの全体ローディング
は2個の工程で行なわれる。例えば、ブロックB9,B
12, B15, B18, B21及びB43〜B57をバッファメモリ
5にロードすることを希望する場合、このロードは、第
1の工程でチャネル3を開放すると共にチャネル1及び
2を閉成してブロックB9,B12, B15, B18及びB21
をバルクメモリ1に読み出し、第2の工程でチャネルC
H1,CH2及びCH3を開放しブロックB43〜B57を
読み取ることにより達成される。この工程を図6に示
す。このようにして、20個のブロックがバッファメモリ
5の第1セクション5aに記録される。これら20個のブ
ロックの全ての画素(20×116 ×120 = 278400 )のう
ち107520(= 384×280 )個の画素分のデータをバッフ
ァメモリに読み出して表示ユニット10に表示する。これ
らのブロックはバッファメモリで適切に配置し、連続的
にアドレシングすることにより画像を発生させることが
できる。アドレスに際し、例えばアドレス“0〜115 "
はブロックB9の行L1の画素を含み、アドレス " 116
〜231 " はブロックB12の行L1の画素を含み、次の順
次のグループのアドレスがブロックB15, B18, B21の
行L1の画素を含むように設定し、次のグループアドレ
スに同一のブロックB9,B12, B15, B18, B21の第
2行L2の画素を割り当て、同様にして行L120 までア
ドレシングする。このようにして、これらブロックの行
L1を回転させる。これら種々のアドレスをサヒィクス
ADRを付け図7に示す。
【0013】本発明では、図7に示す種々のサブセクシ
ョンをバッファメモリ5で規定し、以下の矩形部により
第1のセクション5aにおいて一層精密に規定する。 ・矩形部RGはセクション5aの全てのアドレスに、す
なわちアドレスコードADR0〜ADR278399に対応す
る。 ・矩形部RTはアドレスADR17400 からスタートし52
0 画素×420 行まで延在する伝送サブセクションに対応
する。 ・矩形部RRはアドレスADR30210 からスタートし48
0 画素×376 行まで延在する読出サブセクションに対応
する。 ・矩形部REは要求に応じて“U”,“D”,“R”及
び“L”の移動の関数として前述した矩形部の内側で移
動すると共に384 画素×280 行に亘って延在するスクリ
ーンサブセクションに対応する。
ョンをバッファメモリ5で規定し、以下の矩形部により
第1のセクション5aにおいて一層精密に規定する。 ・矩形部RGはセクション5aの全てのアドレスに、す
なわちアドレスコードADR0〜ADR278399に対応す
る。 ・矩形部RTはアドレスADR17400 からスタートし52
0 画素×420 行まで延在する伝送サブセクションに対応
する。 ・矩形部RRはアドレスADR30210 からスタートし48
0 画素×376 行まで延在する読出サブセクションに対応
する。 ・矩形部REは要求に応じて“U”,“D”,“R”及
び“L”の移動の関数として前述した矩形部の内側で移
動すると共に384 画素×280 行に亘って延在するスクリ
ーンサブセクションに対応する。
【0014】図8はバッファメモリをいかにしてアドレ
スするか、特にスクリーン矩形部にロードされる画素の
アドレシングを示す。1行中に含まれる画素の数すなわ
ち580 個に等しい容量を有するカウンタ100 を設け、こ
のカウンタの零に到る各通路は行カウンタ102 で計数す
る。このカウンタの内容は、各行のアドレスを与える他
の入力部でデータを受け取る加算器104 によって変更す
る。これらの行データは、第1のセクション5aに読み
出されるべき第1画素のアドレスを各行に対して与え
る。これらのデータは二重テーブル(二重メモリ)110
及び112 に含まれる。好ましくはフレームフライバック
期間中に、一方のテーブル(図8のテーブル112 )の内
容を読み出し、他方のテーブル(図8のテーブル100 )
を更新する。メモリ112 に含まれる行の各スタート部分
は行カウンタ102 により選択する。スイッチ114 によっ
てメモリ110 及び112 を交互にロードすることができ
る。
スするか、特にスクリーン矩形部にロードされる画素の
アドレシングを示す。1行中に含まれる画素の数すなわ
ち580 個に等しい容量を有するカウンタ100 を設け、こ
のカウンタの零に到る各通路は行カウンタ102 で計数す
る。このカウンタの内容は、各行のアドレスを与える他
の入力部でデータを受け取る加算器104 によって変更す
る。これらの行データは、第1のセクション5aに読み
出されるべき第1画素のアドレスを各行に対して与え
る。これらのデータは二重テーブル(二重メモリ)110
及び112 に含まれる。好ましくはフレームフライバック
期間中に、一方のテーブル(図8のテーブル112 )の内
容を読み出し、他方のテーブル(図8のテーブル100 )
を更新する。メモリ112 に含まれる行の各スタート部分
は行カウンタ102 により選択する。スイッチ114 によっ
てメモリ110 及び112 を交互にロードすることができ
る。
【0015】これら行アドレスのスタート部分はモジュ
ロ 278400 加算器115 によって作動され、RG矩形部の
加算のアドレシングフィールドに対応し、一方において
行初期条件のスタート部分は例えば全体の矩形部RG中
の矩形部REの中心化に対応し、他方においてはコント
ローラ30によって実行される水平及び垂直移動の要求を
蓄積する。初期条件は図8に回路ブロック118 で示す回
路を初期化することによって得られ、この蓄積はアキュ
ムレータ120 によって得られる。アキュムレータは要求
される移動関数として各行をシフトさせ、右方向移動に
対して+1シフトさせ、左方向移動に対して−1シフト
させ、下方移動に対して+580 シフトさせ、上方移動に
対しては−580 シフトさせる。これらのシフトは回路ブ
ロック125, 126, 127 及び128 によってそれぞれ行なわ
れる。移動要求がない場合、アキュムレータの内容は回
路ブロック130 及び131 に変更されずに維持される。
ロ 278400 加算器115 によって作動され、RG矩形部の
加算のアドレシングフィールドに対応し、一方において
行初期条件のスタート部分は例えば全体の矩形部RG中
の矩形部REの中心化に対応し、他方においてはコント
ローラ30によって実行される水平及び垂直移動の要求を
蓄積する。初期条件は図8に回路ブロック118 で示す回
路を初期化することによって得られ、この蓄積はアキュ
ムレータ120 によって得られる。アキュムレータは要求
される移動関数として各行をシフトさせ、右方向移動に
対して+1シフトさせ、左方向移動に対して−1シフト
させ、下方移動に対して+580 シフトさせ、上方移動に
対しては−580 シフトさせる。これらのシフトは回路ブ
ロック125, 126, 127 及び128 によってそれぞれ行なわ
れる。移動要求がない場合、アキュムレータの内容は回
路ブロック130 及び131 に変更されずに維持される。
【0016】加算器115 に接続したデコーダ150 から、
矩形部REが矩形部RT及びRRとそれぞれ接触したこ
とを示す信号SRT及びSRRを供給する。本発明の理
解を一層深めるため、右方向移動についてだけ詳細に説
明する。尚、左方向移動、上方向又は下方向移動の操作
は容易に理解されるため、その説明は省略する。説明の
状態は図示の配置構成、すなわち全体矩形部はブロック
B9,B12, B15, B18, B21, ----, B54, B57を含
んでいる。矩形部REの右側縁部が読出矩形部RRの縁
部と接触すると(この状態は、行コードのスタート部分
を読出矩形コードのスタートアドレスと比較処理するこ
とにより容易に検出することができる(第1の行NL1
のアドレスコードがN1L+384 ≧ 529、図9参
照))、CDリーダーに対する読出アクセス要求が生
じ、データはバッファメモリの第2セクション5bに記
憶される。すなわち、ブロックB24, B58, B59及びB
60がバッファメモリの第2セクション5bに記録され
る。別の移動要求がない場合、動作を行なわない。右方
向移動要求がある場合、スクリーン矩形部が伝送矩形部
と接触し(例えば、N1L+384 ≧ 549)、第1のメモ
リセクション5bに含まれているデータは古いデータと
置換され、すなわちブロックB24, B58, B59及びB60
はブロックB9, B43, B44及びB45と置き換わる。デ
ータ伝送は物理的に行なうことができるが、アドレスの
再割当てとして論理レベルで行なうこともできる。CD
に含まれるデータのアクセス時間がより長いことは、メ
モリセクション5bに先立ちローディングを行なうこと
により克服される。このデータ伝送はスクリーン矩形部
と関連するセクションに接続されていない第1のセクシ
ョン5aで実行され、スクリーン上への地図の表示は影
響を受けない。この伝送は、読出矩形部RR、スクリー
ン矩形部RE及び伝送矩形部RTの第1のメモリセクシ
ョン5aの規定をアドレシングに関して更新することに
より明確に実行される。
矩形部REが矩形部RT及びRRとそれぞれ接触したこ
とを示す信号SRT及びSRRを供給する。本発明の理
解を一層深めるため、右方向移動についてだけ詳細に説
明する。尚、左方向移動、上方向又は下方向移動の操作
は容易に理解されるため、その説明は省略する。説明の
状態は図示の配置構成、すなわち全体矩形部はブロック
B9,B12, B15, B18, B21, ----, B54, B57を含
んでいる。矩形部REの右側縁部が読出矩形部RRの縁
部と接触すると(この状態は、行コードのスタート部分
を読出矩形コードのスタートアドレスと比較処理するこ
とにより容易に検出することができる(第1の行NL1
のアドレスコードがN1L+384 ≧ 529、図9参
照))、CDリーダーに対する読出アクセス要求が生
じ、データはバッファメモリの第2セクション5bに記
憶される。すなわち、ブロックB24, B58, B59及びB
60がバッファメモリの第2セクション5bに記録され
る。別の移動要求がない場合、動作を行なわない。右方
向移動要求がある場合、スクリーン矩形部が伝送矩形部
と接触し(例えば、N1L+384 ≧ 549)、第1のメモ
リセクション5bに含まれているデータは古いデータと
置換され、すなわちブロックB24, B58, B59及びB60
はブロックB9, B43, B44及びB45と置き換わる。デ
ータ伝送は物理的に行なうことができるが、アドレスの
再割当てとして論理レベルで行なうこともできる。CD
に含まれるデータのアクセス時間がより長いことは、メ
モリセクション5bに先立ちローディングを行なうこと
により克服される。このデータ伝送はスクリーン矩形部
と関連するセクションに接続されていない第1のセクシ
ョン5aで実行され、スクリーン上への地図の表示は影
響を受けない。この伝送は、読出矩形部RR、スクリー
ン矩形部RE及び伝送矩形部RTの第1のメモリセクシ
ョン5aの規定をアドレシングに関して更新することに
より明確に実行される。
【0017】図10は、右方向への移動要求がある場合の
データの回転を表わす。この場合、ブロックB12, B4
6, B47及びB48をブロックB27, B61, B62及びB63
で置き換える。読出矩形部及び伝送矩形部の右側縁部
は、ADR65+k580 ,ADR85+k580 からADR18
1 +k580 ,ADR201 +k580 にそれぞれ変化する。
ここで、kはこの縁部がその縁部であると考えられる行
番号を表わす。
データの回転を表わす。この場合、ブロックB12, B4
6, B47及びB48をブロックB27, B61, B62及びB63
で置き換える。読出矩形部及び伝送矩形部の右側縁部
は、ADR65+k580 ,ADR85+k580 からADR18
1 +k580 ,ADR201 +k580 にそれぞれ変化する。
ここで、kはこの縁部がその縁部であると考えられる行
番号を表わす。
【0018】図11は第1セクション5aから第2セクシ
ョン5bにブロックを伝送する際の説明を示す。行シフ
トさせることが必要であることを示すため、図11におい
てはブロックB24, B58, B59及びB60が下方向に拡大
してシフトされていることを示し、下方向へのシフトを
明確に示す。このシフトは、データ処理メモリで用いら
れる1次元ファイリングのために全体矩形部RGの縁部
に位置する画素Pi を画素Pi +1に並んで位置させる
必要があるという事項により正当なものとされる。画素
Pi がアドレスADR579 +k580 に位置する場合、画
素Pi +1はアドレスADR580 +k580 又はアドレス
ADR0+(k+1)580 にすなわち1行下側に位置す
る必要がある。
ョン5bにブロックを伝送する際の説明を示す。行シフ
トさせることが必要であることを示すため、図11におい
てはブロックB24, B58, B59及びB60が下方向に拡大
してシフトされていることを示し、下方向へのシフトを
明確に示す。このシフトは、データ処理メモリで用いら
れる1次元ファイリングのために全体矩形部RGの縁部
に位置する画素Pi を画素Pi +1に並んで位置させる
必要があるという事項により正当なものとされる。画素
Pi がアドレスADR579 +k580 に位置する場合、画
素Pi +1はアドレスADR580 +k580 又はアドレス
ADR0+(k+1)580 にすなわち1行下側に位置す
る必要がある。
【0019】図12は本発明による画像表示装置の動作を
説明する第1のフローチャートを示す。このフローチャ
ートで説明する処理は、移動要求に応じてトリガされる
(工程K10)。この処理は工程K11に示すテストから開
始し、表示されるべき画像の全ての要素が第1のメモリ
セクション5aに含まれているか否か確認する。このた
め、要求された移動によって挿入される増分だけ増加し
た行アドレスのスタート部分の値を前もって確立されて
いる値と比較する。これらの画素が含まれている場合、
次の工程K12に移行する。これらの画素が含まれていな
い場合、処理がマップの縁部で行なわれているか否かを
確認する(工程K13)。この場合、コンパクトディスク
から別のデータをロードすることができない。ロードで
きない場合、動作せず工程K15に戻る。ロード可能な場
合、工程K16に移行し、読出又は伝送要求が進行中か否
かを確認する。イエスの場合、工程K18において移動要
求をメモリに記憶し、工程K12に移行する。読出又は伝
送要求がない場合、読出要求が作られる工程K22に移行
する。表示すべきシフトは行コードのスタート部分を更
新することにより供給され(工程K12)、このシフトが
認定され(工程K24)、システムに戻る。
説明する第1のフローチャートを示す。このフローチャ
ートで説明する処理は、移動要求に応じてトリガされる
(工程K10)。この処理は工程K11に示すテストから開
始し、表示されるべき画像の全ての要素が第1のメモリ
セクション5aに含まれているか否か確認する。このた
め、要求された移動によって挿入される増分だけ増加し
た行アドレスのスタート部分の値を前もって確立されて
いる値と比較する。これらの画素が含まれている場合、
次の工程K12に移行する。これらの画素が含まれていな
い場合、処理がマップの縁部で行なわれているか否かを
確認する(工程K13)。この場合、コンパクトディスク
から別のデータをロードすることができない。ロードで
きない場合、動作せず工程K15に戻る。ロード可能な場
合、工程K16に移行し、読出又は伝送要求が進行中か否
かを確認する。イエスの場合、工程K18において移動要
求をメモリに記憶し、工程K12に移行する。読出又は伝
送要求がない場合、読出要求が作られる工程K22に移行
する。表示すべきシフトは行コードのスタート部分を更
新することにより供給され(工程K12)、このシフトが
認定され(工程K24)、システムに戻る。
【0020】図13のフローチャートによって説明する処
理はシフト処理によってトリガされ(工程K30)、次に
工程K32においてスクリーンを再生し、すなわち行テー
ブルの更新されたスタート部を起動する。これは、スク
リーン矩形部が全体矩形部内で移動することを意味する
(工程K34)。スクリーン矩形部が全体矩形部の縁部と
接する場合(工程K35のテスト)、エラープログラムを
トリガする(工程K38)。エラーがない場合、スクリー
ン矩形部が読出矩形部と接するか否かを確認する(工程
K40)。イエスの場合、処理は工程K45に移行する。工
程K45において、スクリーン矩形部が伝送矩形と出会う
か否かを確認する。ノーの場合、工程K48に移行し、行
コードのスタート部分のメモリを更新すると共に伝送矩
形部及び読出矩形部の内容も更新し、次に工程K50に移
行しシステムに戻る。工程K45におけるテスト結果がイ
エスの場合、工程K55に移行し、すでに要求された読出
操作が終了したか否かを確認する。読出操作が終了して
いる場合工程K58に移行し、予備メモリから全体矩形部
を含むメモリへのいかなるデータ伝送も阻止し、次に工
程K48に移行する。読出要求が終了した場合、工程K55
から工程K60に移行して伝送を実行する。
理はシフト処理によってトリガされ(工程K30)、次に
工程K32においてスクリーンを再生し、すなわち行テー
ブルの更新されたスタート部を起動する。これは、スク
リーン矩形部が全体矩形部内で移動することを意味する
(工程K34)。スクリーン矩形部が全体矩形部の縁部と
接する場合(工程K35のテスト)、エラープログラムを
トリガする(工程K38)。エラーがない場合、スクリー
ン矩形部が読出矩形部と接するか否かを確認する(工程
K40)。イエスの場合、処理は工程K45に移行する。工
程K45において、スクリーン矩形部が伝送矩形と出会う
か否かを確認する。ノーの場合、工程K48に移行し、行
コードのスタート部分のメモリを更新すると共に伝送矩
形部及び読出矩形部の内容も更新し、次に工程K50に移
行しシステムに戻る。工程K45におけるテスト結果がイ
エスの場合、工程K55に移行し、すでに要求された読出
操作が終了したか否かを確認する。読出操作が終了して
いる場合工程K58に移行し、予備メモリから全体矩形部
を含むメモリへのいかなるデータ伝送も阻止し、次に工
程K48に移行する。読出要求が終了した場合、工程K55
から工程K60に移行して伝送を実行する。
【0021】図14のフローチャートに図示した処理は、
コンパクトディスクの読出の終端でトリガされる(工程
K500 )。工程K52において、例えば工程K18で移動要
求がなされたか否かを確認する。イエスの場合、工程K
54に移行し、コンパクトディスクの内容の読出を再開始
し、次に工程K56においてシフト処理を行ない、その後
工程K58でシステムに戻る。シフト要求がない場合、工
程K52からK62に移行し、伝送要求が阻止されているか
否かを確認する(例えば、工程K58参照)。イエスの場
合、工程K64で伝送を実行し、次に工程K58でシステム
に戻る。伝送要求がない場合、工程K62から工程K58に
移行する。
コンパクトディスクの読出の終端でトリガされる(工程
K500 )。工程K52において、例えば工程K18で移動要
求がなされたか否かを確認する。イエスの場合、工程K
54に移行し、コンパクトディスクの内容の読出を再開始
し、次に工程K56においてシフト処理を行ない、その後
工程K58でシステムに戻る。シフト要求がない場合、工
程K52からK62に移行し、伝送要求が阻止されているか
否かを確認する(例えば、工程K58参照)。イエスの場
合、工程K64で伝送を実行し、次に工程K58でシステム
に戻る。伝送要求がない場合、工程K62から工程K58に
移行する。
【0022】満足し得る移動を達成するため、種々のパ
ラメータを適切に選択するための良好な方法がある。こ
の選択は以下の概念に基く。 1. ブロック中に含まれる画素数は、コンパクトディ
スクCDのビデオセクタに含まれるバイト数VCD(すな
わち、2324バイト)のk倍にできるだけ近づける必要が
ある。Wをブロックの画素の幅とし、hをその高さとし
た場合に、以下の関係を維持する必要がある。 W・h≒k・VCD 2. スクリーン矩形部のブロックの1行分のデータを
読み出す時間はブロックの1列分を読み出す時間にほぼ
等しくする必要がある。Wを1行中のブロックの数と
し、Hを1列中のブロックの数とし、tR を1ブロック
分の読出時間とし、tseekをコンパクトディスクCDの
読出ヘッドの位置決めにかかる時間とした場合、以下の
関係を維持する必要がある。 W・tR +tseek≒H・tR +2・tseek 3. バッファメモリの容量を最小の容量とするため、
rについて最小値とする必要がある。 {(W・w)×(H・h)}/{WSC×hSC}=r ここで、WSCは画素で表わした場合のスクリーン矩形部
の幅、hSCは画素で表わした場合のスクリーン矩形部の
高さである。 4. スクリーン走査のフレームフライバック時間TRT
に移って移動が行なわれるとすると、以下の条件を満た
す必要がある。 α・TRT>TRLCD β・TRT>TRRCD γ・TRT>TRM+TOR δ・TRT>TRM+TOR ここで、αは矩形部RTからRRまでの水平方向におけ
る画素数を表わし、βは矩形部RTからRRまでの垂直
方向における画素数を表わし、γは矩形部RGからRT
までの水平方向における画素数を表わし、δは矩形部R
GからRTまでの垂直方向における画素数を表わす。こ
の点に関して、図15を参照する。尚、図15において大き
さは一層明確に図示した。さらに、TRLCDはコンパクト
ディスクCDから1行分のデータを読み出すのにかかる
読み出す時間であり、TRLCDはコンパクトディスクCD
から1列分のデータを読出時間であり、TRMは予備メモ
リに含まれるブロックをバッファメモリの第1セクショ
ン5aに伝送するのにかかる時間であり、TORはバッフ
ァメモリ中の種々の矩形部RR,RT及びRGを更新す
るためにかかる時間である。 5. HS 及びWS を矩形部REに対応するブロックの
数(必ずしも整数である必要はない)とした場合、以下
の条件を満たす必要がある。 W−2<WS <W−1 H−2<HS <H−1 ここで、予備メモリにロードされるべきただ1個の列又
は行がある。
ラメータを適切に選択するための良好な方法がある。こ
の選択は以下の概念に基く。 1. ブロック中に含まれる画素数は、コンパクトディ
スクCDのビデオセクタに含まれるバイト数VCD(すな
わち、2324バイト)のk倍にできるだけ近づける必要が
ある。Wをブロックの画素の幅とし、hをその高さとし
た場合に、以下の関係を維持する必要がある。 W・h≒k・VCD 2. スクリーン矩形部のブロックの1行分のデータを
読み出す時間はブロックの1列分を読み出す時間にほぼ
等しくする必要がある。Wを1行中のブロックの数と
し、Hを1列中のブロックの数とし、tR を1ブロック
分の読出時間とし、tseekをコンパクトディスクCDの
読出ヘッドの位置決めにかかる時間とした場合、以下の
関係を維持する必要がある。 W・tR +tseek≒H・tR +2・tseek 3. バッファメモリの容量を最小の容量とするため、
rについて最小値とする必要がある。 {(W・w)×(H・h)}/{WSC×hSC}=r ここで、WSCは画素で表わした場合のスクリーン矩形部
の幅、hSCは画素で表わした場合のスクリーン矩形部の
高さである。 4. スクリーン走査のフレームフライバック時間TRT
に移って移動が行なわれるとすると、以下の条件を満た
す必要がある。 α・TRT>TRLCD β・TRT>TRRCD γ・TRT>TRM+TOR δ・TRT>TRM+TOR ここで、αは矩形部RTからRRまでの水平方向におけ
る画素数を表わし、βは矩形部RTからRRまでの垂直
方向における画素数を表わし、γは矩形部RGからRT
までの水平方向における画素数を表わし、δは矩形部R
GからRTまでの垂直方向における画素数を表わす。こ
の点に関して、図15を参照する。尚、図15において大き
さは一層明確に図示した。さらに、TRLCDはコンパクト
ディスクCDから1行分のデータを読み出すのにかかる
読み出す時間であり、TRLCDはコンパクトディスクCD
から1列分のデータを読出時間であり、TRMは予備メモ
リに含まれるブロックをバッファメモリの第1セクショ
ン5aに伝送するのにかかる時間であり、TORはバッフ
ァメモリ中の種々の矩形部RR,RT及びRGを更新す
るためにかかる時間である。 5. HS 及びWS を矩形部REに対応するブロックの
数(必ずしも整数である必要はない)とした場合、以下
の条件を満たす必要がある。 W−2<WS <W−1 H−2<HS <H−1 ここで、予備メモリにロードされるべきただ1個の列又
は行がある。
【0023】本発明は上述した実施例にだけに限定され
るものではなく、種々の変形や変更が可能である。
るものではなく、種々の変形や変更が可能である。
【図1】図1は本発明による画像表示装置の一例の構成
を示す線図である。
を示す線図である。
【図2】図2は表示すべき画像(地図)を示す線図であ
る。
る。
【図3】図3は画像の画素ブロックの配置構成を示す線
図である。
図である。
【図4】図4は画素ブロックの分割の状態を示す線図で
ある。
ある。
【図5】図5は種々の画素をバルクメモリに記録する方
法を示す線図である。
法を示す線図である。
【図6】図6はバッファメモリからのデータをバッファ
メモリにロードする方法を示す線図である。
メモリにロードする方法を示す線図である。
【図7】図7は全体矩形部、読出矩形部、伝送矩形部を
示す線図である。
示す線図である。
【図8】図8は画像表示を行なう場合のバッファメモリ
のアドレシングを説明する線図である。
のアドレシングを説明する線図である。
【図9】図9はバルクメモリからバッファメモリにブロ
ックを転送する状態を示す線図である。
ックを転送する状態を示す線図である。
【図10】図10はバルクメモリからバッファメモリにブ
ロックを転送する状態を説明するための線図である。
ロックを転送する状態を説明するための線図である。
【図11】図11はブロック値の転送期間中に供給される
べき行交換を示す線図である。
べき行交換を示す線図である。
【図12】図12は本発明による操作を説明するフローチ
ャートである。
ャートである。
【図13】図13は本発明による操作を説明するフローチ
ャートである。
ャートである。
【図14】図14は本発明による操作を説明するフローチ
ャートである。
ャートである。
【図15】図15は種々のパラメータを説明するための線
図である。
図である。
1 バルクメモリ 2 制御ユニット 5 バッファメモリ 10 表示ユニット 20 マイクロプロセッサ 30 ユーザ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フレデリック オベルカンプ フランス国 92200 ヌイリ スール セ ーヌ リュ ポリーンヌ ボルジェーズ 2
Claims (5)
- 【請求項1】 表示すべき画像を記憶するバルクメモリ
と、このバルクメモリから表示すべき画像の少なくとも
一部分を表わすデータを受信するバッファメモリと、こ
の表示されるべき部分を表示するスクリーンを有する表
示ユニットと、表示すべき第1部分及びこれに続く移動
制御の操作によって得られる部分を選択する使用者イン
タフェースとを具える画像の一部を表示する装置におい
て、 前記バッファメモリが、伝送サブセクション、読出サブ
セクション及び移動制御に応じて移動し表示すべき部分
に対応するスクリーンサブセクションを有する全体セク
ションと、 前記スクリーンサブセクションの縁部が読出サブセクシ
ョンの縁部に接したとき、スクリーンサブセクションの
移動を見越してバルクメモリからデータを受信する予備
セクションとを具え、スクリーンサブセクションの縁部
が伝送サブセクションの縁部と接したとき、前記予備セ
クションのデータが全体セクションに伝送され、伝送サ
ブセクション及び読出サブセクションが、スクリーンサ
ブセクションの移動に応じて更新されるように構成した
ことを特徴とする画像の一部を表示する装置。 - 【請求項2】 請求項1に記載の装置において、前記予
備セクションが、スクリーンサブセクションの移動に応
じて1列のブロック又は1行のブロックのデータを記憶
するように構成され、前記全体セクションにおいて、表
示すべき画像の部分として適用されない列又は行ブロッ
クを置換するように構成したことを特徴とする装置。 - 【請求項3】 請求項1又は2に記載の装置において、
前記読出スクリーン及び伝送スクリーンの対応する縁部
が予め定めた距離だけ互いに離間し、前記伝送サブセク
ション及び全体セクションの対応する縁部が互いに別の
予め定めた距離だけ離間することを特徴とする装置。 - 【請求項4】 請求項1から3までのいずれか1項に記
載の装置において、前記スクリーンサブセクション、読
出サブセクション及び伝送サブセクションをほぼ矩形形
状としたことを特徴とする装置。 - 【請求項5】 C個のビデオチャネルを有する回路を用
いる請求項1から4までのいずれか1項に記載の装置に
おいて、前記バルクメモリに画像を記憶するため、kを
全体画像を処理ために十分に大きな整数とした場合に、
画像を、n個のブロックのC個の行のk個のグループに
従って処理し、各行をそれぞれ1個のチャネルに割当
て、前記ブロックを各グループについては列毎に、各列
についてはチャネル毎に、このグループ毎に記録するこ
とを特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9106587 | 1991-05-31 | ||
| FR9106587A FR2677206A1 (fr) | 1991-05-31 | 1991-05-31 | Dispositif pour visualiser des vues partielles d'une image. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05204592A true JPH05204592A (ja) | 1993-08-13 |
Family
ID=9413335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4140534A Pending JPH05204592A (ja) | 1991-05-31 | 1992-06-01 | 画像の一部を表示する装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5682178A (ja) |
| EP (1) | EP0516233B1 (ja) |
| JP (1) | JPH05204592A (ja) |
| KR (1) | KR920022289A (ja) |
| DE (1) | DE69208394T2 (ja) |
| FR (1) | FR2677206A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005530246A (ja) * | 2002-06-13 | 2005-10-06 | アナログ・デバイスズ・インク | 画像片とサーキュラーアドレッシング構成を使用する画像データ処理方法及び装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2121510A2 (es) * | 1995-04-06 | 1998-11-16 | Univ Navarra Publica | Sistema de ampliacion del campo de interfaz de usuario en ordenadores portatiles y otros aparatos con pantalla. |
| AU2003243370A1 (en) * | 2002-06-04 | 2003-12-19 | Billy Dennis Williams | Device and method for memory reallocation with panning and scrolling area of display image |
| US7313764B1 (en) * | 2003-03-06 | 2007-12-25 | Apple Inc. | Method and apparatus to accelerate scrolling for buffered windows |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297632A (en) * | 1976-02-12 | 1977-08-16 | Hitachi Ltd | Display unit |
| GB2070399B (en) * | 1980-02-27 | 1983-10-05 | Xtrak Corp | Real time toroidal pan |
| US4442495A (en) * | 1980-02-27 | 1984-04-10 | Cadtrak Corporation | Real time toroidal pan |
| DE3204134C2 (de) * | 1982-02-06 | 1986-09-04 | Honeywell Gmbh, 6050 Offenbach | Vorrichtung zur Erzeugung eines Monitorbildes als beliebiger Teilausschnitt aus einem Großbild |
| JPS5938791A (ja) * | 1982-08-30 | 1984-03-02 | 株式会社東芝 | 画像表示装置 |
| US4920504A (en) * | 1985-09-17 | 1990-04-24 | Nec Corporation | Display managing arrangement with a display memory divided into a matrix of memory blocks, each serving as a unit for display management |
| US4815012A (en) * | 1986-02-05 | 1989-03-21 | Allied-Signal Inc. | Apparatus and method for real time reconstruction of digital map data |
| JPS63245567A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 画像処理装置 |
| US4845631A (en) * | 1987-03-31 | 1989-07-04 | Rockwell International Corporation | Scrolling image memory for high speed avionics moving map display |
| JP2592506B2 (ja) * | 1988-09-29 | 1997-03-19 | 株式会社クボタ | 自動販売機の商品払出し部構造 |
| US5006837A (en) * | 1989-01-26 | 1991-04-09 | Bowers John J | Programmable video graphic controller for smooth panning |
| US5053761A (en) * | 1989-06-16 | 1991-10-01 | International Business Machines | Method for smooth bitmap scrolling |
| JPH03219291A (ja) * | 1989-11-09 | 1991-09-26 | Matsushita Electric Ind Co Ltd | 大画面画像表示法 |
-
1991
- 1991-05-31 FR FR9106587A patent/FR2677206A1/fr active Pending
-
1992
- 1992-05-22 EP EP92201471A patent/EP0516233B1/fr not_active Expired - Lifetime
- 1992-05-22 DE DE69208394T patent/DE69208394T2/de not_active Expired - Fee Related
- 1992-05-29 KR KR1019920009288A patent/KR920022289A/ko not_active Ceased
- 1992-06-01 JP JP4140534A patent/JPH05204592A/ja active Pending
-
1996
- 1996-05-28 US US08/656,999 patent/US5682178A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005530246A (ja) * | 2002-06-13 | 2005-10-06 | アナログ・デバイスズ・インク | 画像片とサーキュラーアドレッシング構成を使用する画像データ処理方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0516233B1 (fr) | 1996-02-21 |
| FR2677206A1 (fr) | 1992-12-04 |
| EP0516233A1 (fr) | 1992-12-02 |
| DE69208394D1 (de) | 1996-03-28 |
| DE69208394T2 (de) | 1996-09-05 |
| US5682178A (en) | 1997-10-28 |
| KR920022289A (ko) | 1992-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2796329B2 (ja) | 表示メモリとそれを備えた画像処理装置 | |
| US5742788A (en) | Method and apparatus for providing a configurable display memory for single buffered and double buffered application programs to be run singly or simultaneously | |
| JPS59123880A (ja) | デイスプレイ | |
| JPS5937512B2 (ja) | ラスタ−表示装置 | |
| JP2592124B2 (ja) | 画像検索装置 | |
| JPH05204592A (ja) | 画像の一部を表示する装置 | |
| JPH07113818B2 (ja) | オペレータが選択した像部分の表示方法及び装置 | |
| JPH11234627A (ja) | データ再生装置及び方法 | |
| JPH05282796A (ja) | データ格納方式およびディスク再生装置 | |
| JP3945683B2 (ja) | 録画再生装置 | |
| JP3126232B2 (ja) | 画像ファイルの記録・再生方法および装置 | |
| US5761693A (en) | Method and apparatus for enabling access to two contiguous addresses in units of a memory segment simultaneously | |
| JP2633251B2 (ja) | 画像メモリ素子 | |
| KR930003420B1 (ko) | 멀티 화면 구성시 빈공간 자동 탐색 장치 및 방법 | |
| JP2971931B2 (ja) | 画像検索方法 | |
| JP2001100703A (ja) | 電子ブック | |
| JP2925889B2 (ja) | 画像ファイル装置の情報記録方法および情報再生方法 | |
| EP1784783A1 (en) | Method of address-controlling memory with single buffer structure | |
| JP3303979B2 (ja) | 画像再生装置 | |
| JPS6059885A (ja) | モニタ表示方式 | |
| JPH04273677A (ja) | 画像表示装置 | |
| JPH0730809A (ja) | ワイドアスペクト比映像の表示システム | |
| JPH07264581A (ja) | 動画用描画処理装置 | |
| JPS6321211B2 (ja) | ||
| JPH06223577A (ja) | Sram |